具有微图案的半导体元件结构及其制备方法

技术领域

本公开主张2020年2月21日申请的美国正式申请案第16/797,409号 的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

背景技术

当半导体元件结构变得越小请更加高度整合时，是已发展出用于制造 半导体元件结构的微图案的大量的技术。尤其是，光刻工艺典型地被用来 制造电子及光电元件在一基底上，且由光刻工艺所制备的光刻胶图案在蚀 刻或离子植入工艺中被当成遮罩使用。当所需间距尺寸(pitch size)与临界尺 寸(critical dimension，CD)持续缩减时，光刻胶图案的精细度(fineness)变成 在决定整合程度上的一非常重要的因素。然而，制造半导体特征的光刻工 艺在曝光设备的分辨率的提升中，已经出现了限制。

虽然存在的具有微图案的半导体元件结构及其制备方法已经足够其所 倾向的目的，但却并无法全部满足所有方面。因此，关于使用光刻工艺形 成具有微图案的半导体元件结构的技术，仍是有些问题需要克服。

上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有 技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现 有技术”的任何说明均不应作为本公开的任一部分。

发明内容

本公开的一实施例提供一种半导体元件结构。该半导体元件结构包括 一第一内间隙子零件，设置在一半导体基底的一上表面上。该第一内间隙 子零件包括一第一部分、一第二部分以及一第三部分，该第三部分位于该 第一部分与该第二部分之间。该第一部分的一高度与该第二部分的一高度 小于该第三部分的一高度，且随着该第一部分朝向该半导体基底的该上表 面延伸，该第一部分的一宽度连续增加。该半导体元件结构亦具有一第一 外间隙子零件，设置在该第一内间隙子零件的该第二部分上。

在本公开的一些实施例中，该第一内间隙子零件的该第一部分包括一 第一侧、一第二侧以及一外侧，该第一侧紧邻该第三部分的一第一侧表面 的一下部设置，该第二侧紧邻该半导体基底的该上表面设置，该外侧连接 到该第一侧与该第二侧。该外侧具有一凸面形状。在一些实施例中，该第 一外间隙子零件紧邻该第三部分的一第二侧壁表面设置，且该第一外间隙 子零件与该半导体基底的该上表面通过该第二部分而分开设置。在一些实施例中，该第一内间隙子零件为一应力延伸(stress-extension)膜，且该第一 外间隙子零件为一应力压缩(stress-compression)膜。在一些实施例中，该第 一内间隙子零件为一应力压缩膜，且该第一外间隙子零件为一应力延伸膜。 在一些实施例中，该半导体元件结构还包括一第二内间隙子零件以及一第 二外间隙子零件。该第二内间隙子零件设置在该半导体基底的该上表面上， 且该第二内间隙子零件包括一第四部分、一第五部分以及一第六部分，该 第六部分位于该第四部分与该第五部分之间。随着该第四部分朝该半导体 基底的该上表面延伸，该第四部分的一宽度连续增加，且该第四部分位于 该第六部分与该第一内间隙子零件的该第一部分之间。该第二外间隙子零 件设置在该第二内间隙子零件的该第五部分上。在一些实施例中，该第二 内间隙子零件的该第四部分与该第一内间隙子零件的该第一部分分开设 置。

本公开的另一实施例提供一种半导体元件结构。该半导体元件结构包 括一目标层以及一第一目标结构，该目标层设置在一半导体基底上，该第 一目标结构设置在该目标层上。该第一目标结构具有一第一部分、一第二 部分以及一第三部分，该第三部分连接到该第一部分与该第二部分。该第 一部分的一高度与该第二部分的一高度大于该第三部分的一高度。该半导 体元件结构亦具有一第一间隙子零件以及一第二间隙子零件，该第一间隙 子零件设置在该第一目标结构的该第一部分上，该第二间隙子零件设置在 该第一目标结构的该第二部分上。

在本公开的一些实施例中，该第一目标结构与该目标层由相同材料所 制，且该第一间隙子零件与该第二间隙子零件由相同材料所制。在一些实 施例中，在剖视图中，该第一间隙子零件的一最高点位于该第一部分的一 中心线与该第二部分的一中心线之间。在剖视图中，该第二间隙子零件的 一最高点位于该第一部分的该中心线与该第二部分的该中心线之间。在一 些实施例中，该半导体元件结构还具有一第二目标结构、一第三间隙子零 件以及一第四间隙子零件。该第二目标结构设置在该目标层上。该第二目 标结构具有一第四部分、一第五部分以及第六部分，该第六部分连接到该 第四部分与该第五部分，且该第四部分、该第五部分与该第六部分形成一U 形结构。该第三间隙子零件设置在该第二目标结构的该第四部分上，且该 第四间隙子零件设置在该第二目标结构的该第五部分上。在一些实施例中， 第三间隙子零件位于该第二间隙子零件与该第四间隙子零件之间，且在剖 视图中，该第三间隙子零件的一最高点位于该第四部分的一中心线与该第 五部分的一中心线之间。在一些实施例中，位于该第二间隙子零件与该第 三间隙子零件之间的一第一开孔，深于位于该第一间隙子零件与该第二间 隙子零件间的一第二开孔。在一些实施例中，该半导体元件结构还具有一 硬遮罩结构，形成在该第一间隙子零件与该第一目标结构的该第一部分之 间，且相对于该第一间隙子零件，该硬遮罩结构具有一高蚀刻选择性。

本公开的再另一实施例提供一种半导体元件结构。该半导体元件结构 包括设置在一半导体基底上的一第一目标结构以及一第二目标结构。该半 导体元件结构亦具有一第一间隙子零件，设置在该第一目标结构上，其中 在剖视图中，该第一间隙子零件的一最高点位于该第一目标结构的一中心 线与该第二目标结构的一中心线之间。

在本公开的一些实施例中，该半导体元件结构还具有一第二间隙子零 件，设置在该第二目标结构上，其中在剖视图中，该第二间隙子零件的一 最高点位于该第一目标结构的该中心线与该第二目标结构的该中心线之 间。在一些实施例中，相对于该第一间隙子零件，该第一目标结构具有一 高蚀刻选择性。在一些实施例中，该第一目标结构与该第二目标结构由一 热可分解材料、一光可分解材料或一电子束可分解材料所制。在一些实施 例中，该半导体基底的一上表面暴露在该第一目标结构与该第二目标结构 之间。

依据本公开提供一半导体元件结构及其制备方法的一些实施例。形成 该半导体元件结构的方法可包括底切(undercutting)一光刻胶图案在一半导 体基底上，以及形成一内间隙子零件自该光刻胶图案的一侧壁表面上。该 内间隙子零件具有一部分，该部分延伸进入该光刻胶图案的一凹陷处(意即 该底切区)以形成一基脚(footing)，且随着该部分朝该半导体基底延伸，该内 间隙子零件的该部分的一宽度连续增加。因此，在该光刻胶图案移除之后， 该内间隙子零件可避免崩塌(collapsing)。

或者是，形成该半导体元件结构的方法可包括形成一硬遮罩柱在一目 标材料上、形成一间隙子在该硬遮罩柱的一侧壁表面上，以及使用该间隙 子当作一遮罩以蚀刻该目标材料与该硬遮罩柱，以形成一间隙子零件在一 目标结构上。由于来自该目标结构的支撑，所以该间隙子零件可避免崩塌。

或者是，形成该半导体元件结构的方法可包括形成一能量可移除图案 在一目标材料上、形成一间隙子在该能量可移除图案的一侧壁表面上、形 成一介电层以围绕该能量可移除图案与该间隙子，以及使用该间隙子当作 一遮罩以蚀刻该能量可移除图案、该介电层与该目标材料，已形成一间隙 子零件在一目标结构上。由于在形成该间隙子零件的该蚀刻工艺中的高蚀 刻选择性，所以该间隙子零件可避免崩塌。

上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公 开详细描述得以获得优选了解。构成本公开的权利要求标的的其它技术特 征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当 容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工 艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解， 这类等效建构无法脱离权利要求所界定的本公开的构思和范围。

附图说明

参阅实施方式与权利要求合并考量附图时，可得以更全面了解本公开 的公开内容，附图中相同的元件符号是指相同的元件。

图1为依据本公开一些实施例一种半导体元件结构的剖视示意图。

图2为依据本公开一些实施例一种半导体元件结构的剖视示意图。

图3为依据本公开一些实施例一种半导体元件结构的剖视示意图。

图4为依据本公开一些实施例一种半导体元件结构的剖视示意图。

图5为依据本公开一些实施例一种半导体元件结构的制备方法的流程 示意图。

图6为依据本公开一些实施例一种半导体元件结构的制备方法的流程 示意图。

图7为依据本公开一些实施例一种半导体元件结构的制备方法的流程 示意图。

图8为依据本公开一些实施例的一中间阶段的剖视示意图，该中间阶 段为形成一半导体元件结构的多个光刻胶图案。

图9为依据本公开一些实施例一中间阶段的剖视示意图，该中间阶段 为底切所述多个光刻胶图案。

图10为依据本公开一些实施例的一中间阶段的剖视示意图，该中间阶 段为形成多个内间隙子以及多个外间隙子。

图11为依据本公开一些实施例的一中间阶段的剖视示意图，该中间阶 段为形成多个硬遮罩柱以及多个光刻胶图案在一半导体元件结构上。

图12为依据本公开一些实施例的一中间阶段的剖视示意图，该中间阶 段为形成一共形(conformal)间隙子材料在该半导体元件结构上。

图13为依据本公开一些实施例的一中间阶段的剖视示意图，该中间阶 段为形成一间隙子零件(spacer element)在该半导体元件结构上。

图14为依据本公开一些实施例的一中间阶段的剖视示意图，该中间阶 段为形成多个硬遮罩柱以及多个光刻胶图案在一半导体元件结构上。

图15为依据本公开一些实施例的一中间阶段的剖视示意图，该中间阶 段为形成一共形(conformal)间隙子材料在该半导体元件结构上。

图16为依据本公开一些实施例的一中间阶段的剖视示意图，该中间阶 段为形成一间隙子零件(spacer element)在该半导体元件结构上。

图17为依据本公开一些实施例的一中间阶段的剖视示意图，该中间阶 段为形成一能量可移除图案在一半导体元件结构上。

图18为依据本公开一些实施例的一中间阶段的剖视示意图，该中间阶 段为形成一共形间隙子材料在所述多个能量可移除图案上。

图19为依据本公开一些实施例的一中间阶段的剖视示意图，该中间阶 段为形成一间隙子零件(spacer element)在该半导体元件结构上。

图20为依据本公开一些实施例的一中间阶段的剖视示意图，该中间阶 段为形成围绕所述多个能量可移除图案与所述多个间隙子的一介电层在该 半导体元件结构上。

附图标记说明：

100：半导体元件结构

101：半导体基底

101T：上表面

103：光刻胶图案

103’：已蚀刻的光刻胶图案

103a：下部

103b：上部

110：底切部

115a：内间隙子零件

115a1：第一部分

115a2：第二部分

115a3：第三部分

115b：内间隙子零件

115b1：第四部分

115b2：第五部分

115b3：第六部分

115c：内间隙子零件

115d：内间隙子零件

117a：外间隙子零件

117b：外间隙子零件

117c：外间隙子零件

117d：外间隙子零件

150：开孔

200a：半导体元件结构

200b：半导体元件结构

201：半导体基底

203：目标材料

203’：目标层

203a：目标结构

203a1：第一部分

203a2：第二部分

203a3：第三部分

203b：目标结构

203b1：第四部分

203b2：第五部分

203b3：第六部分

205：硬遮罩层

205a：硬遮罩部

205a1：硬遮罩结构

205a2：硬遮罩结构

205b：硬遮罩部

205b1：硬遮罩结构

205b2：硬遮罩结构

207a：硬遮罩柱

207b：硬遮罩柱

209a：光刻胶图案

209b：光刻胶图案

210：开孔

213：间隙子材料

220：缩减的开孔

223a：间隙子

223a’：间隙子零件

223b：间隙子

223b’：间隙子零件

223c：间隙子

223c’：间隙子零件

223d：间隙子

223d’：间隙子零件

230：开孔

240：开孔

270：开孔

300：半导体元件结构

301：半导体基底

301T：上表面

303：目标材料

303a：目标结构

303b：目标结构

303c：目标结构

303d：目标结构

305：能量可移除图案

307：间隙子材料

307a：间隙子

307a’：间隙子零件

307b：间隙子

307b’：间隙子零件

307c：间隙子

307c’：间隙子零件

307d：间隙子

307d’：间隙子零件

309：介电层

310：开孔

CL1：中心线

CL2：中心线

CL3：中心线

CL4：中心线

ES：外表面

H1：高度

H2：高度

H3：高度

ML：中线

S1：第一侧边

SW1：第一侧壁表面

SW2：第二侧壁表面

S2：第二侧边

TP1：最高点

TP2：最高点

TP3：最高点

TP4：最高点

X：方向

Y：方向

10：制备方法

S11：步骤

S13：步骤

S15：步骤

S17：步骤

S19：步骤

20：制备方法

S21：步骤

S23：步骤

S25：步骤

S27：步骤

S29：步骤

30：制备方法

S31：步骤

S33：步骤

S35：步骤

S37：步骤

S39：步骤

具体实施方式

本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公 开的实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适 当整合以下实施例以完成另一实施例。

“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施 例”等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而 并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用“在 实施例中”一语并非必须指相同实施例，然而可为相同实施例。

为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显 然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外， 已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的优选实 施例详述如下。然而，除了详细说明之外，本公开亦可广泛实施于其他实 施例中。本公开的范围不限于详细说明的内容，而是由权利要求定义。

应当理解，以下公开内容提供用于实作本发明的不同特征的诸多不同 的实施例或实例。以下阐述组件及排列形式的具体实施例或实例以简化本 公开内容。当然，所述多个仅为实例且不旨在进行限制。举例而言，元件 的尺寸并非仅限于所公开范围或值，而是可相依于工艺条件及/或装置的所 期望性质。此外，以下说明中将第一特征形成于第二特征“之上”或第二 特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且亦可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所 述第一特征与所述第二特征可能不直接接触的实施例。为简洁及清晰起见， 可按不同比例任意绘制各种特征。在附图中，为简化起见，可省略一些层/ 特征。

此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面 (below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对 关系用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关 系。所述空间相对关系用语旨在除图中所示出的取向外亦囊括元件在使用 或操作中的不同取向。所述装置可具有其他取向(旋转90度或处于其他取向) 且本文中所用的空间相对关系描述语可同样相应地进行解释。

图1为依据本公开一些实施例一种半导体元件结构100的剖视示意图。 如图1所示，依据一些实施例，半导体元件结构100具有位于一半导体基 底101的上表面101T上的内间隙子零件115a、115b、115c、115d以及外间 隙子零件117a、117b、117c、117d。

更特别地，内间隙子零件115a具有一第一部分115a1、一第二部分115a2 以及一第三部分115a3，第三部分115a3位于第一部分115a1与第二部分 115a2之间。类似地，内间隙子零件115b具有一第四部分115b1、一第五部 分115b2以及一第六部分115b3，第六部分115b3位于第四部分115b1与第 五部分115b2之间。

没有明显的界面存在于第二部分115a2与第三部分115a3之间以及第三 部分115a3与第一部分115a1之间。类似地，没有明显的界面存在于第四部 分115b1与第六部分115b3之间以及第六部分115b3与第五部分115b2之间。 如图1所示的虚线是阐明本公开。此外，为了简单明了，内间隙子零件115a、 115b、115c、115d的子部分是仅标出在半导体元件结构100的左半部。应 当理解，半导体元件结构100的右半部可具有类似于半导体元件结构100 的左半部的特征。

在内间隙子零件115a中，第一部分115a1沿Y方向具有一高度H1， 第二部分115a2沿Y方向具有一高度H2，且第三部分115a3沿Y方向具有 一高度H3。在一些实施例中，高度H3大于高度H1与高度H2。再者，第 一部分115a1沿X方向具有一宽度，且宽度随着第一部分115a1朝半导体 基底101的上表面101T延伸而连续增加。

应当理解，在内间隙子零件115a中，第一部分115a1具有一第一侧边 S1、一第二侧边S2以及一外表面ES，外表面ES连接到第一侧边S1与第 二侧边S2。在一些实施例中，第一部分115a1的第一侧边S1紧邻第三部分 115a3的一第一侧壁表面SW1的一下部，第一部分115a1的第二侧边S2紧 邻半导体基底101的上表面101T，且第一部分115a1的外表面ES具有一 凸面形状。

内间隙子零件115b、115c、115d的特征可类似于上述内间隙子零件115a 的特征，且完中不再重复详细描述。举例来说，依据一些实施例，第四部 分115b1沿X方向的一宽度，随着第四部分115b1朝半导体基底101的上 表面101T延伸而连续增加。

此外，如图1所示，依据一些实施例，外间隙子零件117a设置在内间 隙子零件115a的第二部分115a2上，且外间隙子零件117b设置在内间隙子 零件115b的第五部分115b2上。更特别地，在一些实施例中，外间隙子零 件117a紧邻内间隙子零件115a的第三部分115a3的一第二侧壁表面SW2， 且外间隙子零件117a与半导体基底101的上表面101T通过第二部分115a2 而分开设置。

第一侧壁表面SW1与第二侧壁表面SW2形成第三部分115a3的二相 对侧壁表面。外间隙子零件117b、117c、117d的特征可类似于前述外间隙 子零件117a的特征，且文中不再重复详细描述。再者，内间隙子零件115a、 115b、115c、115d相互间隔设置。

在一些实施例中，内间隙子零件115a与内间隙子零件115b大致以内间 隙子零件115a与内间隙子零件115b的中线(middle line)ML而对称设置。在 一些实施例中，外间隙子零件117a与外间隙子零件117b大致以中线ML 而对称设置。在一些实施例中，第一部分115a1与第二部分115b1大致以第 一部分与第二部分的一中线而对称设置。

图2为依据本公开一些实施例一种半导体元件结构200a的剖视示意 图。如图2所示，依据一些实施例，半导体元件结构200a具有一目标层203’ 以及目标结构203a、203b，目标层203’设置在一半导体基底201上，目标 结构203a、203b设置在目标层203’上。

没有明显界面存在于目标结构203a与目标层203’之间以及目标结构 203b与目标层203’之间。如图2所示的虚线是阐明本公开。应当理解，依 据一些实施例，目标结构203a、203b与目标层203’由相同材料所制，且同 时从相同材料层所形成。

更特别地，目标结构203a具有一第一部分203a1、一第二部分203a2 以及一第三部分203a3，第三部分203a3位于第一部分203a1与第二部分 203a2之间。类似地，目标结构203b具有一第四部分203b1、一第五部分 203b2以及一第六部分203b3，第六部分203b3位于第四部分203b1与第五 部分203b2之间。

没有明显的界面存在于第一部分203a1与第三部分203a3之间以及第三 部分203a3与第二部分203a2之间。类似地，没有明显的界面存在于第四部 分203b1与第六部分203b3之间以及第六部分203b3与第五部分203b2之 间。如图2所示的虚线是阐明本公开。

在目标结构203a中，第一部分203a1沿Y方向具有一高度H1，第二 部分203a2沿Y方向具有一高度H2，且第三部分203a3沿Y方向具有一高 度H3。在一些实施例中，高度H1大致相同于高度H2，且高度H3大于高 度H1与H2。在本公开的内容中，字词“大致地(substantially)”意指优选 者为至少90％，优选者为95％、再优选者为98％，而最佳者为99％。在一 些实施例中，第一部分203a1、第二部分203a2以及第三部分203a3形成一 U形结构。

目标结构203b的特征可类似于前述目标结构203a的特征，且文中不 再重复详细描述。举例来说，在一些实施例中，第四部分203b1、第五部分 203b2以及第六部分203b3形成另一个U形结构。

在一些实施例中，半导体元件结构200a亦具有硬遮罩结构205a1、 205a2、205b1以及205b2，硬遮罩结构205a1设置在目标结构203a的第一 部分203a1上，硬遮罩结构205a2设置在目标结构203a的第二部分203a2 上，硬遮罩结构205b1设置在目标结构203b的第四部分203b1上，硬遮罩 结构205b2设置在目标结构203b的第五部分203b2上。依据一些实施例，硬遮罩结构205a1、205a2、205b1、205b2由相同材料所制，且同时从相同 材料层所形成。

在一些实施例中，半导体元件结构200a还具有间隙子零件223a’、 223b’、223c’、223d’，间隙子零件223a’设置在硬遮罩结构205a1上，间隙 子零件223b’设置在硬遮罩结构205a2上，间隙子零件223c’设置在硬遮罩 结构205b1上，间隙子零件223d’设置在硬遮罩结构205b2上。依据一些实 施例，间隙子零件223a’、223b’、223c’、223d’由相同材料所制，且同时从 相同材料层所形成。

如图2的剖视示意图所示，目标结构203a的第一部分203a1具有一中 心线(central line)CL1，目标结构203a的第二部分203a2具有一中心线CL2， 目标结构203b的第四部分203b1具有一中心线CL3，且目标结构203b的 第五部分203b2具有一中心线CL4。再者，间隙子零件223a’具有一最高点 TP1，间隙子零件223b’具有一最高点TP2，间隙子零件223c’具有一最高点 TP3，且间隙子零件223d’具有一最高点TP4。

尤其是，在图2的剖视示意图中，间隙子零件223a’的最高点TP1与间 隙子零件223b’的最高点TP2位于中心线CL1与中心线CL2之间，且间隙 子零件223c’的最高点TP3与间隙子零件223d’的最高点TP4位于中心线 CL3与中心线CL4之间。

此外，在一些实施例中，多个开孔270设置在目标结构203a与203b 上，且多个开孔240形成在相邻的目标结构之间(意即目标结构203a与203b 之间)。在一些实施例中，间隙子零件223a’与223b’通过其中一开孔270而 分开设置，间隙子零件223c’与223d’通过另外开孔270而分开设置，且间 隙子零件223b’与223c’通过其中一开孔240而分开设置。应当理解，依据 一些实施例，所述多个开孔240较深于所述多个开孔270(意即延伸到在Y 方向的一较低高度(lower level))。

图3为依据本公开一些实施例一种半导体元件结构200b的剖视示意 图。半导体元件结构200b为半导体元件结构200a的另一实施例。为了一 致与明确，出现在图2与图3中类似的部件是标示相同元件符号。如2所 示的实施例与图3所示的实施例之间的一差异，在于硬遮罩结构205a1、 205a2、205b1、205b2并未形成在图3所示的实施例中。

图4为依据本公开一些实施例一种半导体元件结构300的剖视示意图。 如图4所示，依据一些实施例，半导体元件结构300具有目标结构303a、 303b、303c、303d以及间隙子零件307a’、307b’、307c’、307d’，目标结 构303a、303b、303c、303d设置在一半导体基底301上，间隙子零件307a’、 307b’、307c’、307d’设置在目标结构303a、303b、303c、303d上。

在一些实施例中，间隙子零件307a’设置在目标结构303a上，间隙子 零件307b’设置在目标结构303b上，间隙子零件307c’设置在目标结构303c 上，且间隙子零件307d’设置在目标结构303d上。再者，在一些实施例中， 每一相邻对之间隙子零件307a’、307b’、370c’、307d’通过一开孔310而分 开设置。在一些实施例中，每一相邻对的目标结构303a、303b、303c、303d 通过其中一开孔310而分开设置，以使半导体基底301的一上表面301T暴露在开孔310中。

如图4所示，目标结构303a具有一中心线CL1，目标结构303b具有 一中心线CL2，目标结构303c具有一中心线CL3，且目标结构303d具有 一中心线CL4。再者，间隙子零件307a’具有一最高点TP1，间隙子零件307b’ 具有一最高点TP2，间隙子零件307c’具有一最高点TP3，且间隙子零件 307d’具有一最高点TP4。

尤其是，如图4所示，依据一些实施例，间隙子零件307a’的最高点TP1 与间隙子零件307b’的最高点TP2位于中心线CL1与中心线CL2之间，且 间隙子零件307c’的最高点TP3与间隙子零件307d’的最高点TP4位于中心 线CL3与中心线CL4之间。

图5为依据本公开一些实施例一种半导体元件结构100的制备方法10 的流程示意图，其中依据一些实施例，制备方法10具有步骤S11、S13、S15、 S17以及S19。依据一些实施例，图5的步骤S11到S19是结合图8、图9、 图10以及图1进行详细说明，其是示出在形成半导体元件结构100中按序 的中间阶段的剖视示意图。

如图8所示，提供半导体基底101。半导体基底101可为一集成电路 (integratedcircuit，IC)芯片的一部分，其包括各式不同的被动与主动微电子 元件，例如电阻器、电容器、电感器、二极管、p型场效晶体管(pFETs)、n 型场效晶体管(nFETs)、金属氧化物半导体场效晶体管 (metal-oxide-semiconductor field-effect transistor，MOSFET)、互补式金属氧 化物半导体(complementary metal-oxide-semiconductor，CMOS)晶体管、双 极性接面型晶体管(bipolar junction transistors，BJTs)、侧向扩散金属氧化物 半导体(laterally diffused MOS，LDMOS)晶体管、高电压晶体管、高频率晶 体管、鳍式场效晶体管(fin field-effect transistors，FinFETs)、其他适合的集 成电路部件或其组合。

取决于IC制造阶段，半导体基底101可包括多种材料层(意即介电层、 半导体层及/或导电层)，经配置以形成IC特征(意即掺杂区、绝缘特征、栅 极特征、源极/漏极特征、内连接特征、其他特征或其组合)。为了清楚起见， 半导体基底101已简化。应当理解，额外的特征可以增加在半导体基底101 中，且下列所述的一些特征在其他实施例中可替代、改良或去除。

在一些实施例中，多个光刻胶图案103设置在半导体基底101的上表 面101T上。个别的步骤阐明在如图5所示的制备方法10的步骤S11中。 在一些实施例中，所述多个光刻胶图案103可通过一沉积工艺以及一图案 化工艺所形成。

用于形成光刻胶图案103的沉积工艺可为一化学气相沉积(CVD)工艺、 一高密度等离子体CVD(HDPCVD)工艺、一旋涂工艺、或其他适合的工艺。 用于形成光刻胶图案103的图案化工艺可包括一光刻(photolithography)工 艺。光刻工艺可包括光刻胶涂布(意即旋转涂布)、软烘烤(soft baking)、遮罩 对准(mask aligning)、曝光、曝光后烘烤(post-exposure baking)、光刻胶显影、 冲洗(rinsing)及干燥(drying)(例如：硬烘烤(hardbaking))。

接着，如图9所示，依据一些实施例，一湿蚀刻工艺执行在所述多个 光刻胶图案103上。应当理解，依据一些实施例，湿蚀刻工艺底切已蚀刻 的光刻胶图案103’的上部103b，并形成底切部110在已蚀刻的光刻胶图案 103’的下部103a内。个别的步骤阐明在如图5所示的制备方法10的步骤 S13中。

如图10所示，依据一些实施例，在湿蚀刻工艺之后，内间隙子零件115a、 115b、115c、115d设置在已蚀刻的光刻胶图案103’的侧壁表面上，且外间 隙子零件117a、117b、117c、117d设置在内间隙子零件115a、115b、115c、 115d上。个别的步骤阐明在如图5所示的制备方法10的步骤S15及步骤 S17中。

在一些实施例中，内间隙子零件115a、115b、115c、115d与外间隙子 零件117a、117b、117c、117d由介电材料所制，例如氧化硅、碳化硅、氮 化硅、氮氧化硅、一或多个适合的介电材料或其组合。在一些实施例中， 内间隙子零件115a、115b、115c、115d为应力延伸膜(stress-extension films)， 而外间隙子零件117a、117b、117c、117d为应力压缩膜(stress-compression films)。在一些其他的实施例中，内间隙子零件115a、115b、115c、115d为 应力压缩膜，且外间隙子零件117a、117b、117c、117d为应力延伸膜。

在一些实施例中，内间隙子零件115a、115b、115c、115d通过一沉积 工艺以及一蚀刻工艺所形成。举例来说，一内间隙子材料(图未示)可共形地 沉积在已蚀刻的光刻胶图案103’的上表面与侧壁表面上以及在半导体基底101的上表面101T上，且内间隙子材料的一部分可沉积进入底切部110(请 参考图9)。接着，如图10所示，依据一些实施例，通过一蚀刻工艺以部分 移除内间隙子材料，并余留下内间隙子零件115a、115b、115c、115d。在 一些实施例中，蚀刻工艺包括一干蚀刻工艺。

接着，外间隙子零件117a、117b、117c、117d通过一沉积工艺以及一 蚀刻工艺所形成。举例来说，一外间隙子材料(图为示)可共形地沉积在已蚀 刻的光刻胶图案103’的上表面上、在内间隙子零件115a、115b、115c、115d 的上表面与侧壁表面上，以及在半导体基底101的上表面101T上。接着， 如图10所示，依据一些实施例，通过一蚀刻工艺以部分移除外间隙子材料， 并余留下外间隙子零件117a、117b、117c、117d。在一些实施例中，蚀刻 工艺包括一干蚀刻工艺。

如上所述，内间隙子零件115a具有第一部分115a1、第二部分115a2 以及第三部分115a3，且内间隙子零件115b具有第四部分115b1、第五部分 115b2以及第六部分115b3。在一些实施例中，第一部分115a1与第四部分 115b1被已蚀刻的光刻胶图案103’的上部103b所覆盖，而第二部分115a2 与第五部分115b2则分别被外间隙子零件117a与117b所覆盖。

在一些实施例中，第一部分115a1与已蚀刻的光刻胶图案103’之间的 界面具有一凸面轮廓，是面向已蚀刻的光刻胶图案103’，而第一部分115a1 被第三部分115a3、已蚀刻的光刻胶图案103’以及半导体基底101所包围。 类似地，在一些实施例中，第四部分115b1与已蚀刻的光刻胶图案103’之 间的界面具有一凸面轮廓，是面向已蚀刻的光刻胶图案103’，而第四部分 115b1被第六部分115b3、已蚀刻的光刻胶图案103’以及半导体基底101所 包围。应当理解，结构的右半部所具有的特征是类似于结构的左半部的特 征。

如图1所示，依据一些实施例，在外间隙子零件117a、117b、117c、 117d形成之后，移除已蚀刻的光刻胶图案103’。个别的步骤阐明在如图5 所示的制备方法10的步骤S19中。已蚀刻的光刻胶图案103’可通过一蚀刻 工艺所移除，例如一干蚀刻工艺、一湿蚀刻工艺或其组合。在已蚀刻的光 刻胶图案103’移除之后，获得多个开孔150，且第一部分115a1与第四部分 115b1通过其中一开孔150而暴露。在一些实施例中，半导体元件结构100 具有一膜结构(图未示)，位于半导体基底101上。在一些实施例中，内间隙 子零件115a、115b、115c、115d形成在膜结构上，当作是多个鳍件图案的 硬遮罩使用，其是可使用在接下来的制造流程，而该接下来的制造流程用 于图案化在膜结构中的对应鳍件图案。

由于内间隙子零件115a、115b、115c、115d具有延伸进入底切部110(请 参考图9)的部分以形成多个基脚(footings)，所以每一内间隙子零件115a、 115b、115c、115d沿X方向的基极宽度(base width)则增加。因此，即使是 移除已蚀刻的光刻胶图案103’的情况下，内间隙子零件115a、115b、115c、 115d可避免在接下来的制造流程期间的崩塌(collapsing)，当作是用于图案 化膜结构的硬遮罩使用。再者，外间隙子零件117a、117b、117c、117d的 形成可帮助半导体元件结构100在接下来的蚀刻工艺更好的抵抗有害的影响，该蚀刻工艺例如一干蚀刻工艺。

图6为依据本公开一些实施例一种半导体元件结构(意即半导体元件结 构200a或200b)的制备方法20的流程示意图，其中依据一些实施例，制备 方法20具有步骤S21、S23、S25、S27以及S29。

依据一些实施例，图6的步骤S21到S29是结合图11、图12、图13 以及图2进行详细说明，其是示出在形成半导体元件结构200a中按序的中 间阶段的剖视示意图。依据一些其他的实施例，图6的步骤S21到S29是 结合图14、图15、图16以及图3进行详细说明，其是示出在形成半导体 元件结构200b中按序的中间阶段的剖视示意图。

如图11所示，提供半导体基底201，且一目标材料203设置在半导体 基底201上。个别的步骤阐明在如图6所示的制备方法20的步骤S21中。 半导体基底201的详细叙述可类似于或相同于半导体基底101的详细叙述， 且文中不再重复详细描述。

在一些实施例中，目标材料203为一介电层。举例来说，目标材料203 由以下材料所制：氧化硅、碳化硅、氮化硅、氮氧化硅、其他适合的介电 材料或其组合。在一些实施例中，目标材料203具有一内连接结构，其是 具有一或多个金属化层(例如铜层)，形成在目标材料203中，而内连接结构 用于连接各式不同的电子部件，以形成功能电路。在一些实施例中，目标 材料203通过任何适合的工艺所形成，例如沉积、镶嵌(damascene)及/或双 镶嵌(dual damascene)。

仍请参考图11，依据一些实施例，一硬遮罩层205设置在目标材料203 上，且通过一蚀刻工艺并使用光刻胶图案209a与209b当作一遮罩，使硬 遮罩柱207a与207b设置在硬遮罩层205上。在一些实施例中，硬遮罩层 205以及硬遮罩柱207a、207b由介电材料所制，例如氧化硅、碳化硅、氮 化硅、氮氧化硅、一或多个适合的材料或其组合。

尤其是，依据一些实施例，硬遮罩层205与硬遮罩柱207a、207b通过 一沉积工艺以及一蚀刻工艺所形成。举例来说，一硬遮罩材料(图未示)可共 形地沉积在目标层203的上表面上，且光刻胶图案209a与209b设置在硬 遮罩材料上。用于形成光刻胶图案209a与209b的一些工艺类似于或相同 于用于形成光刻胶图案103的工艺，且文中不再重复详细描述。如图11所 示，在光刻胶图案209a与209b形成之后，则通过一干蚀刻工艺而移除硬 遮罩材料通过光刻胶图案209a与209b暴露的部分，以形成多个开孔210 在相邻硬遮罩柱(例如硬遮罩柱207a与207b)之间。个别的步骤阐明在如图 6所示的制备方法20的步骤S23与步骤S25中。

应当理解，依据一些实施例，目标材料203并未通过所述多个开孔210 而暴露。再者，依据一些实施例，硬遮罩层205与硬遮罩柱207a、207b由 相同材料所制，且同时形成。在获得所述多个开孔210之后，可移除光刻 胶图案209a与209b。

如图12所示，依据一些实施例，在移除光刻胶图案209a与209b之后， 一间隙子材料213共形地沉积在硬遮罩柱207a、207b的上表面与侧壁表面 上以及在硬遮罩层205的上表面上，以便获得多个缩减的开孔220。

在一些实施例中，间隙子材料213由下列材料所制：氧化硅、碳化硅、 氮化硅、氮氧化硅、其他适合的材料或其组合，而用于形成间隙子材料213 的沉积工艺包括一CVD工艺、一物理气相沉积(PVD)工艺、一原子层沉积 (ALD)工艺、一旋转涂布工艺或其他适合的工艺。在一些实施例中，间隙子 材料213的材料不同于硬遮罩柱207a与207b的材料。应当理解，硬遮罩 柱207a与207b的材料相对于间隙子材料213具有一高蚀刻选择性。

接着，如图13所示，依据一些实施例，蚀刻间隙子材料213以形成间 隙子223a、223b、223c、223d在硬遮罩柱207a、207b的侧壁表面上。个别 的步骤阐明在如图6所示的制备方法20的步骤S27中。在一些实施例中， 蚀刻工艺为一非等向性蚀刻工艺，其是移除间隙子材料213垂直的所有地 方的相同数量，并余留下间隙子223a、223b、223c、223d在硬遮罩柱207a、 207b的侧壁表面上。在一些实施例中，蚀刻工艺为一干蚀刻工艺。

再者，如图13所示，依据一些实施例，移除硬遮罩层205位于硬遮罩 柱207a与207b之间的部分，以形成硬遮罩部205a与205b，并获得多个开 孔230在相邻的硬遮罩部(例如硬遮罩部205a与205b)之间。在一些实施例 中，目标材料203通过所述多个开孔230而暴露。在一些实施例中，间隙 子223a、223b、223c、223d与目标材料203通过硬遮罩部205a与205b而分开设置。

接着，如图2所示，依据一些实施例，硬遮罩柱207a与207b、硬遮罩 部205a与205b以及目标材料203使用间隙子223a、223b、223c、223d当 作一遮罩进行蚀刻。个别的步骤阐明在如图6所示的制备方法20的步骤S29 中。在一些实施例中，蚀刻工艺为一干蚀刻工艺。

更特别地，在一些实施例中，依据一些实施例，完全移除硬遮罩柱207a 与207b，硬遮罩层205a1、205a2、205b1、205b2通过蚀刻硬遮罩部205a、 205b以及目标层203’所形成，且目标结构203a、203b通过蚀刻目标材料 203而设置在目标层203’上。此外，稍微地蚀刻间隙子223a、223b、223c、 223d，以形成间隙子零件223a’、223b’、223c’、223d’。应当理解，在蚀刻 工艺期间，硬遮罩柱207a、207b的材料相对间隙子223a、223b、223c、223d 的材料(例如间隙子零件223a’、223b’、223c’、223d’的材料)具有一高蚀刻 选择性。

硬遮罩柱207a、207b的材料相对间隙子223a、223b、223c、223d的材 料具有一第一蚀刻选择性；硬遮罩部205a、205b相对间隙子223a、223b、 223c、223d的材料具有一第二蚀刻选择性；且目标材料203的材料相对间 隙子223a、223b、223c、223d的材料具有一第三蚀刻选择性。在一些实施 例中，第一蚀刻选择性、第二蚀刻选择性以及第三蚀刻选择性相互类似。

依据一些实施例，由于在蚀刻工艺之前，硬遮罩柱207a、207b的上表 面较高于目标材料203的上表面，所以在蚀刻工艺之后，开孔240较深于 开孔270。因此，由于通过下层目标结构203a与203b的工艺，所以间隙子 零件223a’、223b’、223c’、223d’可避免崩塌，而该下层目标结构203a与 203b是呈U形结构，并从目标层203’突出。

再者，在用于形成间隙子零件223a’、223b’、223c’、223d’的蚀刻工艺 中，硬遮罩柱207a与207b、硬遮罩部205a与205b以及目标材料203相对 间隙子223a、223b、223c、223d具有高蚀刻选择性，而间隙子零件223a’、 223b’、223c’、223d’可避免崩塌。

图14、图15、图16以及图3为依据本公开一些实施例在形成半导体 元件结构200b中的按序的各中间阶段的剖视示意图。半导体元件结构200b 类似于或相同于半导体元件结构200a，除了硬遮罩结构205a1、205a2、 205b1、205b2并未形成在间隙子零件223a’、223b’、223c’、223d’与目标结 构203a、203b之间之外。

如图14所示，依据一些实施例，通过使用光刻胶图案209a与209b当 作遮罩的一蚀刻工艺，使目标材料203设置在半导体基底201上，且硬遮 罩柱207a与207b设置在目标材料203上。个别的步骤阐明在如图6所示 的制备方法20的步骤S21、步骤S23以及步骤S25中。在一些实施例中， 相较于图11的结构，图14的目标材料203并未被硬遮罩层205所覆盖。 更特别地，依据一些实施例，硬遮罩层205并未形成在图14的结构中，且 目标材料203通过所述多个开孔210而暴露。

接着，如图15所示，依据一些实施例，移除光刻胶图案209a与209b， 且间隙子材料213共形地沉积在硬遮罩柱207a、207b的上表面与侧壁表面 上以及在目标材料203的上表面上，以便获得缩减的开孔220。

如图16所示，依据一些实施例，蚀刻间隙子材料213以形成间隙子 223a、223b、223c、223d在硬遮罩柱207a、207b的侧壁表面上。个别的步 骤阐明在如图6所示的制备方法20的步骤S27中。在一些实施例中，相较 于图13的结构，图16之间隙子223a、223b、223c、223d直接接触目标材 料203。

接着，如图3所示，依据一些实施例，硬遮罩柱207a、207b以及目标 材料203是使用间隙子223a、223b、223c、223d当作一遮罩进行蚀刻，且 稍微地蚀刻间隙子223a、223b、223c、223d，以形成间隙子零件223a’、223b’、 223c’、223d’。个别的步骤阐明在如图6所示的制备方法20的步骤S29中。

更特别地，在一些实施例中，依据一些实施例，完全移除硬遮罩柱207a、 207b，且通过蚀刻目标材料203以形成目标层203’以及位于目标层203’上 的目标结构203a、203b。如上所述，依据一些实施例，相较于半导体元件 结构200a，半导体元件结构200b之间隙子零件223a’、223b’、223c’、223d’ 直接接触目标结构203a、203b。

图7为依据本公开一些实施例一种半导体元件结构300的制备方法30 的流程示意图，其中依据一些实施例，制备方法30具有步骤S31、S33、 S35、S37以及S39。依据一些实施例，图7的步骤S31到S39是结合图17、 图18、图19、图20以及图4进行详细说明，其是示出在形成半导体元件 结构300中按序的中间阶段的剖视示意图。

如图17所示，提供半导体基底301，且一目标材料303设置在半导体 基底301上。半导体基底301与目标材料303的详细叙述类似于或相同于 半导体基底201与目标材料203的详细叙述，且文中不再重复详细描述。 个别的步骤阐明在如图7所示的制备方法30的步骤S31中。

仍请参考图17，依据一些实施例，多个能量可移除图案305设置在目 标材料303上。个别的步骤阐明在如图7所示的制备方法30的步骤S33中。 在一些实施例中，所述多个能量可移除图案305包含一热可分解材料。在 一些其他实施例中，所述多个能量可移除图案305包含一光可分解材料、 一电子束可分解材料或其他可应用的能量可分解材料。尤其是，在一些实 施例中，所述多个能量可移除图案305具有一基础材料以及一可分解成孔 剂材料(decomposable porogen material)，而该可分解成孔剂材料是在暴露在 一能量源(意即热源)时而被大致地移除。

在一些实施例中，基础材料包含氢倍半硅氧烷(hydrogen silsesquioxane，HSQ)、甲基硅酸盐(methylsilsesquioxane，MSQ)、多孔聚芳醚(porous polyarylether，PAE)、多孔SiLK(porous SiLK)或多孔氧化硅(porous SiO2)， 而可分解成孔剂材料包含一成孔剂有机化合物(porogen organic compound)， 其是可提供孔隙率给原本被在接下来的工艺的所述多个能量可移除图案 305所占用的空间。

在一些实施例中，所述多个能量可移除图案305通过一沉积工艺与一 图案化工艺所形成。沉积工艺包括CVD、PVD、ALD、旋转涂布或其他适 合的工艺，而用于形成所述多个能量可移除图案305的图案化工艺可包括 一光刻(photolithography)工艺以及一蚀刻工艺。光刻工艺可包括光刻胶涂布 (意即旋转涂布)、软烘烤(soft baking)、遮罩对准(maskaligning)、曝光、曝 光后烘烤(post-exposure baking)、光刻胶显影、冲洗(rinsing)及干燥(drying)(例 如：硬烘烤(hard baking))。蚀刻工艺可包括一干蚀刻工艺或一湿蚀刻工艺。

在一些实施例中，目标材料203包含一热可分解材料、一光可分解材 料、一电子束可分解材料或其他可应用的能量可分解材料。应当理解，依 据一些实施例，目标材料203与所述多个能量可移除图案305包含相同材 料或类似材料。

如图18所示，依据一些实施例，在所述多个能量可移除图案305形成 之后，一间隙子材料307共形地沉积在所述多个能量可移除图案305的上 表面与侧壁表面上以及在目标材料303的上表面上。

在一些实施例中，间隙子材料307由下列材料所制：氧化硅、碳化硅、 氮化硅、氮氧化硅、其他适合的材料或其组合，而用于形成间隙子材料307 的沉积工艺包括CVD、PVD、ALD、旋转涂布或其他适合的工艺。在一些 实施例中，间隙子材料307的材料不同于所述多个能量可移除图案305的 材料。应当理解，所述多个能量可移除图案305的材料相对间隙子材料307 的材料具有一高蚀刻选择性。

接着，如图19所示，依据一些实施例，蚀刻间隙子材料307以形成间 隙子307a、307b、307c、307d在所述多个能量可移除图案305的侧壁表面 上。个别的步骤阐明在如图7所示的制备方法30的步骤S35中。在一些实 施例中，蚀刻工艺为一非等向性蚀刻工艺，其是移除间隙子材料307垂直 的所有地方的相同数量，并余留下间隙子307a、307b、307c、307d在所述 多个能量可移除图案305的侧壁表面上。在一些实施例中，蚀刻工艺为一 干蚀刻工艺。

如图20所示，依据一些实施例，间隙子307a、307b、307c、307d形成 之后，形成一介电层309以围绕所述多个能量可移除图案305以及间隙子 307a、307b、307c、307d。个别的步骤阐明在如图7所示的制备方法30的 步骤S37中。

在一些实施例中，介电层309包括下列材料：氧化硅、碳化硅、氮化 硅、氮氧化硅、一或多个适合的介电材料或其组合。在一些实施例中，介 电层309的材料不同于间隙子307a、307b、307c、307d的材料。应当理解， 介电层309的材料相较于间隙子307a、307b、307c、307d的材料具有一高 蚀刻选择性。

在一些实施例中，介电层109包含一热可分解材料、一光可分解材料、 一电子束可分解材料或其他可应用的能量可分解材料。应当理解，依据一 些实施例，介电层309与所述多个能量可移除图案305包含相同材料或类 似材料。

在一些实施例中，介电层309通过一沉积工艺与一继续的平坦化工艺 所形成。沉积工艺可为CVD、PVD、ALD、旋转涂布或其他可应用的工艺， 而平坦化工艺可为一化学机械研磨(CMP)工艺。

接着，如图4所示，依据一些实施例，所述多个能量可移除图案305、 介电层309与目标材料303使用间隙子307a、307b、307c、307d当作一遮 罩进行蚀刻。个别的步骤阐明在如图7所示的制备方法30的步骤S39中。 在一些实施例中，蚀刻工艺为一干蚀刻工艺。

更特别地，在一些实施例中，完全移除所述多个能量可移除图案305， 且依据一些实施例，目标结构303a、303b、303c、303d通过蚀刻并经由目 标材料303所形成。此外，稍微地蚀刻间隙子307a、307b、307c、307d， 以形成间隙子零件307a’、307b’、307c’、307d’。应当理解，在蚀刻工艺期 间，所述多个能量可移除图案305的材料相对间隙子307a、307b、307c、307d的材料(例如间隙子零件307a’、307b’、307c’、307d’的材料)具有一高 蚀刻选择性。

所述多个能量可移除图案305的材料相对间隙子307a、307b、307c、 307d的材料具有一第一蚀刻选择性，介电层309的材料相对间隙子307a、 307b、307c、307d的材料具有一第二蚀刻选择性，且目标材料303相对间 隙子307a、307b、307c、307d的材料具有一第三蚀刻选择性。在一些实施 例中，第一蚀刻选择性、第二蚀刻选择性以及第三蚀刻选择性相互类似。

由于在用于形成间隙子零件307a’、307b’、307c’、307d’的蚀刻工艺中， 所述多个能量可移除图案305、介电层309以及目标材料303相对间隙子 307a、307b、307c、307d具有高蚀刻选择性，所以蚀刻工艺可以一直进行 到半导体基底301的上表面301T，同时避免间隙子零件307a’、307b’、307c’、 307d’的塌陷。

本公开的一实施例提供一种半导体元件结构。该半导体元件结构包括 一第一内间隙子零件，设置在一半导体基底的一上表面上。该第一内间隙 子零件包括一第一部分、一第二部分以及一第三部分，该第三部分位于该 第一部分与该第二部分之间。该第一部分的一高度与该第二部分的一高度 小于该第三部分的一高度，且随着该第一部分朝向该半导体基底的该上表 面延伸，该第一部分的一宽度连续增加。该半导体元件结构亦具有一第一 外间隙子零件，设置在该第一内间隙子零件的该第二部分上。

在本公开的一些实施例中，该第一内间隙子零件的该第一部分包括一 第一侧、一第二侧以及一外侧，该第一侧紧邻该第三部分的一第一侧表面 的一下部设置，该第二侧紧邻该半导体基底的该上表面设置，该外侧连接 到该第一侧与该第二侧。该外侧具有一凸面形状。在一些实施例中，该第 一外间隙子零件紧邻该第三部分的一第二侧壁表面设置，且该第一外间隙 子零件与该半导体基底的该上表面通过该第二部分而分开设置。在一些实施例中，该第一内间隙子零件为一应力延伸膜，且该第一外间隙子零件为 一应力压缩膜。在一些实施例中，该第一内间隙子零件为一应力压缩膜， 且该第一外间隙子零件为一应力延伸膜。在一些实施例中，该半导体元件 结构还包括一第二内间隙子零件以及一第二外间隙子零件。该第二内间隙 子零件设置在该半导体基底的该上表面上，且该第二内间隙子零件包括一 第四部分、一第五部分以及一第六部分，该第六部分位于该第四部分与该 第五部分之间。随着该第四部分朝该半导体基底的该上表面延伸，该第四 部分的一宽度连续增加，且该第四部分位于该第六部分与该第一内间隙子 零件的该第一部分之间。该第二外间隙子零件设置在该第二内间隙子零件 的该第五部分上。在一些实施例中，该第二内间隙子零件的该第四部分与 该第一内间隙子零件的该第一部分分开设置。

本公开的另一实施例提供一种半导体元件结构。该半导体元件结构包 括一目标层以及一第一目标结构，该目标层设置在一半导体基底上，该第 一目标结构设置在该目标层上。该第一目标结构具有一第一部分、一第二 部分以及一第三部分，该第三部分连接到该第一部分与该第二部分。该第 一部分的一高度与该第二部分的一高度大于该第三部分的一高度。该半导 体元件结构亦具有一第一间隙子零件以及一第二间隙子零件，该第一间隙 子零件设置在该第一目标结构的该第一部分上，该第二间隙子零件设置在 该第一目标结构的该第二部分上。

在本公开的一些实施例中，该第一目标结构与该目标层由相同材料所 制，且该第一间隙子零件与该第二间隙子零件由相同材料所制。在一些实 施例中，在剖视图中，该第一间隙子零件的一最高点位于该第一部分的一 中心线与该第二部分的一中心线之间。在剖视图中，该第二间隙子零件的 一最高点位于该第一部分的该中心线与该第二部分的该中心线之间。在一 些实施例中，该半导体元件结构还具有一第二目标结构、一第三间隙子零 件以及一第四间隙子零件。该第二目标结构设置在该目标层上。该第二目 标结构具有一第四部分、一第五部分以及第六部分，该第六部分连接到该 第四部分与该第五部分，且该第四部分、该第五部分与该第六部分形成一U 形结构。该第三间隙子零件设置在该第二目标结构的该第四部分上，且该 第四间隙子零件设置在该第二目标结构的该第五部分上。在一些实施例中， 第三间隙子零件位于该第二间隙子零件与该第四间隙子零件之间，且在剖 视图中，该第三间隙子零件的一最高点位于该第四部分的一中心线与该第 五部分的一中心线之间。在一些实施例中，位于该第二间隙子零件与该第 三间隙子零件之间的一第一开孔，深于位于该第一间隙子零件与该第二间 隙子零件间的一第二开孔。在一些实施例中，该半导体元件结构还具有一 硬遮罩结构，形成在该第一间隙子零件与该第一目标结构的该第一部分之 间，且相对于该第一间隙子零件，该硬遮罩结构具有一高蚀刻选择性。

本公开的再另一实施例提供一种半导体元件结构。该半导体元件结构 包括设置在一半导体基底上的一第一目标结构以及一第二目标结构。该半 导体元件结构亦具有一第一间隙子零件，设置在该第一目标结构上，其中 在剖视图中，该第一间隙子零件的一最高点位于该第一目标结构的一中心 线与该第二目标结构的一中心线之间。

在本公开的一些实施例中，该半导体元件结构还具有一第二间隙子零 件，设置在该第二目标结构上，其中在剖视图中，该第二间隙子零件的一 最高点位于该第一目标结构的该中心线与该第二目标结构的该中心线之 间。在一些实施例中，相对于该第一间隙子零件，该第一目标结构具有一 高蚀刻选择性。在一些实施例中，该第一目标结构与该第二目标结构由一 热可分解材料、一光可分解材料或一电子束可分解材料所制。在一些实施 例中，该半导体基底的一上表面暴露在该第一目标结构与该第二目标结构 之间。

依据本公开提供一半导体元件结构及其制备方法的一些实施例。形成 该半导体元件结构的方法可包括底切(undercutting)一光刻胶图案在一半导 体基底上，以及形成一内间隙子零件自该光刻胶图案的一侧壁表面上。该 内间隙子零件具有一部分，该部分延伸进入该光刻胶图案的一凹陷处(意即 该底切区)以形成一基脚(footing)，且随着该部分朝该半导体基底延伸，该内 间隙子零件的该部分的一宽度连续增加。因此，在该光刻胶图案移除之后， 该内间隙子零件可避免崩塌(collapsing)。

虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替 代而不脱离权利要求所定义的本公开的构思与范围。例如，可用不同的方 法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。

再者，本公开的范围并不受限于说明书中所述的工艺、机械、制造、 物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本 公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相 同功能或是达到实质上相同结果的现存或是未来发展的工艺、机械、制造、 物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质 组成物、手段、方法、或步骤是包含于本公开的权利要求内。