轨到轨运算放大器、恒定跨导方法及电子设备

技术领域

本申请涉及集成电路设计领域，特别是涉及一种轨到轨运算放大器、恒定跨导方法及电子设备。

背景技术

在高精度模数转换器(ADC)中，运算放大器是至关重要的组成模块，其低频增益、输入输出摆幅、带宽、噪声等参数决定了ADC的性能。随着集成电路技术的高速发展，对运算放大器有了更高的要求，为了满足低电压、宽摆幅的性能要求，轨到轨运放逐渐成为运算放大器的主流结构。

传统轨到轨输入级如图1所示，由两组互补并联的输入差分对和尾电流源组成，当共模输入电压改变时导致输入级跨导发生变化，从而造成运算放大器的增益和单位增益带宽都产生变化，这将影响运算放大器的整体性能，同时提高频率补偿的难度。

发明内容

基于此，有必要针对上述轨到轨运算放大器因输入级跨导发生变化导致运算放大器增益和单位增益带宽产生变化从而影响性能且频率补偿难度高的问题，提供一种轨到轨运算放大器、恒定跨导方法及电子设备。

第一方面，本发明提供了一种轨到轨运算放大器，包括：轨到轨输入模块、折叠共源共栅增益电路以及推挽输出电路；所述轨到轨输入模块包括差分输入模块、尾电流源模块以及电平移位模块；

所述差分输入模块通过所述电平移位模块与所述尾电流源模块连接，所述差分输入模块被配置为对共模输入信号进行轨到轨输入处理，所述尾电流源模块还与外部电源信号和偏置电压信号连接，所述尾电流源模块被配置为对所述差分输入模块提供静态偏置电流，所述电平移位模块被配置为调节所述差分输入模块的共模输入电平以实现所述轨到轨输入模块的等效跨导保持恒定；

所述折叠共源共栅增益电路与所述差分输入模块连接，所述折叠共源共栅增益电路被配置为对所述差分输入模块输出的信号进行放大和转换处理并得到第一信号；

所述推挽输出电路与所述折叠共源共栅增益电路连接，所述推挽输出电路被配置为对所述第一信号进行宽摆幅处理并得到第二信号。

在其中一个实施例中，所述差分输入模块包括NMOS差分输入对管和PMOS差分输入对管，所述NMOS差分输入对管包括第一MOS管和第二MOS管，所述PMOS差分输入对管包括第三MOS管和第四MOS管，所述第一MOS管、所述第三MOS管的栅极与所述共模输入信号的正极端连接，所述第二MOS管、所述第四MOS管的栅极与所述共模输入信号的负极端连接，所述第一MOS管、所述第二MOS管、所述第三MOS管以及所述第四MOS管的漏极分别与所述折叠共源共栅增益电路连接，所述第三MOS管、所述第四MOS管的源极共接且与所述电平移位模块连接，所述第一MOS管、所述第二MOS管的源极共接且与所述电平移位模块连接；所述电平移位模块分别调整所述NMOS差分输入对管和所述PMOS差分输入对管的共模输入电压。

在其中一个实施例中，所述电平移位模块包括第五MOS管和第六MOS管，所述第五MOS管的栅极与第五MOS管的漏极、所述第一MOS管的漏极以及所述第二MOS管的源极共接，所述第五MOS管的源极与所述尾电流源模块连接，所述第六MOS管的栅极与所述第六MOS管的漏极、所述第三MOS管的源极以及所述第四MOS管的源极共接，所述第六MOS管的源极与所述尾电流源模块连接。

在其中一个实施例中，所述尾电流源模块包括第七MOS管和第八MOS管，所述偏置电压信号包括第一偏置电压和第二偏置电压，所述第七MOS管的栅极与第一偏置电压连接，所述第七MOS管的漏极与所述第五MOS管的源极连接，所述第七MOS管的源极与接地端连接，所述第八MOS管的栅极与第二偏置电压连接，所述第八MOS管的源极与所述外部电源信号连接。

在其中一个实施例中，所述折叠共源共栅增益电路包括第九MOS管、第十MOS管、第十一MOS管、第十二MOS、第十三MOS、第十四MOS、第十五MOS、第十六MOS，所述第九MOS管、所述第十MOS管的源极与所述外部电源信号共接，所述第九MOS管的栅极和所述第十MOS管的栅极连接，所述第九MOS管的漏极与所述第十一MOS管的源极以及所述第一MOS管的漏极共接，所述第十MOS管的漏极与所述第十二MOS的源极以及所述第二MOS管的漏极共接，所述第十一MOS管的栅极与所述第十二MOS的栅极连接，所述第十一MOS管的漏极与所述第十三MOS的漏极、所述第十五MOS的栅极以及所述第十六MOS的栅极共接，所述第十二MOS的漏极与所述第十四MOS的漏极连接并形成所述第一信号的输出端，所述第十三MOS的栅极与所述十四MOS管的栅极连接，所述第十三MOS的源极与所述第三MOS管的漏极以及所述第十五MOS的漏极共接，所述第十四MOS的源极与所述第四MOS管的漏极和所述第十六MOS的漏极共接，所述第十五MOS的源极和所述第十六MOS的源极与接地极连接。

在其中一个实施例中，所述推挽输出电路包括第十七MOS、第十八MOS、第十九MOS、第二十MOS管、补偿电阻和补偿电容，所述第十七MOS的栅极与所述第十九MOS的栅极、所述补偿电阻的第一端和所述第十二MOS的漏接共接，所述第十七MOS的漏极、所述第十九MOS的源极与所述外部电源信号连接，所述第十七MOS的源极与所述第十八MOS的漏极以及所述第二十MOS管的栅极共接，所述第十八MOS的栅极与偏置电压信号连接，所述第十八MOS的源极与所述第二十MOS管的源极与接地极连接，所述第二十MOS管的漏极与所述补偿电容的第二端以及所述第十九MOS的漏极共接形成输出信号端并输出所述第二信号，所述补偿电阻的第二端与所述补偿电容的第一端连接。

第二方面，本发明实施例还提供了一种轨到轨运算放大器恒定跨导的方法，应用于上述的轨到轨运算放大器，所述轨到轨运算放大器恒定跨导的方法至少包括：

通过所述电平移位模块分别实现所述NMOS差分输入对管与所述尾电流源模块连接和所述PMOS差分输入对管与所述尾电流源模块连接，其中，所述电平移位模块包括以二极管形式连接的第五MOS管和第六MOS管，所述尾电流源模块包括第七MOS管和第八MOS管；

通过所述第五MOS管和所述第六MOS管分别实现所述NMOS差分输入对管与所述第七MOS管连接和所述PMOS差分输入对管与所述第八MOS管连接，根据所述第七MOS管的过驱动电压以及所述NMOS差分输入对管的栅源电压，调整所述第五MOS管的栅源电压以满足所述NMOS差分输入对管的最小共模输入电压近似于所述PMOS差分输入对管的阈值电压的绝对值，根据所述第八MOS管的过驱动电压以及所述PMOS差分输入对管的栅源电压，调整所述第六MOS管的栅源电压以满足述PMOS差分输入对管的最小共模输入电压近似于所述NMOS差分输入对管的阈值电压的绝对值，以使所述NMOS差分输入对管和所述PMOS差分输入对管在截止区和饱和区之间的过渡区重叠，所述NMOS差分输入对管和所述PMOS差分输入对管的等效跨导在整个共模输入范围内恒定为一个常数。

在其中一个实施例中，所述NMOS差分输入对管的最小共模输入电压V

V

其中，V

在其中一个实施例中，所述PMOS差分输入对管的最小共模输入电压V

V

其中，V

第三方面，本发明实施例还提供了一种电子设备，包括上述的轨到轨运算放大器。

上述技术方案中的一个技术方案具有如下优点和有益效果：

上述的轨到轨运算放大器包括轨到轨输入模块、折叠共源共栅增益电路和推挽输出电路，所述轨到轨输入模块包括差分输入模块、尾电流源模块以及电平移位模块；基于所述差分输入模块通过所述电平移位模块与所述尾电流源模块连接，所述差分输入模块被配置为对共模输入信号进行轨到轨输入处理，所述尾电流源模块还与外部电源信号和偏置电压信号连接，所述尾电流源模块被配置为对所述差分输入模块提供静态偏置电流，所述电平移位模块被配置为调节所述差分输入模块的共模输入电平以实现所述轨到轨输入模块的等效跨导保持恒定；所述折叠共源共栅增益电路与所述差分输入模块连接，所述折叠共源共栅增益电路被配置为对所述差分输入模块输出信号进行放大和转换处理并得到第一信号；所述推挽输出电路与所述折叠共源共栅增益电路连接，所述推挽输出电路被配置为对所述第一信号进行宽摆幅处理并得到第二信号。本申请通过设置电平移位结构调节差分输入模块的共模输入电平，使得能够用较少的元器件数量实现轨到轨输入模块的等效跨导在全电压工作范围内的恒定为一个常数，有利于进行频率补偿和简化电路结构，同时，通过轨到轨输入模块和折叠共源共栅增益电路及推挽输出电路得相互配合，确保本申请得轨到轨运算放大器在共模输入范围具有较高增益而且实现轨到轨输出摆幅。

附图说明

图1为传统轨到轨输入级的电路结构示意图；

图2为图1传统轨到轨输入级等效跨导随输入共模电平变化曲线图；

图3为一个实施例中轨到轨运算放大器的电路结构示意图；

图4为图3轨到轨输入级等效跨导随输入共模电平变化曲线图。

附图标记：

10轨到轨输入模块，11差分输入模块，20折叠共源共栅增益电路，30推挽输出电路；

M1第一MOS管，M2第二MOS管，M3第三MOS管，M4第四MOS管，M5第五MOS管，M6第六MOS管，M7第七MOS管，M8第八MOS管，M9第九MOS管，M10第十MOS管，M1第十一MOS管，M12第十二MOS管，M13第十三MOS管，M14第十四MOS管，M15第十五MOS管，M16第十六MOS管，M17第十七MOS管，M18第十八MOS管，M19第十九MOS管，M20第二十MOS管，R1补偿电阻，C1补偿电容。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

传统的轨到轨输入级电路中，如图1所示，NMOS管MN1、MN2和PMOS管MP1、MP2共同构成两组互补并联的输入差分对，当输入共模电平较低接近0时，仅有MP1、MP2导通，MN1、MN2截止，此时电路的输入级跨导等效为PMOS输入对管的跨导gmp；当输入共模电平较高接近电源电压VDD时，仅有MN1、MN2导通，MP1、MP2截止，此时电路的输入级跨导等效为NMOS输入对管的跨导gmn；当输入共模电平位于电源电压VDD的一半附近时，MP1、MP2、MN1和MN2同时导通此时电路的输入级跨导等效gmtot为NMOS输入对管与PMOS输入对管之和，其表示为：

gmtot＝gmp+gmn

通过这种互补输入差分对结构，运算放大器能够得到从电源到地的轨到轨共模输入范围。但是运放输入级等效跨导随输入共模电平变化曲线如图2所示，假设gmp＝gmn＝gm，当共模输入电压位于电源电压VDD的一半附近时，输入级等效跨导最大约为2gm；当共模输入电压接近电源电压VDD或地时，输入级等效跨导最小约为gm，即在整个共模输入范围内输入级等效跨导的变化约为一倍。运放的增益A

A

通过运放的增益A

为了解决现有轨到轨运算放大器中存在的问题，如图3和图4所示，本实施例提供了一种轨到轨运算放大器，包括：轨到轨输入模块10，轨到轨输入模块10包括差分输入模块11、尾电流源模块以及电平移位模块，差分输入模块11通过电平移位模块与尾电流源模块连接，差分输入模块11被配置为对共模输入信号进行轨到轨输入处理，尾电流源模块还与外部电源信号和偏置电压信号连接，尾电流源模块被配置为对差分输入模块11提供静态偏置电流，电平移位模块被配置为调节差分输入模块11的共模输入电平以实现轨到轨输入模块10的等效跨导保持恒定；

折叠共源共栅增益电路20与差分输入模块11连接，折叠共源共栅增益电路20被配置为对差分输入模块11输出的信号进行放大和转换处理并得到第一信号；

推挽输出电路30与折叠共源共栅增益电路20连接，推挽输出电路30被配置为对第一信号进行宽摆幅处理并得到第二信号。

其中，在理论上第二信号的电压范围可以是负电源电压VDD到正电源电压VDD。

其中，偏置电压信号可由外部电压源单独提高，用于分别控制第七MOS管M7和第八MOS管M8的工作状态。

上述实施例中的轨到轨运算放大器，包括轨到轨输入模块10、折叠共源共栅增益电路20和推挽输出电路30，轨到轨输入模块10包括差分输入模块11、尾电流源模块以及电平移位模块；基于差分输入模块11通过电平移位模块与尾电流源模块连接，差分输入模块11被配置为对共模输入信号进行轨到轨输入处理，尾电流源模块还与外部电源信号和偏置电压信号连接，尾电流源模块被配置为对差分输入模块11提供静态偏置电流，电平移位模块被配置为调节差分输入模块11的共模输入电平以实现轨到轨输入模块10的等效跨导保持恒定；折叠共源共栅增益电路20与差分输入模块11连接，折叠共源共栅增益电路20被配置为对差分输入模块11输出信号进行放大和转换处理并得到第一信号；推挽输出电路30与折叠共源共栅增益电路20连接，推挽输出电路30被配置为对第一信号进行宽摆幅处理并得到第二信号。本申请通过设置电平移位结构调节差分输入模块11的共模输入电平，使得能够用较少的元器件数量实现轨到轨输入模块10的等效跨导在全电压工作范围内的恒定为一个常数，有利于进行频率补偿和简化电路结构，同时，通过轨到轨输入模块10和折叠共源共栅增益电路20及推挽输出电路30得相互配合，确保本申请得轨到轨运算放大器在共模输入范围具有较高增益而且实现轨到轨输出摆幅。

如图3所示，除上述实施例的特征以外，本实施例进一步限定了：差分输入模块11包括NMOS差分输入对管和PMOS差分输入对管，NMOS差分输入对管包括第一MOS管M1和第二MOS管M2，PMOS差分输入对管包括第三MOS管M3和第四MOS管M4，第一MOS管M1、第三MOS管M3的栅极与共模输入信号的正极端V

其中，第一MOS管M1和第二MOS管M2为N型MOS管，第三MOS管M3和第四MOS管M4为P型MOS管。

如图3所示，在其中一个实施例中：电平移位模块包括第五MOS管M5和第六MOS管M6，第五MOS管M5的栅极与第五MOS管M5的漏极、第一MOS管M1的漏极以及第二MOS管M2的源极共接，第五MOS管M5的源极与尾电流源模块连接，第六MOS管M6的栅极与第六MOS管M6的漏极、第三MOS管M3的源极以及第四MOS管M4的源极共接，第六MOS管M6的源极与尾电流源模块连接。

其中，第五MOS管M5为N型MOS管，第六MOS管M6为P型MOS管。第五MOS管M5和第六MOS管M6均是栅极与漏极直接相连，源极与尾电流源模块连接，漏极和栅极的电势相同，MOS管总是在工作饱和区。

如图3所示，在一个实施例中，尾电流源模块包括第七MOS管M7和第八MOS管M8，偏置电压信号包括第一偏置VBN电压和第二偏置电压VBP，第七MOS管M7的栅极与第一偏置电压VBN连接，第七MOS管M7的漏极与第五MOS管M5的源极连接，第七MOS管M7的源极与接地端连接，第八MOS管M8的栅极与第二偏置VBP电压连接，第八MOS管M8的源极与外部电源信号连接。

其中，第七MOS管M7为N型MOS管，第八MOS管M8为P型MOS管。第七MOS管M7和第八MOS管M8分别为NMOS差分输入对管和PMOS管差分输入对管提供静态偏置电流。

如图3所示，在一个实施例中，折叠共源共栅增益电路20包括第九MOS管M9、第十MOS管M10、第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第十五MOS管M15、第十六MOS管M16，第九MOS管M9、第十MOS管M10的源极与外部电源信号共接，第九MOS管M9的栅极和第十MOS管M10的栅极连接，第九MOS管M9的漏极与第十一MOS管M11的源极以及第一MOS管M1的漏极共接，第十MOS管M10的漏极与第十二MOS管M12的源极以及第二MOS管M2的漏极共接，第十一MOS管M11的栅极与第十二MOS管M12的栅极连接，第十一MOS管M11的漏极与第十三MOS管M13的漏极、第十五MOS管M15的栅极以及第十六MOS管M16的栅极共接，第十二MOS管M12的漏极与第十四MOS管M14的漏极连接并形成第一信号的输出端，第十三MOS管M13的栅极与十四MOS管的栅极连接，第十三MOS管M13的源极与第三MOS管M3的漏极以及第十五MOS管M15的漏极共接，第十四MOS管M14的源极与第四MOS管M4的漏极和第十六MOS管M16的漏极共接，第十五MOS管M15的源极和第十六MOS管M16的源极与接地极连接。

其中，第九MOS管M9、第十MOS管M10、第十一MOS管M11和第十二MOS管M12为P型MOS管，第十三MOS管M13、第十四MOS管M14、第十五MOS管M15和第十六MOS管M16为N型MOS管。第九MOS管M9至第十六MOS管M16构成折叠共源共栅增益级，折叠共源共栅结构将差分输入转为单端输出，具有较高的输出电阻，保证运放在共模输入范围内都具有较高的增益。

如图3所示，在一个实施例中，推挽输出电路30包括第十七MOS管M17、第十八MOS管M18、第十九MOS管M19、第二十MOS管M20、补偿电阻R1和补偿电容C1，第十七MOS管M17的栅极与第十九MOS管M19的栅极、补偿电阻R1的第一端和第十二MOS管M12的漏接共接，第十七MOS管M17的漏极、第十九MOS管M19的源极与外部电源信号连接，第十七MOS管M17的源极与第十八MOS管M18的漏极以及第二十MOS管M20的栅极共接，第十八MOS管M18的栅极与偏置电压信号连接，第十八MOS管M18的源极与第二十MOS管M20的源极与接地极连接，第二十MOS管M20的漏极与补偿电容C1的第二端以及第十九MOS管M19的漏极共接形成输出信号端并输出第二信号，补偿电阻R1的第二端与补偿电容C1的第一端连接。

其中，第十七MOS管M17、第十八MOS管M18和第二十MOS管M20均为N型MOS管，第十九MOS管M19为P型MOS管。第十九MOS管M19和第二十MOS管M20构成推挽输出，实现轨到轨输出摆幅，第十七MOS管M17作为源跟随器给第二十MOS管M20提供动态偏置电流，第十八MOS管M18通过第一偏置电压给第十七MOS管M17提供静态电流，补偿电阻R1和补偿电容C1对电路进行频率补偿，以保证环路稳定性。

本实施例提供了一种轨到轨运算放大器恒定跨导的方法，应用于上述的轨到轨运算放大器，轨到轨运算放大器恒定跨导的方法至少包括：通过电平移位模块分别实现NMOS差分输入对管与尾电流源模块连接和PMOS差分输入对管与尾电流源模块连接，其中，电平移位模块包括以二极管形式连接的第五MOS管M5和第六MOS管M6，尾电流源模块包括第七MOS管M7和第八MOS管M8；

通过第五MOS管M5和第六MOS管M6分别实现NMOS差分输入对管与第七MOS管M7连接和PMOS差分输入对管与第八MOS管M8连接，根据第七MOS管M7的过驱动电压以及NMOS差分输入对管的栅源电压，调整第五MOS管M5的栅源电压以满足NMOS差分输入对管的最小共模输入电压近似于PMOS差分输入对管的阈值电压的绝对值，根据第八MOS管M8的过驱动电压以及PMOS差分输入对管的栅源电压，调整第六MOS管M6的栅源电压以满足述PMOS差分输入对管的最小共模输入电压近似于NMOS差分输入对管的阈值电压的绝对值，以使NMOS差分输入对管和PMOS差分输入对管在截止区和饱和区之间的过渡区重叠，NMOS差分输入对管和PMOS差分输入对管的等效跨导在整个共模输入范围内恒定为一个常数。

在一个实施例中，NMOS差分输入对管的最小共模输入电压V

V

其中，V

在一个实施例中，PMOS差分输入对管的最小共模输入电压V

V

其中，V

具体地，根据NMOS差分输入对管和PMOS差分输入对管的最小共模输入电压的表达式可知，通过增设第五MOS管M5后使得NMOS差分输入对管的最小共模输入电压增大，增设第六MOS管M6使得PMOS差分输入对管的最小共模输入电压减少；再者，第五MOS管M5的栅源电压V

其中，I

优选地，第五MOS管M5和第六MOS管M6为低阈值MOS管。根据V

本实施例还提供了一种电子设备，包括上述的轨到轨运算放大器。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。