基于化合物半导体的逻辑控制电路

技术领域

本发明涉及半导体器件技术领域，尤其是涉及一种基于化合物半导体的逻辑控制电路。

背景技术

随着科学技术的发展，半导体器件由于其自身特性优势，越来越被广泛应用。在当前半导体芯片的逻辑控制电路中，一般采用数量较多的晶体管来实现，从而会导致该逻辑控制电路占用半导体芯片较大面积，甚至需要增大半导体芯片本身的面积，一定程度上限制了半导体芯片的应用范围。

发明内容

有鉴于此，本发明的目的在于提供一种基于化合物半导体的逻辑控制电路，减少所需晶体管的数目，并减小芯片中逻辑电路的占用面积。

第一方面，本发明实施例提供了一种基于化合物半导体的逻辑控制电路，包括反相器电路、晶体管Q1、电阻R1、电阻R2、电阻R3和电阻R4，所述反相器包括耗尽型晶体管Q2和增强型晶体管Q3；

逻辑控制电压接入所述电阻R1的一端，所述电阻R1的另一端与所述晶体管Q1的漏极相连接，所述晶体管Q1的栅极分别与所述电阻R3、所述电阻R4的一端相连接，所述晶体管Q1的源极分别与所述电阻R2的一端、所述反相器的输入端相连接；

所述反相器的输入端为所述晶体管Q3的栅极，输出端为所述晶体管Q3的漏极，所述晶体管Q3的源极接地；

所述晶体管Q2的栅极分别和所述晶体管Q2的源极、所述晶体管Q3的漏极相连接，所述晶体管Q2的漏极接入电源电压；

所述电阻R3的另一端接入所述电源电压、所述电阻R2、所述电阻R4的另一端接地。

在一些实施方式中，所述逻辑控制电压流经所述晶体管Q1，得到所述反相器电路的输入电压；若所述反相器电路的输入电压小于预设开关电压，则所述反相器电路输出高电平；若反相器电路的输入电压大于预设开关电压，则所述反相器电路输出低电平。

在一些实施方式中，通过调节所述电阻R1和所述电阻R2的比值关系，调整反相器电路的输入电压。

在一些实施方式中，所述电阻R1和所述电阻R2用于限制流经所述晶体管Q1的电流。

在一些实施方式中，所述电源电压通过所述电阻R3、所述电阻R4为所述晶体管Q1的栅极提供偏置电压。

在一些实施方式中，所述电阻R3和所述电阻R4还用于限制电流。

在一些实施方式中，所述晶体管Q1处于恒定导通状态。

在一些实施方式中，所述化合物半导体包括砷化镓GaAs半导体材料。

本发明实施例提供了一种基于化合物半导体的逻辑控制电路，逻辑控制电压V

本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书以及附图中所特别指出的结构来实现和获得。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一种外加CMOS逻辑电路示意图；

图2为一种耗尽型PHEMT反相电路示意图；

图3为一种增强型PHEMT反相电路示意图；

图4为本发明实施例提供的一种基于化合物半导体的逻辑控制电路示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

当前的化合物半导体工艺的逻辑控制电路一般包括以下三种：

第一种，通过额外的硅基CMOS芯片实现逻辑控制电路。如图1所示，在封装基板上面除了化合物半导体工艺芯片外，还需要额外的硅基CMOS芯片为其提供逻辑控制电路。

第二种，通过单独使用耗尽型化合物 PHEMT晶体管实现逻辑控制电路，如图2所示，其中Vdd端为电源端，Vin为输入端，Vout为输出端，Vss为接地端。

第三种，通过单独使用增强型化合物 PHEMT晶体管实现逻辑控制电路，如图3所示，其中Vdd端为电源端，Vin为输入端，Vout为输出端。

其中，如图1所示的外加CMOS芯片实现逻辑控制的方案中使用了硅基和化合物半导体两种互不兼容的工艺技术，增加芯片的设计难度，增大了产品的研发周期，额外的硅基CMOS芯片需要占用很大的基板面积，不利于芯片的小型化设计，该方案的制造成本较高。

如图2和图3所示的单独使用一种化合物半导体 PHEMT工艺实现的逻辑控制电路虽然只使用了的单一的半导体工艺，但是该方案中的逻辑电路有两个明显的劣势：其一是实现上述单一逻辑电路所需的器件数量很多，这使得逻辑电路本身占用了很大的芯片面积；其二是该方案中具有数量较多器件的逻辑电路在工作时需要消耗很大的电流，会造成很多额外的功率消耗。

基于此，本发明实施例提供的一种基于化合物半导体的逻辑控制电路，通过设置包括耗尽型晶体管和增强型晶体管的反相器电路，实现逻辑控制功能，减少所需晶体管的数目，并减小半导体芯片中该逻辑电路的占用面积。

下面通过实施例进行详细描述。

图4为本发明实施例提供的一种基于化合物半导体的逻辑控制电路结构示意图。

如图4所示，该逻辑控制电路，包括反相器电路（图4中虚线框所示）、晶体管Q1、电阻R1、电阻R2、电阻R3和电阻R4，所述反相器包括耗尽型晶体管Q2和增强型晶体管Q3，其中，晶体管Q1的栅极端为A点，反相器电路输入端为B点；

逻辑控制电压V

所述反相器的输入端为所述晶体管Q3的栅极，输出端V

所述晶体管Q2的栅极分别和所述晶体管Q2的源极、所述晶体管Q3的漏极相连接，所述晶体管Q2的漏极接入电源电压V

所述电阻R3的另一端接入所述电源电压、所述电阻R2、所述电阻R4的另一端接地。

在实际应用的优选实施例中，逻辑控制电压V

另外，本发明实施例电路可以通过单一半导体工艺实现，不需要额外的工艺，可以缩短产品研发周期，同时单一的工艺有利于芯片的小型化设计，减小芯片的研发成本。

需要说明的是，晶体管Q1也可PHEMT晶体管。

其中，图4中晶体管Q1、Q2、Q3的引脚1对应D漏极、引脚2对应G栅极、引脚3对应S源极。晶体管Q2的栅极和源极相连接，即栅极相对于源极的电压Vgs为0V，此时晶体管Q2等效为一个特定阻值的电阻。

在一些实施例中，所述逻辑控制电压流经所述晶体管Q1，得到所述反相器电路的输入电压；若所述反相器电路的输入电压小于预设开关电压，则所述反相器电路输出高电平；若反相器电路的输入电压大于预设开关电压，则所述反相器电路输出低电平。

这里，当反相器电路的输入端为低电平时，即反相器电路的输入电压小于预设开关电压，则晶体管Q3为关断状态。因此，流经晶体管Q2的电流很小，即晶体管Q2的压降很小，此时反相器电路的输出端口为高电平；反之，当输入端为高电平时，即反相器电路的输入电压大于预设开关电压，则晶体管Q3导通。因此，晶体管Q3的漏源电压Vds很小，此时反相器电路的输出端口为低电平。

在一些实施例中，所述晶体管Q1处于恒定导通状态。电源电压通过所述电阻R3、所述电阻R4为所述晶体管Q1的栅极提供偏置电压。逻辑控制信号通过晶体管Q1的漏极进入反相器电路。

在一些实施例中，所述电阻R3和所述电阻R4还用于限制电流。

为了能够更好地限制电流，电阻R3和电阻R4需要选取较大阻值。

在一些实施例中，通过调节所述电阻R1和所述电阻R2的比值关系，调整反相器电路的输入电压。

假设晶体管Q3的预设开关电压为

在一些实施例中，所述电阻R1和所述电阻R2用于限制流经所述晶体管Q1的电流。

需要说明的是，当晶体管Q1的漏源电压Vds小于栅源电压Vgs时，晶体管Q1源端电压接近漏源电压Vds；当晶体管Q1的漏源电压Vds大于晶体管Q1的栅源电压Vgs时，晶体管Q1源端电压不再由漏源电压Vds决定，而是取决于栅源电压Vgs与器件预设开关电压Vth的差值。因此，此时晶体管Q1源端电压不再随逻辑控制电压V

此外，本发明实施例电路中晶体管Q1的存在还可以限制逻辑控制电压较高时晶体管Q1源极的电压，从而限制流经反相器电路输入端B点的电流，降低逻辑控制电路的功耗。

在一些实施例中，所述化合物半导体包括砷化镓GaAs半导体材料。

本发明的实现工艺包括但不限于GaAs半导体，任何包含增强型PHEMT器件或耗尽型PHEMT器件的化合物半导体工艺都可以采用该电路设计方案，如氮化镓GaN化合物半导体等。

在本发明实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。