集成芯片及其形成方法

技术领域

本发明实施例是有关于一种集成芯片及其形成方法。

背景技术

集成光波导常常用作集成有多种光学功能的集成光电路中的组件。集成光波导用于约束光并以最小衰减将光从集成芯片(integrated chip，IC)上的第一点引导到集成芯片上的第二点。一般来说，集成光波导为施加在可见光谱(例如，在近似850nm与近似1650nm之间)中的光波长上的信号提供功能。

发明内容

本发明实施例提供一种集成芯片，其包括：半导体衬底；波导结构，设置在半导体衬底内，其中波导结构包括光栅耦合器结构；内连结构，上覆在半导体衬底上，其中内连结构包括位于半导体衬底之上的接触件刻蚀停止层(CESL)及导电接触件，其中导电接触件延伸穿过接触件刻蚀停止层；以及保护环结构，上覆在光栅耦合器结构上，其中保护环结构延伸穿过接触件刻蚀停止层且具有与导电接触件的上表面对齐的上表面。

本发明实施例提供一种集成芯片，其包括：半导体衬底；光栅耦合器结构，设置在半导体衬底的前侧上，其中光栅耦合器结构包括在侧向上彼此隔开的多个光栅段；内连结构，上覆在半导体衬底的前侧上且包括接触件刻蚀停止层(CESL)、多条导电配线、导通孔及多个层间介电(ILD)层；波导介电层，设置在接触件刻蚀停止层与半导体衬底的前侧之间，其中波导介电层设置在多个光栅段中的相邻的光栅段之间；上部刻蚀停止层，上覆在内连结构上且沿层间介电层的侧壁连续地延伸到多条导电配线中的最底部导电配线下方；以及保护环结构，上覆在光栅耦合器结构上，其中多个光栅段在侧向上在保护环结构的周边之间间隔开。

本发明实施例提供一种形成集成芯片的方法，其方法包括：在半导体衬底的前侧中形成光栅耦合器结构；在光栅耦合器结构之上形成保护环结构；在半导体衬底的前侧之上形成内连结构，其中内连结构包括多个层间介电(ILD)层、多条导电配线及多个导通孔；对内连结构执行第一干式刻蚀工艺，以在多个层间介电层中界定光管开口，使得多个层间介电层中的下部层间介电层的区段在第一干式刻蚀工艺之后保留在光栅耦合器结构之上且光管开口在侧向上在保护环结构的周边内间隔开；在内连结构的上表面之上形成上部刻蚀停止层，且上部刻蚀停止层对光管开口进行衬垫，使得上部刻蚀停止层的下表面沿下部层间介电层的区段设置；以及对下部层间介电层执行湿式刻蚀工艺，使得下部层间介电层的区段被移除，从而暴露出保护环结构的侧壁并扩大光管开口。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。

图1示出包括波导结构及上覆在波导结构上的保护环结构的集成芯片的一些实施例的剖视图。

图2A及图2B示出根据线A-A’的图1所示集成芯片的各种实施例的俯视图。

图3示出包括波导结构及一个或多个半导体装置的集成芯片的一些实施例的剖视图，所述波导结构设置在半导体衬底的前侧内和/或上，所述一个或多个半导体装置设置在半导体衬底的前侧内和/或上。

图4及图5示出根据线B-B’的图3所示集成芯片的各种实施例的俯视图。

图6A示出根据图1所示集成芯片的一些替代实施例的集成芯片的剖视图。

图6B示出图6A所示集成芯片的部分的近视图(close-up view)的一些实施例的剖视图。

图7示出根据图1所示集成芯片的一些替代实施例的集成芯片的剖视图。

图8到图16示出形成集成芯片的方法的一些实施例的一系列剖视图，所述集成芯片包括波导结构及上覆在波导结构上的保护环结构。

图17示出图8到图16所示方法的一些实施例的流程图。

具体实施方式

本公开提供用于实施本公开的不同特征的许多不同实施例或实例。以下阐述组件及排列的具体实例以简化本公开。当然，这些仅为实例而非旨在进行限制。举例来说，在以下说明中，在第二特征之上或第二特征上形成第一特征可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成附加特征从而使得第一特征与第二特征可不直接接触的实施例。另外，本公开在各种实例中可重复使用参考编号和/或字母。此种重复使用是为了简明及清晰起见，且自身并不表示所论述的各个实施例和/或配置之间的关系。

此外，为易于说明，本文中可能使用例如“在…之下(beneath)”、“在…下方(below)”、“下部的(lower)”、“在…上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。

集成光波导常常用于集成电路中。一般来说，集成光波导设置在半导体衬底内且包括在侧向上与细长波导区段相邻的光栅耦合器结构。内连结构上覆在半导体衬底上且包括设置在内连介电结构内的配线层(例如，水平布线)与通孔层(例如，垂直布线)的交替堆叠。光管(light pipe)结构延伸穿过内连介电结构且上覆在光栅耦合器结构上。光管结构被配置成将入射光导向光栅耦合器结构。此外，光栅耦合器结构被配置成将入射光引导至或导向细长波导段。细长波导段可将入射光传送到另一波导或其他半导体装置(例如，通过内连结构)。

因此，在一些实施例中，形成具有集成光波导的集成电路的工艺包括在半导体衬底的前侧中形成集成光波导。接着在集成光波导之上形成内连结构，其中内连结构包括位于半导体衬底的前侧之上的接触件刻蚀停止层(contact etch stop layer，CESL)。对内连结构的内连介电结构执行刻蚀工艺，以在集成光波导的光栅耦合器结构之上形成光管开口。然而，刻蚀工艺可例如通过具有高功率及长持续时间的等离子体刻蚀来执行，使得可能难以控制光管开口的高度。举例来说，刻蚀工艺的长持续时间可能导致对光栅耦合器结构的过度刻蚀。这转而可能使得集成光波导不可操作和/或降低集成光波导的灵敏度或量子效率(quantum efficiency，QE)。

在另一实例中，为防止对集成光波导造成损坏，可减少刻蚀工艺的持续时间，使得在刻蚀工艺之后，保留上覆在CESL上的介电材料的至少一部分。因此，光可被上覆在CESL上的介电材料反射掉，从而降低集成光波导的QE。在又一实例中，光管开口可不使用光管结构填充，使得入射光穿过光管开口中的空气朝光栅耦合器结构行进。在此种实例中，腐蚀性化学物质(例如，水)和/或腐蚀性材料可与界定光管开口的内连介电结构的侧壁和/或上表面相互作用。这转而可导致内连结构内的层的分层和/或光管开口的加宽，从而减少设置在光栅耦合器结构上的入射光和/或进一步降低集成光波导的QE。

本申请的各种实施例涉及一种包括上覆在光栅耦合器结构上的保护环结构的集成芯片。保护环结构被配置成有利于形成光管结构的方法，所述方法增强集成光波导的QE和/或防止对光栅耦合器结构造成损坏。在一些实施例中，所述方法包括在集成光波导之上形成内连结构的下部内连部分。下部内连部分包括接触件刻蚀停止层(CESL)、下部介电层及多个导电接触件。此外，在形成下部内连部分期间和/或之后，在光栅耦合器结构之上形成保护环结构，其中光栅耦合器结构在侧向上在保护环结构的周边之间间隔开。在保护环结构及下部内连部分之上形成内连结构的上部内连部分。对内连结构执行第一刻蚀工艺(例如，干式刻蚀工艺)，从而在光栅耦合器结构之上形成光管开口。执行第一刻蚀工艺，直到到达下部介电层，使得在第一刻蚀工艺之后，下部介电层的至少一部分保留在CESL之上。沿界定光管开口的内连结构的侧壁形成上部刻蚀停止层。对上部刻蚀停止层执行第二刻蚀工艺(例如，干式刻蚀工艺)，以暴露出保留在CESL之上的下部介电层的所述一部分。执行第三刻蚀工艺(例如，湿式刻蚀工艺)，以移除保留在CESL之上的下部介电层的所述一部分，从而暴露出CESL的上表面并扩大光管开口。保护环结构被配置成防止第三刻蚀工艺损坏和/或移除在侧向上与光栅耦合器结构偏置的区域中的下部介电层。此外，可在光管开口中形成光管结构。在光栅耦合器结构之上设置保护环结构会减轻对集成光波导造成的损坏和/或有利于形成具有精确高度的光管开口和/或光管结构。这转而会增强集成光波导的性能和/或QE。

图1示出包括波导结构103及上覆在波导结构103上的保护环结构113的集成芯片100的一些实施例的剖视图。

集成芯片100包括上覆在半导体衬底102上的内连结构108。在一些实施例中，半导体衬底102可为例如块状衬底(例如，块状硅衬底)、绝缘体上硅(silicon-on-insulator，SOI)衬底或一些其他合适的衬底。在另一些实施例中，半导体衬底102可包括三层(例如，上覆在氧化物上的硅及位于氧化物之下的硅)，使得所述三层中的最顶层是外延硅。应理解，用于半导体衬底102和/或所述三层的其他合适的材料也处于本公开的范围内。在一些实施例中，波导结构103设置在半导体衬底102内。波导结构103部分地包括光栅耦合器结构104。光栅耦合器结构104可包括通过介电波导层106而在侧向上彼此隔开的一个或多个光栅段105。光栅耦合器结构104被配置成接收入射光124并将入射光124导向或引导到另一波导结构(未示出)或另一半导体装置(未示出)。

内连结构108上覆在半导体衬底102上且包括内连介电结构109、导通孔(例如，导电接触件114)、导电配线(例如，导电配线116)。在一些实施例中，保护环结构113可包含与导电接触件114和/或导电配线116相同的材料(例如，铝、铜、钨、另一合适的导电材料或上述的任意组合)。内连介电结构109包括接触件刻蚀停止层(CESL)110、层间介电(inter-level dielectric，ILD)结构118及导体保护层112。导电接触件114从导电配线116延伸到半导体衬底102和/或半导体装置(例如，晶体管)(未示出)的掺杂区(未示出)。上部刻蚀停止层120延伸穿过内连结构108的上表面、穿过内连介电结构109，到达位于导体保护层112下方的点。在一些实施例中，上部刻蚀停止层120在保护环结构113的上表面及侧壁之上延伸。在一些实施例中，保护环结构113与设置在内连结构108内的其他导电层和/或特征电隔离。光管结构122沿上部刻蚀停止层120的内侧壁延伸到CESL 110的上表面。光管结构122被配置成将入射光124导向波导结构103。在一些实施例中，光管结构122可为或可包含例如高介电常数介电材料、具有高折射率(例如，折射率介于约1.5到2.2的范围内或大于约2等)的材料、有机材料(具有约1.5到2.2的折射率)、空气、另一合适的材料或上述的任意组合。在一些实施例中，光管结构122可为或可包含空气，使得光管结构122被省略(未示出)，且开口代替光管结构122从上部刻蚀停止层120的上表面延伸到CESL 110的上表面。

在一些实施例中，通过在光栅耦合器结构104之上设置保护环结构113，可在防止对光栅耦合器结构104造成损坏的同时更容易地控制光管结构122的下表面122ls的位置。举例来说，在集成芯片100的制作期间，可执行一个或多个干式刻蚀工艺，从而在光栅耦合器结构104之上形成光管开口。可在所述一个或多个干式刻蚀工艺之后执行湿式刻蚀工艺，以通过暴露出上覆在光栅耦合器结构104上的CESL 110的上表面来扩大光管开口。在此种实施例中，保护环结构113被配置成防止移除和/或损坏在侧向上与光栅耦合器结构104偏置的ILD结构118。这转而会增强对光管结构122的下表面122ls的控制。此外，上部刻蚀停止层120被配置成在形成光管开口期间防止对内连介电结构109造成损坏(例如，在湿式刻蚀工艺期间减轻位于保护环结构113上方的ILD结构118在侧向上的移除)。因此，通过在光栅耦合器结构104之上设置保护环结构113，可增强波导结构103的灵敏度、结构完整性和/或量子效率(QE)。

图2A示出沿线A-A’截取的图1所示集成芯片100的一些实施例的俯视图200a。

在一些实施例中，波导结构103包括光栅耦合器结构104、锥形波导段202和/或细长波导段204。光栅耦合器结构104包括通过介电波导层106而在侧向上彼此隔开的一个或多个光栅段105。锥形波导段202在侧向上与光栅耦合器结构104相邻，且细长波导段204在远离光栅耦合器结构104的方向上在侧向上从锥形波导段202延伸。在一些实施例中，锥形波导段202具有约0.5微米或介于约0.1微米到0.9微米的范围内的宽度Wts。应理解，宽度Wts的其他值也处于本公开的范围内。在一些实施例中，当从上方观察时，所述一个或多个光栅段105可为例如矩形段、弯曲成椭圆形、抛物线形或圆弧段。应理解，光栅段105的其他形状和/或结构也处于本公开的范围内。在一些实施例中，所述一个或多个光栅段105可通过沟槽(未示出)隔开，使得介电波导层106被省略(未示出)。在一些实施例中，当入射辐射(例如，图1所示124)设置在光栅耦合器结构104上时，光栅耦合器结构104将入射辐射导向和/或引导到锥形波导段202，锥形波导段202将入射辐射导向和/或引导到细长波导段204。在此种实施例中，细长波导段204被配置成将入射辐射导向和/或引导到另一波导结构(未示出)或另一半导体装置(未示出)。在另一些实施例中，导电接触件(未示出)(例如，图1所示导电接触件114)接触细长波导段204且将入射辐射传送到半导体装置。在一些实施例中，如图2A中所示，所述一个或多个光栅段105在侧向上在保护环结构113的内周边113ip内间隔开。

图2B示出根据沿线A-A’截取的图1所示集成芯片100的一些替代实施例的俯视图200b。

如图2B的俯视图200b中所示，保护环结构113的外周边可上覆在光栅耦合器结构104的所述一个或多个光栅段105的至少一部分上。

图3示出包括波导结构103及一个或多个半导体装置320的集成芯片300的一些实施例的剖视图，波导结构103设置在半导体衬底102的前侧102f内和/或上，所述一个或多个半导体装置320设置在半导体衬底102的前侧102f内和/或上。

集成芯片300包括上覆在半导体衬底102的前侧102f上的内连结构108。在一些实施例中，半导体衬底102可为例如块状衬底(例如，块状硅衬底)、绝缘体上硅(SOI)衬底或一些其他合适的衬底。在另一些实施例中，半导体衬底102被配置为包括装置层306、处理衬底302及设置在装置层306与处理衬底302之间的绝缘体层304的SOI衬底。在一些实施例中，处理衬底302可为或可包含例如块状硅、硅、单晶硅、另一合适的材料或上述的任意组合。在一些实施例中，装置层306可为或可包含例如硅、单晶硅、另一合适的材料或上述的任意组合。在另一些实施例中，绝缘体层304可为或可包含例如氧化物(例如二氧化硅)、另一合适的介电材料或上述的任意组合。在一些实施例中，波导结构103设置在半导体衬底102的装置层306内且上覆在绝缘体层304上。在另一些实施例中，波导结构103可被配置为图2A或图2B中示出和/或阐述的波导结构103。

波导结构103包括光栅耦合器结构104。在一些实施例中，光栅耦合器结构104包括第一组光栅段105a及第二组光栅段105b。在一些实施例中，第一组光栅段105a各自具有第一高度h1，且第二组光栅段105b各自具有第二高度h2，其中第一高度h1大于第二高度h2。在一些实施例中，第一高度h1可例如介于约1,000埃到2,000埃的范围内。应理解，第一高度h1的其他值也处于本公开的范围内。在一些实施例中，第二高度h2介于约400埃到800埃的范围内。应理解，第二高度h2的其他值也处于本公开的范围内。在另一些实施例中，第一高度h1比第二高度h2大至少两倍。介电波导层106可沿半导体衬底102的前侧102f延伸且设置在第一组光栅段105a与第二组光栅段105b之间。在一些实施例中，介电波导层106可为或可包含例如二氧化硅(SiO

在一些实施例中，在半导体衬底102的前侧102f内和/或上设置有一个或多个半导体装置320。在另一些实施例中，所述一个或多个半导体装置320可例如被配置为晶体管或另一合适的半导体装置。因此，所述一个或多个半导体装置320可包括栅极结构326、设置在栅极结构326的相对的侧上的源极/漏极区322以及沿栅极结构326的侧壁设置的侧壁间隔件结构324。所述一个或多个半导体装置320可电耦合到内连结构108。

内连结构108包括多个导体保护层112、多个层间介电(ILD)层308、多个导电接触件114、多个导通孔309和/或多条导电配线116。在一些实施例中，导电配线116的最底层116b可直接上覆在导电接触件114上。所述多个导体保护层112可上覆在内连结构108中的导电特征上。在一些实施例中，导体保护层112可为或可包含例如碳化硅、氮化硅、氮氧化硅、另一合适的材料或上述的任意组合。在一些实施例中，所述多个ILD层308可为或可包含例如二氧化硅(SiO

保护环结构113设置在内连结构108内且上覆在波导结构103上。在一些实施例中，保护环结构113的上表面与导电接触件114的上表面对齐，且保护环结构113的下表面与导电接触件114的下表面对齐。在另一些实施例中，保护环结构113可为或可包含例如导电材料(例如铝、铜、钨、钛、铝铜)、另一合适的材料或上述的任意组合。在又一些实施例中，保护环结构113包含与所述多个导电接触件114、所述多个导通孔309和/或所述多条导电配线116相同的材料。保护环结构113可在CESL 110的下表面下方延伸。光栅耦合器结构104在侧向上在保护环结构113的周边内间隔开。因此，保护环结构113以不妨碍入射光124到达光栅耦合器结构104的方式设置在光栅耦合器结构104之上。此外，在一些实施例中，保护环结构113的下表面和/或导电接触件114的下表面设置在半导体衬底102(未示出)的前侧102f下方。

在一些实施例中，上部刻蚀停止层120从钝化结构312的上表面沿ILD层308的侧壁和/或导体保护层112的侧壁连续地延伸到保护环结构113的上表面下方。在一些实施例中，上部刻蚀停止层120直接接触保护环结构113。上部刻蚀停止层120可为或可包含例如氮化硅(Si

在一些实施例中，在集成芯片300的制作期间，保护环结构113被配置成有利于从CESL 110的上表面移除ILD层308。举例来说，可执行干式刻蚀工艺以产生光管开口，所述光管开口延伸穿过钝化结构312及内连结构108到达保护环结构113的上表面下方的点，使得ILD层308的一部分保留在CESL 110之上。在此种实施例中，执行湿式刻蚀工艺以扩大光管开口并移除位于CESL 110之上的ILD层308的所述一部分，从而暴露出CESL 110的上表面。湿式刻蚀工艺可例如在侧向上移除ILD层308的区段。因此，保护环结构113被配置成防止在侧向上与保护环结构113偏置的ILD层308在侧向上的移除和/或损坏。此外，通过在湿式刻蚀之后执行干式刻蚀，可更容易地控制光管结构122的高度h1。在一些实施例中，高度h1可为例如约7微米、介于约6微米到8微米的范围内或另一合适的值。这转而会增强波导结构103的QE和/或结构完整性。应理解，高度h1的其他值也处于本公开的范围内。

图4示出沿线B-B’截取的图3所示集成芯片300的一些实施例的俯视图400。

在一些实施例中，保护环结构113具有圆形/椭圆形形状且在侧向上连续地包围光栅耦合器结构104。应理解，保护环结构113的其他形状和/或结构也处于本公开的范围内。此外，光管结构122可具有例如圆形/椭圆形形状。应理解，光管结构122的其他形状和/或结构也处于本公开的范围内。在又一些实施例中，保护环结构113和/或光管结构122彼此同心。

图5示出沿线B-B’截取的图3所示集成芯片300的一些实施例的俯视图500。

在一些实施例中，保护环结构113具有矩形形状且在侧向上连续地包围光栅耦合器结构104。此外，光管结构122可具有例如矩形形状。

图6A示出根据图3所示集成芯片300的一些替代实施例的集成芯片600a的一些实施例的剖视图。

在一些实施例中，上部刻蚀停止层120在侧向上与保护环结构113的侧壁偏置开侧向距离dlat。在此种实施例中，下部ILD层308的至少一部分设置在上部刻蚀停止层120与保护环结构113之间。在一些实施例中，光管结构122的宽度w1为约100微米或介于约95微米到105微米的范围内。应理解，宽度w1的其他值也处于本公开的范围内。

图6B示出根据框602的图6A所示集成芯片600a的部分的近视图的一些实施例的剖视图604。

在一些实施例中，由于在形成集成芯片600a期间使用湿式刻蚀工艺，因此设置在上部刻蚀停止层120与保护环结构113之间的ILD层308包括弯曲的下表面308ls。在此种实施例中，光管结构122包括沿ILD层308的弯曲的下表面308ls延伸的下部突起。

图7示出根据图1所示集成芯片100的一些替代实施例的集成芯片700的一些实施例的剖视图，其中光管结构(图1所示122)包含空气或被省略。因此，光管开口702从上部刻蚀停止层120的上表面延伸到上覆在光栅耦合器结构104上的CESL 110的上表面。

在一些实施例中，光124可例如由光发射器(未示出)发射。光发射器可连接到光纤电缆(未示出)(例如，单模光纤)，使得光发射器被配置成将光124从光纤电缆传输到波导结构103。因此，光124可在到达CESL 110之前行进穿过光管开口702(即，空气)。在一些实施例中，设置在光栅耦合器结构104上的光124包括可见光谱内的波长(例如，介于近似850nm与近似1650nm之间)。应理解，波长的其他值也处于本公开的范围内。在一些实施例中，如果CESL 110的第二厚度t2为约125埃且介电波导层106的第一厚度t1为约800埃，则光栅耦合器结构104的吸收增大。在此种实施例中，当光124包括可见光谱内的波长时，光管开口702(例如，包含空气)、CESL 110(例如，包含氮化硅(Si

在一些实施例中，CESL 110的第二厚度t2介于约125埃到1,000埃的范围内。应理解，第二厚度t2的其他值也处于本公开的范围内。在另一些实施例中，上部刻蚀停止层120具有介于约500埃到1,000埃的范围内的第三厚度t3。应理解，第三厚度t3的其他值也处于本公开的范围内。在一些实施例中，如果第二厚度t2小于125埃和/或第三厚度t3小于约500埃，则CESL 110和/或上部刻蚀停止层120可能不够厚以保护ILD层308、半导体衬底102和/或钝化结构312免受腐蚀性化学物质(例如，水)和/或腐蚀性材料的影响。这转而可导致对内连结构108内的层造成损坏(例如，分层)。在另一些实施例中，如果第二厚度t2和/或第三厚度t3大于约1,000埃，则与形成集成芯片700相关联的成本可能增加。

在又一些实施例中，上部刻蚀停止层120的底表面与CESL 110的上表面之间的距离ds介于约500埃到5,000埃的范围内。应理解，距离ds的其他值也处于本公开的范围内。在一些实施例中，如果距离ds小于500埃，则用于形成光管开口702的干式刻蚀工艺可能会对光栅耦合器结构104造成损坏。举例来说，可通过具有高功率且因此具有高电场强度的等离子体刻蚀(plasma etch)来执行干式刻蚀工艺，使得电子可累积在装置层306和/或介电波导层106中。这转而可降低光栅耦合器结构104的QE。在又一些实施例中，如果距离ds大于5,000埃，则用于扩大光管开口702和/或从上覆在光栅耦合器结构104上的CESL 110移除ILD层308的湿式刻蚀可能对保护环结构113上方的介电层造成损坏。举例来说，在此种实施例中，上部刻蚀停止层120的下表面可设置在保护环结构113的上表面上方。因此，上部刻蚀停止层120可不沿设置在保护环结构113上方的ILD层308的侧壁延伸。这转而可降低内连结构108内的层的结构完整性。

图8到图16示出根据本公开各个方面的形成集成芯片的方法的一些实施例的剖视图800到剖视图1600，所述集成芯片包括波导结构及上覆在波导结构上的保护环结构。尽管参照方法阐述图8到图16中所示的剖视图800到剖视图1600，然而应理解，图8到图16中所示的结构并不限于所述方法，而是可单独地独立于所述方法。尽管图8到图16被阐述为一系列动作，然而应理解，这些动作不是限制性的，所述动作的次序可在其他实施例中进行更改，且所公开的方法也适用于其他结构。在其他实施例中，可整体地或部分地省略所示和/或所阐述的一些动作。

如图8的剖视图800中所示，提供半导体衬底102且在半导体衬底102的前侧102f上形成波导结构103。在一些实施例中，半导体衬底102可为例如块状衬底(例如，块状硅衬底)、绝缘体上硅(SOI)衬底或一些其他合适的衬底。在另一些实施例中，形成波导结构103可包括：在前侧102f之上形成掩模层(未示出)；根据掩模层对半导体衬底102进行图案化，从而界定波导结构103；以及执行移除工艺以移除掩模层。在另一些实施例中，对半导体衬底102进行图案化可包括根据一个或多个掩模层(未示出)执行一个或多个刻蚀工艺。图案化工艺可例如形成具有第一高度h1的第一组光栅段105a及具有与第一高度h1不同的第二高度h2的第二组光栅段105b，从而形成光栅耦合器结构104。

如图9的剖视图900中所示，在半导体衬底102之上形成介电波导层106，且介电波导层106在侧向上在第一组光栅段105a与第二组光栅段105b之间间隔开。在一些实施例中，介电波导层106可为或可包含例如二氧化硅、另一介电材料或上述的任意组合。在半导体衬底102及介电波导层106之上形成接触件刻蚀停止层(CESL)110。在一些实施例中，CESL 110可为或可包含例如氮化硅、碳化硅、氮氧化硅、另一合适的介电材料或上述的任意组合。在CESL 110之上形成层间介电(ILD)层308。在一些实施例中，ILD层308可为或可包含例如二氧化硅、低介电常数介电材料、极低介电常数介电材料、另一合适的介电材料或上述的任意组合。在一些实施例中，可例如分别通过化学气相沉积(chemical vapor deposition，CVD)、物理气相沉积(physical vapor deposition，PVD)、原子层沉积(atomic layerdeposition，ALD)或另一合适的生长或沉积工艺形成介电波导层106、CESL 110和/或ILD层308。

如图10的剖视图1000中所示，在半导体衬底102之上形成一个或多个导电接触件114及保护环结构113。在一些实施例中，可通过单镶嵌工艺(single damascene process)形成所述一个或多个导电接触件114和/或保护环结构113。在另一些实施例中，形成所述一个或多个导电接触件114和/或保护环结构113的工艺可包括：在ILD层308之上形成掩模层(未示出)；根据掩模层对ILD层308及CESL 110进行刻蚀，从而形成与所述一个或多个导电接触件114和/或保护环结构113对应的开口；使用导电材料(例如，铝、铜、钨、钽、上述的组合等)填充开口，从而界定所述一个或多个导电接触件114和/或保护环结构113。在又一些实施例中，前述工艺可包括对导电材料执行平坦化工艺，直到到达ILD层308的上表面。在一些实施例中，可通过例如CVD、PVD、无电镀覆(electroless plating)、溅镀(sputtering)或另一生长或沉积工艺来沉积导电材料。

如图11的剖视图1100中所示，在半导体衬底102之上形成多个ILD层308、多个导通孔309、多条导电配线116及多个导体保护层112，从而界定内连结构108。可例如通过单镶嵌工艺、双镶嵌工艺(dual damascene process)或另一合适的工艺形成导通孔309和/或导电配线116。此外，可例如通过CVD、PVD、ALD或另一合适的沉积或生长工艺形成ILD层308和/或导体保护层112。此外，在内连结构108之上形成钝化结构312及接合垫结构314。

如图12的剖视图1200中所示，执行刻蚀工艺以在内连结构108及钝化结构312中界定光管开口702。在一些实施例中，刻蚀工艺包括在钝化结构312之上形成掩模层(未示出)，以将内连结构108及钝化结构312内的层暴露于一种或多种刻蚀剂，且随后移除掩模层(未示出)。在一些实施例中，刻蚀工艺可为高功率干式刻蚀工艺，例如等离子体刻蚀。在另一些实施例中，高功率干式刻蚀工艺可具有约1,000瓦到4,000瓦的高功率范围。应理解，高功率干式刻蚀工艺的功率范围的其他值也处于本公开的范围内。在另一些实施例中，在执行刻蚀工艺之后，ILD层308的区段308a保留在CESL 110的上表面之上。在又一些实施例中，刻蚀工艺暴露出保护环结构113(未示出)的侧壁和/或上表面。

如图13的剖视图1300中所示，在钝化结构312的上表面之上以及上覆在CESL 110的ILD层308的段308a之上形成上部刻蚀停止层120。在一些实施例中，上部刻蚀停止层120对光管开口702进行衬垫且沿钝化结构312的侧壁、ILD层308的侧壁及导体保护层112的侧壁连续地延伸。在另一些实施例中，上部刻蚀停止层120可为或可包含例如氮化硅、碳化硅、氮氧化硅、另一合适的介电材料或上述的任意组合。因此，上部刻蚀停止层120可被配置成在后续处理步骤(例如，图14所示刻蚀工艺和/或图15A所示刻蚀工艺)期间减轻对钝化结构312的侧壁、ILD层308的侧壁及导体保护层112的侧壁的损坏。在一些实施例中，可例如通过CVD、PVD、ALD或另一合适的沉积或生长工艺来沉积上部刻蚀停止层120。

如图14的剖视图1400中所示，执行刻蚀工艺以移除上部刻蚀停止层120的下部段并暴露出上覆在CESL 110上的ILD层308的区段308a。在一些实施例中，刻蚀工艺包括回蚀(etch back)且因此不依赖于掩模层。刻蚀工艺暴露出上覆在CESL 110上的ILD层308的区段308a的上表面。在一些实施例中，用于移除上部刻蚀停止层120的下部段的刻蚀工艺可为例如低功率干式刻蚀工艺(例如，刻蚀功率小于图12所示高功率干式刻蚀工艺的等离子体刻蚀工艺)。使用低功率干式刻蚀工艺可例如减轻电子在半导体衬底102和/或介电波导层106上的累积。

如图15A的剖视图1500中所示，执行刻蚀工艺以移除ILD层308的区段(图14所示308a)，从而扩大光管开口702并暴露出上覆在光栅耦合器结构104上的CESL 110的上表面。在一些实施例中，刻蚀工艺是湿式刻蚀工艺。此外，湿式刻蚀工艺可例如利用一种或多种刻蚀剂(例如，氟化氢)。在一些实施例中，湿式刻蚀工艺完全地移除上覆在光栅耦合器结构104上的ILD层308的区段(图14所示308a)。刻蚀工艺侧向移除ILD层308的区段(图14所示308a)，直到保护环结构113的侧壁被暴露出。因此，湿式刻蚀工艺能够在避免干式刻蚀工艺期间可能发生的损坏的同时扩大光管开口702。这转而会进一步减轻电子在半导体衬底102上的累积和/或防止对光栅耦合器结构104造成损坏。

图15B示出根据图15A所示结构的部分(例如，图15A所示虚线框1501)的一些实施例的剖视图1502。在一些实施例中，ILD层308可保留在保护环结构113与上部刻蚀停止层120之间。在此种实施例中，由于湿式刻蚀工艺，ILD层308可具有弯曲的下表面308ls。在又一些实施例中，湿式刻蚀工艺可完全地移除在侧向上在保护环结构113与上部刻蚀停止层120之间间隔开的ILD层308(未示出)。

如图16的剖视图1600中所示，在光管开口(图15A所示702)内形成光管结构122。在一些实施例中，可例如通过CVD、PVD、ALD或另一合适的沉积或生长工艺来沉积光管结构122。在另一些实施例中，不形成光管结构122，使得光管开口(图15A所示702)在光栅耦合器结构104之上保持未被填充(未示出)(例如，参见图7)。

图17示出根据本公开形成集成芯片的方法1700，所述集成芯片包括波导结构及上覆在波导结构上的保护环结构。尽管方法1700被示出和/或阐述为一系列动作或事件，然而应理解，所述方法不限于所示次序或动作。因此，在一些实施例中，可以与所示次序不同的次序施行所述动作和/或可同时施行所述动作。此外，在一些实施例中，可将所示动作或事件细分成多个动作或事件，所述多个动作或事件可分次单独施行或与其他动作或子动作同时施行。在一些实施例中，可省略一些所示动作或事件，且可包括其他未示出的动作或事件。

在动作1702处，在半导体衬底中形成具有光栅耦合器结构的波导结构。图8示出与动作1702的一些实施例对应的剖视图800。

在动作1704处，在半导体衬底之上形成接触件刻蚀停止层(CESL)及下部层间介电(ILD)层。图9示出与动作1704的一些实施例对应的剖视图900。

在动作1706处，在下部ILD层及CESL中形成一个或多个导电接触件及保护环结构。保护环结构上覆在光栅耦合器结构上。图10示出与动作1706的一些实施例对应的剖视图1000。

在动作1708处，在保护环结构及所述一个或多个导电接触件之上形成上部内连结构，其中上部内连结构包括导通孔、导电配线、ILD层及导体保护层。图11示出与动作1708的一些实施例对应的剖视图1100。

在动作1710处，执行干式刻蚀工艺以在ILD层及导体保护层中界定光管开口，其中在第一干式刻蚀工艺之后，下部ILD层的区段保留在光栅耦合器结构之上。图12示出与动作1710的一些实施例对应的剖视图1200。

在动作1712处，在上部内连结构之上形成上部刻蚀停止层。上部刻蚀停止层对光管开口的至少一部分进行衬垫。图13及图14示出与动作1712的一些实施例对应的剖视图1300及剖视图1400。

在动作1714处，执行湿式刻蚀工艺以从CESL之上移除下部ILD层的区段并扩大光管开口。在一些实施例中，湿式刻蚀工艺暴露出保护环结构的侧壁。图15A示出与动作1714的一些实施例对应的剖视图1500。

在动作1716处，在光管开口中形成光管结构。图16示出与动作1716的一些实施例对应的剖视图1600。

因此，在一些实施例中，本申请提供一种包括具有光栅耦合器结构的波导结构的集成芯片，其中保护环结构上覆在光栅耦合器结构上。内连结构上覆在波导结构上，且在一些实施例中，光管结构从内连结构的上表面延伸到保护环结构的侧壁。

在一些实施例中，本申请提供一种集成芯片，所述集成芯片包括：半导体衬底；波导结构，设置在所述半导体衬底内，其中所述波导结构包括光栅耦合器结构；内连结构，上覆在所述半导体衬底上，其中所述内连结构包括位于所述半导体衬底之上的接触件刻蚀停止层(CESL)及导电接触件，其中所述导电接触件延伸穿过所述CESL；以及保护环结构，上覆在所述光栅耦合器结构上，其中所述保护环结构延伸穿过所述CESL且具有与所述导电接触件的上表面对齐的上表面。

在上述集成芯片中，还包括：上部刻蚀停止层，从所述内连结构的上表面上方连续地延伸到所述保护环结构的所述上表面下方。

在上述集成芯片中，所述接触件刻蚀停止层与所述上部刻蚀停止层包含相同的材料。

在上述集成芯片中，所述上部刻蚀停止层的侧壁在侧向上在所述保护环结构的周边之间间隔开。

在上述集成芯片中，所述上部刻蚀停止层直接接触所述保护环结构的侧壁及所述保护环结构的所述上表面。

在上述集成芯片中，所述内连结构包括上覆在所述导电接触件上的最底部导电配线层，其中所述保护环结构设置在所述最底部导电配线层下方。

在上述集成芯片中，所述保护环结构与所述导电接触件包含相同的材料。

在上述集成芯片中，所述光栅耦合器结构包括多个光栅段，其中所述多个光栅段在侧向上在所述保护环结构的外周边之间间隔开。

在一些实施例中，本申请提供一种集成芯片，所述集成芯片包括：半导体衬底；光栅耦合器结构，设置在所述半导体衬底的前侧上，其中所述光栅耦合器结构包括在侧向上彼此隔开的多个光栅段；内连结构，上覆在所述半导体衬底的所述前侧上且包括接触件刻蚀停止层(CESL)、多条导电配线、导通孔及多个层间介电(ILD)层；波导介电层，设置在所述CESL与所述半导体衬底的所述前侧之间，其中所述波导介电层设置在所述多个光栅段中的相邻的光栅段之间；上部刻蚀停止层，上覆在所述内连结构上且沿所述ILD层的侧壁连续地延伸到所述多条导电配线中的最底部导电配线下方；以及保护环结构，上覆在所述光栅耦合器结构上，其中所述光栅段在侧向上在所述保护环结构的周边之间间隔开。

在上述集成芯片中，还包括：光管开口，从所述内连结构的上表面延伸到所述接触件刻蚀停止层的上表面，其中所述光管开口从所述上部刻蚀停止层的侧壁连续地延伸到所述保护环结构的侧壁。

在上述集成芯片中，还包括：光管结构，设置在所述光管开口内，其中所述光管结构从所述接触件刻蚀停止层的所述上表面连续地延伸到所述保护环结构的所述侧壁。

在上述集成芯片中，所述保护环结构与所述导通孔包含相同的材料。

在上述集成芯片中，所述接触件刻蚀停止层及所述上部刻蚀停止层包含氮化硅(Si

在上述集成芯片中，所述上部刻蚀停止层直接接触所述保护环结构的侧壁及所述保护环结构的上表面。

在上述集成芯片中，所述上部刻蚀停止层的下表面设置在所述保护环结构的上表面下方，其中所述上部刻蚀停止层在侧向上与所述保护环结构的内周边偏置开非零距离。

在上述集成芯片中，所述保护环结构的宽度从所述多条导电配线中的所述最底部导电配线的上表面到所述半导体衬底的所述前侧连续地减小。

在上述集成芯片中，还包括：钝化结构，沿所述内连结构的上表面延伸；且其中所述上部刻蚀停止层沿所述钝化结构的上表面及侧壁连续地延伸。

在一些实施例中，本申请提供一种形成集成芯片的方法，所述方法包括：在半导体衬底的前侧中形成光栅耦合器结构；在所述光栅耦合器结构之上形成保护环结构；在所述半导体衬底的所述前侧之上形成内连结构，其中所述内连结构包括多个层间介电(ILD)层、多条导电配线及多个导通孔；对所述内连结构执行第一干式刻蚀工艺以在所述多个ILD层中界定光管开口，使得所述多个ILD层中的下部ILD层的区段在所述第一干式刻蚀工艺之后保留在所述光栅耦合器结构之上且所述光管开口在侧向上在所述保护环结构的周边内间隔开；在所述内连结构的上表面之上形成上部刻蚀停止层且对所述光管开口进行衬垫，使得所述上部刻蚀停止层的下表面沿所述下部ILD层的所述区段设置；以及对所述下部ILD层执行湿式刻蚀工艺，使得所述下部ILD层的所述区段被移除，从而暴露出所述保护环结构的侧壁并扩大所述光管开口。

在上述形成集成芯片的方法中，还包括：在所述光管开口中形成光管结构，使得所述光管结构的下表面设置在所述保护环结构的上表面下方。

在上述形成集成芯片的方法中，形成所述上部刻蚀停止层包括：在所述内连结构的所述上表面之上及界定所述光管开口的所述层间介电层的侧壁之上沉积所述上部刻蚀停止层，使得所述上部刻蚀停止层的下部段沿所述下部层间介电层的所述区段的上表面延伸；以及对所述上部刻蚀停止层执行第二干式刻蚀工艺，以移除所述上部刻蚀停止层的所述下部段，从而暴露出所述下部层间介电层的所述区段的所述上表面，其中所述第二干式刻蚀工艺具有比所述第一干式刻蚀工艺低的刻蚀功率。

以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下在本文中作出各种改变、代替及变更。