用于低边NMOS管的驱动电路以及电子设备

技术领域

本发明涉及功率管的驱动领域，尤其涉及一种用于低边NMOS管的驱动电路以及电子设备。

背景技术

现有技术中，可在电源和参考地之间依次串联有NMOS管和负载；该NMOS管可以为低边NMOS管，其栅极与驱动电路相连，通过该NMOS管，可用于驱动阻性、感性负载。

在实际应用中，为减少低边NMOS导致的电磁干扰，需要控制开关点的压摆率。

现有技术中，对压摆率的控制缺乏有效的手段。

发明内容

本发明提供一种低边NMOS管的驱动电路以及电子设备，以有效控制开关点的压摆率的问题。

根据本发明的第一方面，提供了一种用于低边NMOS管的驱动电路，所述驱动电路包括：控制信号输入端、电流偏置模块、驱动模块，所述控制信号输入端连接所述电流偏置模块的输入端，所述电流偏置模块的输出端连接所述驱动模块的输入端，所述驱动模块的输出端连接所述低边NMOS管的栅极；其中：

所述电流偏置模块用于在所述控制信号输入端产生的控制信号的作用下生成偏置电流；

所述驱动模块用于：在所述偏置电流的作用下控制所述低边NMOS管的栅极充电的电流，以及在对所述低边NMOS管的栅极放电的过程中控制其放电电流；以控制所述低边NMOS管输出电压的压摆率。

可选的，所述电流偏置模块包括第一电阻、第二电阻、第一三极管、第二三极管、第三三极管以及第四三极管；其中：

所述第一电阻的第一端连接所述控制信号输入端，所述第一电阻的第二端连接所述第一三极管的集电极，所述第一三极管的发射极连接第三三极管的集电极以及所述第四三极管的基极，所述第一三极管的基极连接所述第二三极管的基极；所述第二三极管的集电极作为所述电流偏置模块的输出端，用于输出所述偏置电流；所述第二三极管的发射极连接所述第四三极管的集电极以及所述第三三极管的基极，所述第三三极管的发射极连接所述第二电阻的第一端，所述第四三极管的发射极连接所述第二电阻的第二端，所述第二电阻的第一端还连接所述低边NMOS管的源极。

可选的，所述驱动模块包括第一PMOS管、第二PMOS管、第三电阻以及第四电阻；其中：

所述第一PMOS管的源极连接所述控制信号输入端，所述第一PMOS管的漏极连接所述电流偏置模块的输出端；所述第二PMOS管的源极连接所述控制信号输入端，所述第一PMOS管的栅极连接所述第二PMOS管的栅极，所述第一PMOS管的栅极还连接所述第一PMOS管的漏极，所述第二PMOS管的漏极连接所述第三电阻的第一端，所述第三电阻的第二端连接所述低边NMOS管的栅极，所述第四电阻的第一端连接所述第二PMOS管的源极，所述第四电阻的第二端连接所述第二电阻的第二端。

可选的，当所述控制信号输入端产生的控制信号为高电平信号，所述驱动模块被配置为：基于所述偏置电流，所述第一PMOS管以及所述第二PMOS管对所述低边NMOS管的栅极进行充电，进而导通所述低边NMOS管。

可选的，当所述控制信号输入端产生的控制信号为高电平信号，所述驱动模块还被配置为：

基于所述偏置电流，所述第四电阻对所述低边NMOS管的栅极进行充电。

可选的，当所述控制信号输入端产生的控制信号为低电平信号，所述驱动模块被配置为：通过所述第三电阻与所述第二PMOS管组成的通路对所述低边NMOS管的栅极进行放电。

可选的，当所述控制信号输入端产生的控制信号为低电平信号，所述驱动模块还被配置为：通过所述第四电阻对所述低边NMOS管的栅极进行放电；

且当所述低边NMOS管的栅极放电到所述第二PMOS管中的寄生二极管的导通电压时，所述第三电阻与所述第二PMOS管组成的通路截止，所述低边NMOS管的栅极通过所述第四电阻继续放电至零电平。

可选的，所述第一三极管至所述第四三极管均为NPN三极管。

可选的，所述控制信号输入端还连接外部输出控制信号模块，所述外部输出控制信号模块向所述控制信号输入端输出控制信号。

可选的，所述低边NMOS管的漏极经负载连接电源，所述低边NMOS管的源极接地。

根据本发明的第二方面，提供了一种电子设备，包括第一方面所述的用于低边NMOS管的驱动电路。

本发明提供的用于低边NMOS管的驱动电路以及电子设备，在所述控制信号输入端产生的控制信号的作用下，通过所述电流偏置模块以及驱动模块控制所述低边NMOS管充电/放电的电流，进而控制所述低边NMOS管输出电压的压摆率，减少低边NMOS管导致的电磁干扰。

且在优选的实施方式中，本发明通过所述第三电阻以及所述第四电阻对所述低边NMOS管的放电进行限流，当电压下降至所述第二PMOS管中的寄生二极管的导通电压时，所述第三电阻与所述第二PMOS管组成的通路截止，进而所述低边NMOS管的栅极可通过所述第四电阻继续放电至零电平。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是区别于本发明实施例的用于低边NMOS管的驱动电路的结构示意图；

图2为低边NMOS开启阶段的米勒平台效应图；

图3是本发明一实施例中用于低边NMOS管的驱动电路的结构示意图一；

图4是本发明一实施例中用于低边NMOS管的驱动电路的结构示意图二；

附图标记说明：

1-控制信号输入端；

2-电流偏置模块；

201-第一电阻；

202-第一三极管；

203-第二三极管；

204-第三三极管；

205-第四三极管；

206-第二电阻；

3-驱动模块；

301-第一PMOS管；

302-第二PMOS管；

303-第三电阻；

304-第四电阻；

4-低边NMOS管。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

在提出本申请前，申请人对用于低边NMOS管的驱动电路进行了充分的研究，并基于研究提出了图1所示的用于低边NMOS管的驱动电路结构，对于图1所示的用于低边NMOS管的驱动电路结构包括：控制信号输入端(即IN)、电阻(即R0)、低边NMOS管(即M0)。

其中，所述控制信号输入端(即IN)连接所述电阻(即R0)的第一端，所述电阻(即R0)的第二端连接所述低边NMOS管(即M0)的栅极，所述低边NMOS管(即M0)的漏极经负载连接电源，所述低边NMOS管(即M0)的源极接地。

具体的，当所述控制信号输入端产生的控制信号为高电平信号时，开启所述低边NMOS管(即M0)，当所述控制信号输入端产生的控制信号为低电平信号时，关闭所述低边NMOS管(即M0)，进而，通过电阻(即R0)的取值限流为所述低边NMOS管(即M0)充电/放电，其中，充电/放电电流计算公式如下：

Icharge＝(VIN-VGS)/R0；

Idischarge＝VGS/R0；

并且申请人通过结合研究低边NMOS管的开启特性和压摆率得到关于米勒平台的特性曲线，具体请参考图2，图2为低边NMOS开启阶段的米勒平台效应图，可知漏极的电压V

其中，Icharge为充电电流，Idischarge为放电电流，VIN为控制信号输入端电压，VGS为所述低边NMOS管(即M0)在米勒平台时的电平，R0为电阻值；通常VIN以及VGS为固定值，可以调整的只有R0的取值，需要特定的充/放电电流时，R0的取值通常满足不了要求。

有鉴于此，申请人正式利用了低边NMOS开启阶段的米勒平台效应，具体的，利用了在米勒平台阶段，I

关于本发明的方案，具体说明如下：

请参考图3，本发明提供了一种用于低边NMOS管的驱动电路，所述驱动电路包括：控制信号输入端1、电流偏置模块2、驱动模块3，所述控制信号输入端1连接所述电流偏置模块2的输入端，所述电流偏置模块2的输出端连接所述驱动模块3的输入端，所述驱动模块3的输出端连接所述低边NMOS管4的栅极；其中：

所述电流偏置模块2用于在所述控制信号输入端1产生的控制信号的作用下生成偏置电流；

所述驱动模块3用于：在所述偏置电流的作用下控制所述低边NMOS管4的栅极充电的电流，以及在对所述低边NMOS管4的栅极放电的过程中控制其放电电流；以控制所述低边NMOS管4输出电压的压摆率。

其中，压摆率为输出电压的转换速率，压摆率越大，工作电流越大。

优选的实施例中，所述控制信号输入端1还连接外部输出控制信号模块，所述外部输出控制信号模块向所述控制信号输入端1输出控制信号。

其中，所述低边NMOS管4的漏极经负载连接电源，所述低边NMOS管4的源极接地；进一步的，所述低边NMOS管4可以为需要驱动的低边NMOS管，该低边NMOS管用于驱动阻性、感性负载。在现有技术中，驱动电路只能根据一个电阻来调节充电/放电电流，但一个电阻的取值通常无法满足特定的电流要求；因而无法避免所述低边NMOS管导致的电磁干扰。

而本发明通过在所述控制信号输入端1产生的控制信号的作用下，可通过所述电流偏置模块2以及驱动模块3控制所述低边NMOS管4充电/放电的电流，以满足特定的电流取值的要求，进而控制所述低边NMOS管4输出电压的压摆率，减少低边NMOS管导致的电磁干扰。

关于所述电流偏置模块2，请参考图4，所述电流偏置模块2包括第一电阻201、第二电阻206、第一三极管202、第二三极管203、第三三极管204以及第四三极管205；其中：

所述第一电阻201的第一端连接所述控制信号输入端1，所述第一电阻201的第二端连接所述第一三极管202的集电极，所述第一三极管202的发射极连接第三三极管204的集电极以及所述第四三极管205的基极，所述第一三极管202的基极连接所述第二三极管203的基极；所述第二三极管203的集电极作为所述电流偏置模块2的输出端，用于输出所述偏置电流；所述第二三极管203的发射极连接所述第四三极管205的集电极以及所述第三三极管204的基极，所述第三三极管204的发射极连接所述第二电阻206的第一端，所述第四三极管205的发射极连接所述第二电阻206的第二端，所述第二电阻206的第一端还连接所述低边NMOS管4的源极。

作为一种优选的实施例，所述第一三极管至所述第四三极管均为NPN三极管。当然，本发明并不以此为限，其他三极管的形式，例如PNP三极管等，均在本发明的保护范围之内。

关于所述驱动模块3，请继续参考图4，所述驱动模块3包括第一PMOS管301(即MP1)、第二PMOS管302(即MP2)、第三电阻303以及第四电阻304；其中，所述第一PMOS管301与所述第二PMOS管302组成电流镜：；

所述第一PMOS管301的源极与所述第二PMOS管302的源极均连接所述控制信号输入端1，所述第一PMOS管301的漏极连接所述电流偏置模块2的输出端；所述第一PMOS管301的栅极连接所述第二PMOS管302的栅极，所述第一PMOS管301的栅极还连接所述第一PMOS管301的漏极，所述第二PMOS管302的漏极连接所述第三电阻303的第一端，所述第三电阻303的第二端连接所述低边NMOS管4的栅极，所述第四电阻304的第一端连接所述第二PMOS管302的源极，所述第四电阻304的第二端连接所述第二电阻206的第二端。

其中，当所述控制信号输入端1产生的控制信号为高电平信号，所述驱动模块3被配置为：基于所述偏置电流，通过所述第一PMOS管301、所述第二PMOS管302以及所述第三电阻303构成的支路对所述低边NMOS管4的栅极进行充电，进而导通所述低边NMOS管4。

此外，当所述控制信号输入端1产生的控制信号为高电平信号，所述驱动模块3还被配置为：

基于所述偏置电流，所述第四电阻304对所述低边NMOS管4的栅极进行充电。

具体的实施例中，当所述控制信号输入端1输出的电平从低到高时，所述电流偏置模块2产生的偏置电流通过电流镜单元(即所述第一PMOS管301(即MP1)、所述第二PMOS管302(即MP2))以及所述第三电阻303对所述低边NMOS管4的栅极进行充电，同时并联的所述第四电阻304也会对所述低边NMOS管4的栅极进行充电的栅极充电。实际中，可以通过对调节电流偏置模块2和驱动模块3的电路参数进行调节，进而使得在所述低边NMOS管4开启时的米勒平台时电流可控，以满足所述低边NMOS管4的漏极的压摆率设计要求。

如图4所示的实施例中，低边NMOS的栅极充电电流值的计算公式如下：

Icharge＝IQ1(W/L_MP2)/(W/L_MP1)+(VIN-VGS)/R4；

其中，IQ1为所述电流偏置模块2产生的偏置电流，W/L_MP2为所述第二PMOS管302的沟道的宽长比，(W/L_MP1)为所述第一PMOS管301的沟道的宽长比，VIN为控制信号输入端1的电压，VGS所述低边NMOS管4在米勒平台时的电平，R4为所述第四电阻304的电阻值。

实际操作中，可以将R4取值设置为足够大，使得：

IQ1(W/L_MP2)/(W/L_MP1)>>(VIN-VGS)/R4；

则低边NMOS的栅极充电电流值Icharge可以简化为：

Icharge＝IQ1(W/L_MP2)/(W/L_MP1)。

在此情况下，由于IQ1与VIN电压无关，因而Icharge也与VIN电压无关。由于Icharge与IQ1、W/L_MP2以及W/L_MP1相关，因而可以通过设置相应元器件的参数，使得Icharge满足低边NMOS管在充电过程中的特定的电压的压摆率。使得低边NMOS管在充电过程中的压摆率可控。

其中，为了控制所述低边NMOS4管的放电电流，当所述控制信号输入端1产生的控制信号为低电平信号，所述驱动模块3被配置为：通过所述第三电阻303与所述第二PMOS管302组成的通路对所述低边NMOS管4的栅极进行放电。

此外，当所述控制信号输入端1产生的控制信号为低电平信号，所述驱动模块3还被配置为：通过所述第四电阻304对所述低边NMOS管4的栅极进行放电。

如图4所示的实施例中，低边NMOS的栅极的放电电流值的计算公式如下：

Idischarge＝(VGATE-VIN-VBE)/R3+(VGATE-VIN)/R4；

其中，VGATE为所述低边NMOS管4的栅极电压，VIN为控制信号输入端1的电压，VBE为所述第二PMOS管302中的寄生二极管的压降，R3为所述第三电阻303的电阻值，R4为所述第四电阻304的电阻值。

实际操作中，可以将R4取值设置为足够大，使得：

(VGATE-VIN-VBE)/R3>>(VGATE-VIN)/R4，则低边NMOS的栅极的放电电流值的计算公式可简化为：

Idischarge＝(VGATE-VIN-VBE)/R3。

在此情况下，可以通过设置第三电阻303的电阻值R3的大小，使得Idischarge满足低边NMOS管在放电过程中的特定的电压的压摆率。使得低边NMOS管在放电过程中的压摆率可控。

且当所述低边NMOS管4的栅极放电到所述第二PMOS管302中的寄生二极管的导通电压时，所述第三电阻303与所述第二PMOS管302组成的通路截止，所述低边NMOS管4的栅极通过所述第四电阻304继续放电至零电平。

因而，本发明实施例提供的低边NMOS管的驱动电路可以通过电路参数的设计满足低边NMOS的栅极的特定的充电电流值与特定的放电电流值，以满足低边NMOS管的电压的压摆率要求，并且在放电过程中可以达到放电完全。

本发明还提供了一种电子设备，包括以上所述的用于低边NMOS管的驱动电路。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。