显示装置、像素电路及其驱动方法

技术领域

本公开涉及显示技术领域，尤其涉及一种显示装置、像素电路及其驱动方法。

背景技术

有机电致发光显示器是继液晶显示器之后的新一代显示产品，由于其较佳的色彩饱和度，快的响应速度，可折叠化，轻薄等性能，使其正在逐渐成为显示领域的主流及引领者。该有机电致发光显示器还有待进一步改进。

发明内容

本公开的目的在于提供一种显示装置、像素电路及其驱动方法。

根据本公开的一个方面，提供一种像素电路，用于显示面板，所述像素电路包括：

驱动子电路，与第一节点、第二节点以及第三节点连接，用于在所述第三节点的控制下控制所述第一节点与所述第二节点连接；其中，所述第一节点与第一电源端连接，所述第二节点与发光元件的第一极连接；

补偿子电路，与所述第二节点、所述第三节点、扫描信号端以及第一控制信号端连接，用于在所述扫描信号端以及所述第一控制信号端的控制下控制所述第二节点与所述第三节点连接；其中，所述扫描信号端连接于所述显示面板的栅极驱动电路；

数据写入子电路，连接于所述第三节点与数据信号端之间，用于对所述第三节点进行充电。

进一步地，所述补偿子电路包括串联连接的第一补偿晶体管和第二补偿晶体管，所述第一补偿晶体管的控制极连接于所述扫描信号端，所述第二补偿晶体管的控制极连接于所述第一控制信号端；

所述第一补偿晶体管连接于所述第二补偿晶体管与所述第二节点之间；或者，所述第二补偿晶体管连接于所述第一补偿晶体管与所述第二节点之间。

进一步地，所述第一补偿晶体管连接于所述第二补偿晶体管与所述第二节点之间，所述第一补偿晶体管通过第四节点与所述第二补偿晶体管连接；所述像素电路还包括：

第一复位子电路，与第一初始化信号端、复位信号端以及第四节点连接，用于在所述复位信号端的控制下控制所述第一初始化信号端与所述第四节点连接。

进一步地，所述第一复位子电路包括：

第一复位晶体管，所述第一复位晶体管的控制极与所述复位信号端连接，所述第一复位晶体管的第一极与所述第一初始化信号端连接，所述第一复位晶体管的第二极与所述第四节点连接。

进一步地，所述像素电路用于显示面板，所述显示面板包括显示区，所述显示区包括多个像素区，各所述像素区设有多个发光元件以及与多个发光元件对应连接的多个所述像素电路；一个所述像素区中的多个像素电路的所述第一控制信号端连接于同一根信号线；

多个所述像素区中存在w个所述像素区沿着列方向分布，w大于或等于2，对于w个所述像素区中相邻的两个所述像素区，一个所述像素区中的所述像素电路的第一控制信号端与另一个所述像素区中的所述像素电路的第一控制信号端连接于不同的信号线。

进一步地，w个所述像素区中存在依次排布的第一像素区、第二像素区以及第三像素区，所述第二像素区位于所述第一像素区与所述第三像素区之间，所述第一像素区中的所述像素电路的第一控制信号端与所述第三像素区中的所述像素电路的第一控制信号端连接于同一根信号线。

进一步地，所述像素电路还包括：

第一复位子电路，与第一初始化信号端、复位信号端、所述第三节点以及第二控制信号端连接，用于在所述复位信号端以及所述第二控制信号端的控制下控制所述第一初始化信号端与所述第三节点连接。

进一步地，所述第一复位子电路包括串联连接的第一复位晶体管和第二复位晶体管，所述第一复位晶体管的控制极连接于所述复位信号端，所述第二复位晶体管的控制极连接于所述第二控制信号端；

所述第一复位晶体管连接于所述第二复位晶体管与所述第三节点之间；或者，所述第二复位晶体管连接于所述第一复位晶体管与所述第三节点之间。

进一步地，所述像素电路用于显示面板，所述显示面板包括显示区，所述显示区包括多个像素区，各所述像素区设有多个发光元件以及与多个发光元件对应连接的多个所述像素电路；一个所述像素区中的多个像素电路的所述第一控制信号端连接于同一根信号线，一个所述像素区中的多个像素电路的所述第二控制信号端连接于同一根信号线；

多个所述像素区中存在w个所述像素区沿着列方向分布，w大于或等于2，w个所述像素区中的所述像素电路的第一控制信号端连接于同一根信号线，w个所述像素区中的所述像素电路的第二控制信号端连接于同一根信号线。

进一步地，所述数据写入子电路还与所述第一节点、所述扫描信号端以及所述第一控制信号端连接，用于在所述扫描信号端以及所述第一控制信号端的控制下控制所述数据信号端与所述第一节点连接。

进一步地，所述数据写入子电路包括串联连接的第一数据写入晶体管和第二数据写入晶体管，所述第一数据写入晶体管的控制极连接于所述扫描信号端，所述第二数据写入晶体管的控制极连接于所述第一控制信号端；

所述第一数据写入晶体管连接于所述第二数据写入晶体管与所述第一节点之间；或者，所述第二数据写入晶体管连接于所述第一数据写入晶体管与所述第一节点之间。

进一步地，所述像素电路还包括：

发光控制子电路，与所述第一电源端、发光控制信号端、所述第一节点、所述第二节点以及所述发光元件的第一极连接，用于在所述发光控制信号端的控制下控制所述第一电源端与所述第一节点连接，还用于在所述发光控制信号端的控制下控制所述第二节点与所述发光元件的第一极连接。

进一步地，所述像素电路还包括：

第二复位子电路，与所述发光元件的第一极、复位信号端以及第二初始化信号端连接，用于在所述复位信号端的控制下控制所述第二初始化信号端与所述发光元件的第一极连接；

存储子电路，连接于所述第三节点与所述第一电源端之间。

根据本公开的一个方面，提供一种像素电路的驱动方法，所述驱动方法用于驱动所述的像素电路，所述驱动方法包括：

使驱动子电路在所述第三节点的控制下控制所述第一节点与所述第二节点连接；

使补偿子电路在所述扫描信号端以及所述第一控制信号端的控制下控制所述第二节点与所述第三节点连接；

使数据写入子电路对所述第三节点进行充电。

根据本公开的一个方面，提供一种显示装置，包括所述的像素电路以及与所述像素电路连接的发光元件。

本公开的显示装置、像素电路及其驱动方法，补偿子电路与第二节点、第三节点、扫描信号端以及第一控制信号端连接，用于在扫描信号端以及第一控制信号端的控制下控制第二节点与第三节点连接；在使用过程中，对于位于显示面板不同区域的两个像素电路，通过设置第一控制信号端的电位，可以控制一个像素电路的第二节点与第三节点连通，并控制另一个像素电路的第二节点与第三节点断开，实现了分区调节，扩展了像素电路的功能。

附图说明

图1和图2是本公开实施方式的像素电路的结构图。

图3是本公开实施方式的像素电路的电路图。

图4是图3所示像素电路的工作时序图。

图5是本公开实施方式的像素电路的另一电路图。

图6是本公开实施方式的像素电路的又一电路图。

图7是图5以及图6所示像素电路的工作时序图。

图8是本公开实施方式的显示面板的示意图。

图9是本公开实施方式的显示面板的工作示意图。

图10本公开实施方式的显示面板的另一示意图。

附图标记说明：1、数据写入子电路；2、补偿子电路；3、第二复位子电路；4、第一复位子电路；5、发光控制子电路；6、驱动子电路；7、存储子电路；8、像素区；9、像素区行；10、像素区列；T1、驱动晶体管；T2、第一补偿晶体管；T3、第一数据写入晶体管；T4、第一复位晶体管；T5、第三复位晶体管；T6、第一发光控制晶体管；T7、第二发光控制晶体管；T8、第二数据写入晶体管；T9、第二补偿晶体管；T10、第二复位晶体管；L0、发光元件；C1、存储电容；Rst、复位信号端；Vin1、第一初始化信号端；Vin2、第二初始化信号端；Gate、扫描信号端；Data、数据信号端；EM、发光控制信号端；VDD、第一电源端；VSS、第二电源端；S1、第一控制信号端；S2、第二控制信号端。

具体实施方式

这里将详细地对示例性实施方式进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施方式中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置的例子。

在本公开使用的术语是仅仅出于描述特定实施方式的目的，而非旨在限制本公开。除非另作定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。除非另行指出，“前部”、“后部”、“下部”和/或“上部”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。描述一些实施例时，可能使用了“连接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“连接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。在本公开说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

本公开中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本公开实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。

在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。

在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。

本公开实施方式提供一种像素电路，用于显示面板。如图1所示，该像素电路包括数据写入子电路1、驱动子电路6以及补偿子电路2，其中：

该驱动子电路6与第一节点N1、第二节点N2以及第三节点N3连接，用于在第三节点N3的控制下控制第一节点N1与第二节点N2连接。其中，第一节点N1与第一电源端VDD连接，第二节点N2与发光元件L0的第一极连接。该补偿子电路2与第二节点N2、第三节点N3、扫描信号端Gate以及第一控制信号端S1连接，用于在扫描信号端Gate以及第一控制信号端S1的控制下控制第二节点N2与第三节点N3连接。其中，该扫描信号端Gate连接于显示面板的栅极驱动电路(Gate GOA电路)。该数据写入子电路1连接于第三节点N3与数据信号端Data之间，用于对第三节点N3进行充电。

本公开实施方式的像素电路，补偿子电路2与第二节点N2、第三节点N3、扫描信号端Gate以及第一控制信号端S1连接，用于在扫描信号端Gate以及第一控制信号端S1的控制下控制第二节点N2与第三节点N3连接；在使用过程中，对于位于显示面板不同区域的两个像素电路，通过设置第一控制信号端S1的电位，可以控制一个像素电路的第二节点N2与第三节点N3连通，并控制另一个像素电路的第二节点N2与第三节点N3断开，实现了分区调节，扩展了像素电路的功能。

下面对本公开实施方式的像素电路的各部分进行详细说明：

如图2和图3所示，该驱动子电路6与第一节点N1、第二节点N2以及第三节点N3连接，用于在第三节点N3的控制下控制第一节点N1与第二节点N2连接。其中，第一节点N1与第一电源端VDD连接，第二节点N2与发光元件L0的第一极连接。举例而言，该驱动子电路6可以包括驱动晶体管T1。驱动晶体管T1的控制极与第三节点N3连接，驱动晶体管T1的第一极与第一节点N1连接，驱动晶体管T1的第二极与第二节点N2连接。

如图2和图3所示，本公开的像素电路还可以包括发光控制子电路5。该发光控制子电路5可以与第一电源端VDD、发光控制信号端EM、第一节点N1、第二节点N2以及发光元件L0的第一极连接，用于在发光控制信号端EM的控制下控制第一电源端VDD与第一节点N1连接，还用于在发光控制信号端EM的控制下控制第二节点N2与发光元件L0的第一极连接。举例而言，该发光控制子电路5可以包括第一发光控制晶体管T6和第二发光控制晶体管T7。该第一发光控制晶体管T6的控制极与发光控制信号端EM连接，第一发光控制晶体管T6的第一极与第一电源端VDD连接，第一发光控制晶体管T6的第二极与第一节点N1连接。该第二发光控制晶体管T7的控制极与发光控制信号端EM连接，第二发光控制晶体管T7的第一极与第二节点N2连接，第二发光控制晶体管T7的第二极与发光元件L0的第一极连接。该发光元件L0的第二极可以连接于第二电源端VSS。

如图2、图3以及图5所示，该补偿子电路2与第二节点N2、第三节点N3、扫描信号端Gate以及第一控制信号端S1连接，用于在扫描信号端Gate以及第一控制信号端S1的控制下控制第二节点N2与第三节点N3连接。其中，该扫描信号端Gate可以连接于显示面板的栅极驱动电路。举例而言，该补偿子电路2可以包括串联连接的第一补偿晶体管T2和第二补偿晶体管T9。该第一补偿晶体管T2可以通过第四节点N4(见图5)与第二补偿晶体管T9连接。该第一补偿晶体管T2的控制极连接于扫描信号端Gate。该第二补偿晶体管T9的控制极连接于第一控制信号端S1。在一实施方式中，该第一补偿晶体管T2连接于第二补偿晶体管T9与第二节点N2之间，也就是说，第一补偿晶体管T2的第一极与第二节点N2连接，第二补偿晶体管T9的第一极与第一补偿晶体管T2的第二极连接，第二补偿晶体管T9的第二极与第三节点N3连接；该第二补偿晶体管T9的第一极以及第一补偿晶体管T2的第二极均连接于第四节点N4。在另一实施方式中，第二补偿晶体管T9连接于第一补偿晶体管T2与第二节点N2之间，也就是说，第二补偿晶体管T9的第一极与第二节点N2连接，第一补偿晶体管T2的第一极与第二补偿晶体管T9的第二极连接，第一补偿晶体管T2的第二极与第三节点N3连接；该第一补偿晶体管T2的第一极以及第二补偿晶体管T9的第二极均连接于第四节点N4。

如图2和图3所示，该数据写入子电路1连接于第三节点N3与数据信号端Data之间，用于对第三节点N3进行充电。进一步地，该数据写入子电路1还与第一节点N1、扫描信号端Gate以及第一控制信号端S1连接，用于在扫描信号端Gate以及第一控制信号端S1的控制下控制数据信号端Data与第一节点N1连接。其中，在数据写入子电路1控制数据信号端Data与第一节点N1连接且补偿子电路2控制第二节点N2与第三节点N3连接时，该数据写入子电路1能够对第三节点N3进行充电。举例而言，该数据写入子电路1可以包括串联连接的第一数据写入晶体管T3和第二数据写入晶体管T8。该第一数据写入晶体管T3的控制极连接于扫描信号端Gate，第二数据写入晶体管T8的控制极连接于第一控制信号端S1。在一实施方式中，该第一数据写入晶体管T3连接于第二数据写入晶体管T8与第一节点N1之间，也就是说，该第二数据写入晶体管T8的第一极与数据信号端Data连接，该第一数据写入晶体管T3的第一极与第二数据写入晶体管T8的第二极连接，该第一数据写入晶体管T3的第二极与第一节点N1连接。在另一实施方式中，该第二数据写入晶体管T8连接于第一数据写入晶体管T3与第一节点N1之间，也就是说，该第一数据写入晶体管T3的第一极与数据信号端Data连接，该第二数据写入晶体管T8的第一极与第一数据写入晶体管T3的第二极连接，该第二数据写入晶体管T8的第二极与第一节点N1连接。

如图2和图3所示，本公开的像素电路还可以包括第二复位子电路3。该第二复位子电路3可以与发光元件L0的第一极、复位信号端Rst以及第二初始化信号端Vin2连接，用于在复位信号端Rst的控制下控制第二初始化信号端Vin2与发光元件L0的第一极连接。举例而言，该第二复位子电路3可以包括第三复位晶体管T5。该第三复位晶体管T5的控制极与复位信号端Rst连接，该第三复位晶体管T5的第一极与第二初始化信号端Vin2连接，该第三复位晶体管T5的第二极与发光元件L0的第一极连接。

如图2和图3所示，本公开的像素电路还可以包括存储子电路7。该存储子电路7连接于第三节点N3与第一电源端VDD之间。举例而言，该存储子电路7可以包括存储电容C1。该存储电容C1的第一极可以连接于第三节点N3，该存储电容C1的第二极可以连接于第一电源端VDD。

如图2和图3所示，本公开的像素电路还可以包括第一复位子电路4。在一实施方式中，该第一复位子电路4还与第一初始化信号端Vin1、复位信号端Rst、第三节点N3以及第二控制信号端S2连接，用于在复位信号端Rst以及第二控制信号端S2的控制下控制第一初始化信号端Vin1与第三节点N3连接。举例而言，该第一复位子电路4可以包括串联连接的第一复位晶体管T4和第二复位晶体管T10。该第一复位晶体管T4的控制极连接于复位信号端Rst，第二复位晶体管T10的控制极连接于第二控制信号端S2。该第一复位晶体管T4可以连接于第二复位晶体管T10与第三节点N3之间，也就是说，该第二复位晶体管T10的第一极与第一初始化信号端Vin1连接，该第一复位晶体管T4的第一极与第二复位晶体管T10的第二极连接，该第一复位晶体管T4的第二极与第三节点N3连接。当然，该第二复位晶体管T10也可以连接于第一复位晶体管T4与第三节点N3之间，也就是说，该第一复位晶体管T4的第一极与第一初始化信号端Vin1连接，该第二复位晶体管T10的第一极与第一复位晶体管T4的第二极连接，该第二复位晶体管T10的第二极与第三节点N3连接。

下面结合图4所示的工作时序图对图3中的像素电路的工作过程加以详细的说明，以图3中所有晶体管均为P型薄膜晶体管为例，所有晶体管的导通电平均为低电平。

如图3和图4所示，在刷新帧(虚线L1左侧是刷新帧，右侧为保持帧)的t1阶段，复位信号端Rst为低，第二控制信号端S2为低，第一复位晶体管T4以及第二复位晶体管T10导通，第一初始化信号端Vin1与第三节点N3连接，对第三节点N3进行复位。在刷新帧的t2阶段，扫描信号端Gate为低，第一控制信号端S1为低，第一数据写入晶体管T3、第二数据写入晶体管T8、第一补偿晶体管T2以及第二补偿晶体管T9导通，数据信号端Data与第三节点N3连接，使数据信号端Data对第三节点N3充电，且在驱动晶体管T1的控制极的电位变为(Vdata+Vth)时，驱动晶体管T1截止，实现了阈值电压的补偿。在刷新帧的t2阶段之后，当发光控制信号端EM为低时，发光元件L0进行发光。

如图3和图4所示，在保持帧的t1阶段，复位信号端Rst为低，第二控制信号端S2为高，第二复位晶体管T10关断，第一初始化信号端Vin1不对第三节点N3进行复位。在保持帧的t2阶段，扫描信号端Gate为低，第一控制信号端S1为高，第二数据写入晶体管T8以及第二补偿晶体管T9关断，使数据信号端Data无法对第三节点N3充电，驱动晶体管T1的控制极电位保持不变，像素电路不刷新。在保持帧的t2阶段之后，当发光控制信号端EM为低时，发光元件L0进行发光。

在另一实施方式中，如图5和图6所示，以第一补偿晶体管T2连接于第二补偿晶体管T9与第二节点N2之间为例，该第一复位子电路4与第一初始化信号端Vin1、复位信号端Rst以及第四节点N4连接，用于在复位信号端Rst的控制下控制第一初始化信号端Vin1与第四节点N4连接。其中，在第一复位子电路4控制第一初始化信号端Vin1与第四节点N4连接且第二补偿晶体管T9控制第四节点N4与第三节点N3连接时，该像素电路能够对第三节点N3进行复位。该第一复位子电路4可以包括第一复位晶体管T4。该第一复位晶体管T4的控制极与复位信号端Rst连接，该第一复位晶体管T4的第一极与第一初始化信号端Vin1连接，该第一复位晶体管T4的第二极与第四节点N4连接。与图5所示的像素电路相比，图6中的数据写入子电路1可以不设置图5中的第二数据写入晶体管T8，也就是说，第一数据写入晶体管T3的第一极与数据信号端Data连接，第一数据写入晶体管T3的控制极与扫描信号端Gate连接，第一数据写入晶体管T3的第二极与第一节点N1连接。

下面结合图7所示的工作时序图对图5中的像素电路的工作过程加以详细的说明，以图5中所有晶体管均为P型薄膜晶体管为例，所有晶体管的导通电平均为低电平。

如图5和图7所示，在刷新帧(虚线L1左侧是刷新帧，右侧为保持帧)的t1阶段，复位信号端Rst为低，第一控制信号端S1为低，第一复位晶体管T4以及第二补偿晶体管T9导通，第一初始化信号端Vin1与第三节点N3连接，对第三节点N3进行复位。在刷新帧的t2阶段，扫描信号端Gate为低，第一控制信号端S1为低，第一数据写入晶体管T3、第二数据写入晶体管T8、第一补偿晶体管T2以及第二补偿晶体管T9导通，数据信号端Data与第三节点N3连接，使数据信号端Data对第三节点N3充电，且在驱动晶体管T1的控制极的电位变为(Vdata+Vth)时，驱动晶体管T1截止，实现了阈值电压的补偿。在刷新帧的t2阶段之后，当发光控制信号端EM为低时，发光元件L0进行发光。

如图5和图7所示，在保持帧的t1阶段，复位信号端Rst为低，第一控制信号端S1为高，第二补偿晶体管T9关断，第一初始化信号端Vin1不对第三节点N3进行复位。在保持帧的t2阶段，扫描信号端Gate为低，第一控制信号端S1为高，第二数据写入晶体管T8以及第二补偿晶体管T9关断，使数据信号端Data无法对第三节点N3充电，驱动晶体管T1的控制极电位保持不变，像素电路不刷新。在保持帧的t2阶段之后，当发光控制信号端EM为低时，发光元件L0进行发光。

此外，上述的显示面板可以包括显示区以及围绕显示区的外围区。该显示区内可以设有阵列分布的多个发光元件L0以及与多个发光元件L0一一对应连接的多个像素电路。阵列分布的多个发光元件L0可以形成多个元件行和多个元件列。与一个元件行中的多个发光元件L0对应连接的多个像素电路的扫描信号端Gate可以连接于同一根信号线。与一个元件行中的多个发光元件L0对应连接的多个像素电路的复位信号端Rst可以连接于同一根信号线。与一个元件列中的多个发光元件L0对应连接的多个像素电路的数据信号端Data可以连接于同一信号线。此外，对于相邻的两个元件行，一个元件行连接的像素电路的复位信号端Rst可以与另一元件行连接的像素电路的扫描信号端Gate连接于同一根信号线。

如图8所示，该显示区可以包括多个像素区8。多个像素区8中存在w个像素区8沿着列方向(图中的Y方向)分布，w大于或等于2。该列方向可以与上述的元件列的延伸方向相同。进一步地，多个像素区8可以阵列分布，且阵列分布的多个像素区8可以构成多个像素区行9和像素区列10。一个像素区行9包括多个沿着行方向分布的像素区8。一个像素区列10包括多个沿着列方向分布的像素区8，上述的w小于或等于一个像素区列10中像素区8的数量。该像素区8可以呈矩形、方形等。各像素区8可以设有多个发光元件L0以及与多个发光元件L0对应连接的多个像素电路。一个像素区8中的多个像素电路的第一控制信号端S1连接于同一根信号线。

如图3、图8以及图9所示，以上述的第一复位子电路4包括串联连接的第一复位晶体管T4和第二复位晶体管T10为例，一个像素区8中的多个像素电路的第二控制信号端S2也可以连接于同一根信号线，w个像素区8中的像素电路的第一控制信号端S1连接于同一根信号线(图中的信号线Scan1)，w个像素区8中的像素电路的第二控制信号端S2连接于同一根信号线(图中的信号线Scan2)，如此设置，可以节省布线。其中，信号线Scan1与信号线Scan2连接于驱动IC，由驱动IC直接输出信号，并且驱动IC需满足正负压输出能力，通过代码实现信号的控制。如图9所示，对于沿着列方向分布的四个像素区(DA1、DA2、DA3、DA4)，如图9所示，在第一个显示帧内，DA1的显示画面为DA1_1，DA2的显示画面为DA2_1，DA3的显示画面为DA3_1，DA4的显示画面为DA4_1；在第二个显示帧内，通过控制第一控制信号端S1以及第二控制信号端S2为高电位，使DA2无法刷新(驱动晶体管T1的控制极电位保持不变)，使DA2的显示画面依然为DA2_1，刷新后的DA1的显示画面为DA1_2，刷新后的DA3的显示画面为DA3_2，刷新后的DA4的显示画面为DA4_2。

如图5、图6以及图10所示，以上述的第一复位子电路4与第四节点N4连接为例，对于w个像素区8中相邻的两个像素区8，例如第e像素区8和第(e+1)像素区8，第e像素区8中的最后一个元件行连接的像素电路的扫描信号端Gate与第(e+1)像素区8中的第一个元件行连接的像素电路的复位信号端Rst连接于同一根信号线，第e像素区8中的像素电路的第一控制信号端S1与第(e+1)像素区8中的像素电路的第一控制信号端S1连接于不同的信号线(图中的信号线Scan1)，如此设置，在第e像素区8中的最后一个元件行连接的像素电路在扫描信号端Gate的控制下使数据信号端Data与第三节点N3连接的同时，第(e+1)像素区8中的第一个元件行连接的像素电路可以不进行复位。进一步地，w个像素区8中存在依次排布的第一像素区、第二像素区以及第三像素区，第二像素区位于第一像素区与第三像素区之间，第一像素区中的像素电路的第一控制信号端S1与第三像素区8中的像素电路的第一控制信号端S1连接于同一根信号线(图中的信号线Scan1)，如此设置，可以节省布线。

本公开实施方式还提供了一种像素电路的驱动方法，用于驱动上述实施方式的像素电路。该像素电路的驱动方法可以包括：使驱动子电路6在第三节点N3的控制下控制第一节点N1与第二节点N2连接；使补偿子电路2在扫描信号端Gate以及第一控制信号端S1的控制下控制第二节点N2与第三节点N3连接；使数据写入子电路1对第三节点N3进行充电。

本公开实施方式还提供一种显示装置。该显示装置可以包括上述任一项的像素电路以及与像素电路连接的发光元件。该显示装置可以为手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本公开实施方式提供的像素电路、像素电路的驱动方法以及显示装置属于同一发明构思，相关细节及有益效果的描述可互相参见，不再进行赘述。

以上仅是本公开的较佳实施方式而已，并非对本公开做任何形式上的限制，虽然本公开已以较佳实施方式揭露如上，然而并非用以限定本公开，任何熟悉本专业的技术人员，在不脱离本公开技术方案的范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施方式所作的任何简单修改、等同变化与修饰，均仍属于本公开技术方案的范围内。