用于Δ-∑调制器的补偿电路、对应设备和方法

技术领域

说明书涉及补偿电路。

一个或多个实施例可以应用于例如补偿连续时间Δ-∑调制器中的过量环路延迟。

背景技术

在过去的二十年中，内在的抗混叠滤波器、大输入信号带宽、低噪声和降低的功耗贡献于连续时间Δ-∑调制器(CTDSM)的普及。

文献中已经报道的很多设计示例涉及各种应用，并且证明了这样的高性能ADC的多功能性。

由于这种普及，已经投入大量精力来研究CTDSM的非理想性和应对技术。

过量环路延迟(ELD)(这可能导致严重的性能下降，直至调制器不稳定)实际上是所有CTDSM都关注的问题示例。

发明内容

一个或多个实施例可以提供一种用于补偿连续时间Δ-∑调制器(简称CTDSM)中的过量环路延迟(ELD)的改进电路。

与可能适合于在所有CTDSM拓扑中使用(以所要求的复杂硬件为代价)或采用简单硬件布置(以限于某些CTDSM拓扑为代价)的常规方法相比较，一个或多个实施例可以提供如下解决方案，该解决方案在依赖于在其他方面简单的硬件的同时，可以适合用于理论上所有CTDSM拓扑。

在一个实施例中，一种电路包括：输入节点，被配置为接收模拟输入信号；量化器电路，具有输出节点，量化器电路能够以采样周期操作，并且被配置为基于在输入节点处接收的模拟输入信号的模数转换，在输出节点处提供数字信号；第一积分器电路，在从输入节点到量化器电路的信号传输路径中，第一积分器电路具有耦合到输入节点的输入；反馈网络，对输出节点处的数字信号敏感，反馈网络具有数模转换器，数模转换器被配置为向第一积分器电路的输入中注入数字输出信号的加权模拟转换副本，其中第一积分器电路通过朝着量化器电路的信号传输路径传输积分信号，积分信号是模拟输入信号和数字输出信号的加权模拟转换副本的函数；过量延迟环路补偿网络，包括导数电路和符号反转电路，导数电路被配置为从第一积分器电路接收积分信号的加权副本，并且从加权副本产生导数信号，符号反转电路被配置为在持续时间为采样周期的一半的后续时间间隔内，交替地反转导数信号的符号；积分电路，被配置为对其符号在持续时间为采样周期的一半的后续时间间隔内被交替地反转的导数信号进行积分；以及过量延迟环路补偿节点，被配置为向朝着量化器电路的信号传输路径中注入过量延迟环路补偿信号，其中：过量延迟环路补偿节点耦合到积分电路的输出，并且被配置为：在积分电路处对导数信号的积分之后，向朝着量化器电路的信号传输路径中，注入其符号在持续时间为采样周期的一半的后续时间间隔内被交替地反转的导数信号；或者过量延迟环路补偿节点耦合到积分电路的输入，并且被配置为：在积分电路处对导数信号的积分之前，向朝着量化器电路的信号传输路径中，注入其符号在持续时间为采样周期的一半的后续时间间隔内被交替地反转的导数信号。在一个实施例中，积分电路包括：第二积分器电路，耦合在符号反转电路与过量延迟环路补偿节点之间；以及第三积分器电路，耦合在第一积分器电路与过量延迟环路补偿节点之间，其中其符号在持续时间为采样周期的一半的后续时间间隔内被交替地反转的导数信号在第二积分器电路处的积分之后，在第三积分器电路下游，被注入到朝着量化器电路的信号传输路径中。在一个实施例中，对输出节点处的数字信号敏感的反馈网络包括第二数模转换器，第二数模转换器被配置为：在第一积分器电路与第三积分器电路之间，向朝着量化器电路的信号传输路径中，注入数字输出信号的第二加权模拟转换副本。在一个实施例中，电路包括前馈信号路径，前馈信号路径耦合到第一积分器电路以接收积分信号，前馈信号路径被配置为：在第二另外的积分器电路与量化器电路的中间，向朝着量化器电路的信号传输路径中，注入积分信号的加权副本。在一个实施例中，积分电路包括耦合在过量延迟环路补偿节点与量化器电路之间的第二积分器电路，其中其符号在持续时间为某个采样周期的一半的后续时间间隔内被交替地反转的导数信号在第二积分器电路上游，被注入到朝着量化器电路的信号传输路径中。在一个实施例中，对输出节点处的数字信号敏感的反馈网络包括第二数模转换器，第二数模转换器被配置为：在第一积分器电路与第二积分器电路之间，向朝着量化器电路的信号传输路径中，注入数字输出信号的第二加权模拟转换副本。在一个实施例中，电路包括前馈信号路径，前馈信号路径耦合到第一积分器电路以接收积分信号，前馈信号路径被配置为：在第二积分器电路与量化器电路之间，向朝着量化器电路的信号传输路径中，注入积分信号的加权副本。在一个实施例中，第一积分器电路包括具有差分输入节点端子和差分输出节点端子的全差分放大器，其中电阻器/电容器(RC)反馈网络耦合在差分输出节点端子与差分输入节点端子之间。在一个实施例中，第二积分器电路包括具有差分输入节点端子和差分输出节点端子的全差分放大器，其中RC反馈网络耦合在差分输出节点端子与差分输入节点端子之间，其中第二积分器电路的RC反馈网络提供第二积分器电路的虚拟接地节点，并且第一积分器电路的差分输出节点端子经由提供导数电路的相应电容并且经由符号反转电路耦合到第二积分器电路的虚拟接地节点，符号反转电路被配置为：在持续时间为采样周期的一半的后续时间间隔内，交替地反转将相应电容耦合到第二积分器电路中的虚拟接地节点的极性。

在一个实施例中，一种系统包括：输入接口，输入接口在操作中接收模拟输入信号；输出接口，输出接口在操作中输出Δ-∑调制信号；以及Δ-∑调制电路，具有采样周期，并且耦合在输入接口与输出接口之间，其中Δ-∑调制电路在操作中基于模拟输入信号生成Δ-∑调制信号，Δ-∑调制电路包括：第一积分器；模数转换器，耦合到输出接口；反馈环路，耦合在第一积分器的输入与输出接口之间；第二积分器，耦合在第一积分器与模数转换器之间；以及环路延迟补偿电路，具有多个开关，其中环路延迟补偿电路在操作中基于持续时间为采样周期的一半的时间间隔来控制多个开关，并且生成环路延迟补偿信号。在一个实施例中，环路延迟补偿电路包括耦合在第一积分器的输出与多个开关之间的导数电路。在一个实施例中，环路延迟补偿电路包括耦合到多个开关的输出的第三积分器。在一个实施例中，反馈环路包括：第一加法器，具有与输入接口耦合的第一输入和与第一积分器的输入耦合的输出；第一数模转换器，耦合在输出接口与第一加法器的第二输入之间；第二加法器，具有与第一积分器的输出耦合的第一输入和与第二积分器的输入耦合的输出；以及第二数模转换器，耦合在输出接口与第二加法器的第二输入之间；以及环路延迟补偿电路包括第三加法器，第三加法器具有与第二积分器的输出耦合的第一输入、与第三积分器的输出耦合的第二输入、和与模数转换器耦合的输出。在一个实施例中，第一数模转换器在操作中生成第一加权反馈信号；以及第二数模转换器在操作中生成第二加权反馈信号。在一个实施例中，反馈环路包括：第一加法器，具有与输入接口耦合的第一输入和与第一积分器的输入耦合的输出；以及第一数模转换器，耦合在输出接口与第一加法器的第二输入之间；并且环路延迟补偿电路包括第二加法器，第二加法器具有与第二积分器的输出耦合的第一输入、与第三积分器的输出耦合的第二输入、和与模数转换器耦合的输出。在一个实施例中，第一数模转换器在操作中生成第一加权反馈信号。在一个实施例中，Δ-∑调制电路包括第三加法器，第三加法器耦合在第二积分器的输出与第二加法器之间，第三加法器具有与第一积分器的输出耦合的第一输入、与第二积分器的输出耦合的第二输入、和与第二加法器的第一输入耦合的输出。在一个实施例中，Δ-∑调制电路包括反相器，反相器耦合在第一积分器的输出与第三加法器的第一输入之间。在一个实施例中，反馈环路包括：第一加法器，具有与输入接口耦合的第一输入和与第一积分器的输入耦合的输出；第一数模转换器，耦合在输出接口与第一加法器的第二输入之间；第二加法器，具有与第一积分器的输出耦合的第一输入和与第二积分器的输入耦合的输出；以及第二数模转换器，耦合在输出接口与第二加法器的第二输入之间；并且环路延迟补偿电路的输出耦合到第二加法器的第三输入。在一个实施例中，第一数模转换器在操作中生成第一加权反馈信号；以及第二数模转换器在操作中生成第二加权反馈信号。在一个实施例中，反馈环路包括：第一加法器，具有与输入接口耦合的第一输入和与第一积分器的输入耦合的输出；以及第一数模转换器，耦合在输出接口与第一加法器的第二输入之间；以及Δ-∑调制电路包括：第二加法器，具有与第一积分器的输出耦合的第一输入、与环路延迟补偿电路的输出耦合的第二输入、和与第二积分器耦合的输出；以及第三加法器，具有与第一积分器的输出耦合的第一输入、与第二积分器的输出耦合的第二输入、和与模数转换器耦合的输出。在一个实施例中，第一数模转换器在操作中生成第一加权反馈信号。在一个实施例中，Δ-∑调制电路包括反相器，反相器耦合在第一积分器的输出与第三加法器的第一输入之间。在一个实施例中，第一积分器包括第一差分放大器；以及第二积分器包括第二差分放大器。在一个实施例中，第一差分放大器具有差分输入节点端子和差分输出节点端子，其中电阻器/电容器(RC)反馈网络耦合在差分输出节点端子与差分输入节点端子之间。在一个实施例中，第二差分放大器具有差分输入节点端子和差分输出节点端子，其中RC反馈网络耦合在差分输出节点端子与差分输入节点端子之间，其中第二差分放大器的RC反馈网络在操作中提供虚拟接地节点；并且第一差分放大器的差分输出节点端子经由多个切换电路的相应电容和开关，耦合到第二差分放大器的虚拟接地节点。

在一个实施例中，一种在输出节点处提供由被供应给输入节点的模拟输入信号的模数转换产生的数字信号的方法包括：将模拟输入信号供应给输入节点；经由以采样周期进行操作的量化器电路，将数字信号提供给输出节点；提供从输入节点到量化器电路的信号传输路径，信号传输路径包括第一积分器电路，第一积分器电路的输入耦合到输入节点以接收模拟输入信号；提供对输出节点处的数字信号敏感的反馈网络，反馈网络包括数模转换器，数模转换器被配置为向第一积分器电路的输入中注入数字输出信号的加权模拟转换副本，其中第一积分器电路通过朝着量化器电路的信号传输路径传输积分信号，积分信号是模拟输入信号和数字输出信号的加权模拟转换副本的函数；在导数电路处从至少一个积分器电路接收积分信号，导数电路被配置为从积分信号产生导数信号；以及在持续时间为采样周期的一半的后续时间间隔内交替地反转导数信号的符号；提供至少一个另外的积分器电路，至少一个另外的积分器电路被配置为对其符号在持续时间为采样周期的一半的后续时间间隔内被交替地反转的导数信号进行积分；向朝着量化器电路的信号传输路径中，注入过量延迟环路补偿信号，其中注入包括：在至少一个另外的积分器电路处对导数信号的积分之后，向朝着量化器电路的信号传输路径中，注入其符号在持续时间为采样周期的一半的后续时间间隔内被交替地反转的导数信号；或者在至少一个另外的积分器电路处对导数信号的积分之前，向朝着量化器电路的信号传输路径中，注入其符号在持续时间为采样周期的一半的后续时间间隔内被交替地反转的导数信号。

在一个实施例中，一种方法包括：接收模拟输入信号；以及使用采样周期生成数字Δ-∑调制信号，其中生成数字Δ-∑调制信号包括：基于数字Δ-∑调制信号生成反馈信号；将反馈信号与模拟输入信号组合，从而生成差信号；对差信号进行积分；通过基于持续时间为采样周期的一半的时间间隔来控制多个开关，基于经积分的信号生成环路延迟补偿信号；以及基于经积分的信号和环路延迟补偿信号，生成中间信号；以及使用采样周期对中间信号进行采样，从而生成数字Δ-∑调制信号。在一个实施例中，生成环路延迟补偿信号包括：生成积分差信号的导数。在一个实施例中，方法包括：基于数字Δ-∑调制信号，生成第二反馈信号；以及将第二反馈信号与积分差信号组合；对组合的第二反馈信号和积分差信号进行积分，从而生成第二中间信号；以及通过将第二中间信号和环路延迟补偿信号组合，生成中间信号。在一个实施例中，方法包括：对积分差信号进行积分，从而生成第二积分信号；将积分差信号和第二积分信号组合，从而生成第二中间信号；以及将第二中间信号和环路延迟补偿信号组合，从而生成中间信号。在一个实施例中，方法包括：基于数字Δ-∑调制信号，生成第二反馈信号；将第二反馈信号与积分差信号和环路延迟补偿信号组合，从而生成第二中间信号；以及通过对第二中间信号进行积分，生成中间信号。在一个实施例中，方法包括：将积分差信号和环路延迟补偿信号组合；对组合的积分差信号和环路延迟补偿信号进行积分，从而生成第二中间信号；以及通过将第二中间信号和积分差信号组合，生成中间信号。在一个实施例中，方法包括：使用第一差分放大器对差信号进行积分；基于数字Δ-∑调制信号，生成第二反馈信号；基于积分差信号、环路延迟补偿信号和第二反馈信号，生成第二中间信号；以及通过使用第二差分放大器对第二中间信号进行积分，生成中间信号。

附图说明

现在将参考附图仅通过示例的方式描述一个或多个实施例，在附图中：

图1是常规Δ-∑转换器的总体框图；

图2是如图1所示的转换器的示例性实现的框图；

图3是例示影响如图2所例示的电路的过量环路延迟(ELD)的框图；

图4是例示评估如图2和图3所例示的电路中的ELD影响的方法的框图；

图5是在数模(DAC)转换器中对ELD建模的方法的示例；

图6是例示如图2和图3所例示的电路中的ELD的可能影响的图；

图7是例示对抗ELD的可能方法的框图；

图8是与图6的图相似的图，其例示了用图7的方法对抗ELD的可能结果；

图9是例示对抗ELD的另一可能方法的框图；

图10是积分器的框图；

图11和图12是在讨论根据本说明书的某些实施例底层的某些原理中有用的框图；

图12A是与图6和图8的图相似的图，其例示了如图12所例示的框图的可能的ELD性能；

图13A和图13B是例示根据本说明书的实施例的框图；

图14A至图14E是例示根据本说明书的实施例中的某些信号的可能时间行为的图；

图15是与图6、图8和图12A的图相似的图，其例示了如图13A所例示的框图的可能的ELD性能；

图16A和图16B是例示根据本说明书的可能实施例的框图；以及

图17和图18是例示实施例的可能实现的电路图。

具体实施方式

在以下描述中，给出各种具体细节以提供对本说明书的各种示例性实施例的透彻理解。可以在没有一个或几个具体细节的情况下，或在其他方法、组件、材料等的情况下，实践实施例。在其他实例中，未详细示出或描述公知的结构、材料或操作，以避免使实施例的各种方面模糊。贯穿本说明书，对“一个实施例”或“实施例”的引用意指结合该实施例描述的特定特征、结构或特性被包括在至少一个实施例中。因此，贯穿本说明书在各处的短语“在一个实施例中”或“在实施例中”的可能出现不一定都是指同一实施例。此外，在一个或多个实施例中，可以以任何合适的方式组合特定特征、结构或特性。

本文中提供的标题/参考仅为了方便，因此不解释实施例的保护程度或范围。

图1中呈现了常规Δ-∑模数转换器(ADC)10的框图，其中H

标记为A/D的块表示在周期T

标记为D/A的块表示数模转换器(简称DAC)，该数模转换器对数字输出信号D

如所指出的，这样的布置在本领域中是常规的，这使得本文中不必提供更详细的描述。

而且，贯穿本说明书，除非上下文另外指示，否则：

在图中，同样的部分或元素将用同样的附图标记指示，从而将不再多余重复相关描述。

为简单起见，将使用相同的名称(例如，V

名称“加法器节点”将被应用于将两个或更多信号相加在一起的某些电路节点：如本领域技术人员所已知的，这样的节点可以是“具有符号”的，即，将某个信号与具有负号的一个或多个其他信号相加的节点，即从组合中减去该一个或多个其他信号。换言之，将节点标记为加法器节点并不意味着在该节点处相加的信号以相同的符号被相加。

图2是以例如适于使用全差分拓扑来实现的二阶CIFB(具有反馈的积分器的级联)调制器的形式，例示如图1所例示的布置10的可能实现的框图。

以下名称适用于图2的图：

V

y

y

D

在图2的示例性结构中，两个DAC(D/A

为简化说明且不失一般性，可以假定将T

NTF(z)＝(1-z

图3是当前称为过量环路延迟(ELD)的现象的示例性表示，如在前述内容中已经讨论的，过量环路延迟(ELD)可能会影响图2所例示的电路。

如所讨论的，贯穿本说明书，除非上下文另外指示，否则同样的部分或元素将在图中用同样的附图标记指示，并且将不再针对每一个图重复已经描述的部分或元素的描述。

在图3中，过量环路延迟的影响表示为从输出D

在图4的框图中示出了一种表示ELD对如图2和图3所例示的布置的脉冲响应IR的影响的实用方法。此处，假定“开环”条件，其中将量化器A/D断开，并且向两个DAC(D/A

为简单起见，参考不归零(NRZ)DAC的(在其他方面常见的)情况，每个DAC(即，D/A

然后可以假定，在图2和图3所例示的系统中(其中通过如图3和图4中的延迟块z

在本文中考虑的二阶CTDSM的示例性情况中，如图6所示，可以估计ELD对电路的行为(脉冲响应或IR)的影响。

此处，将来自第二积分器的输出信号y

图6示出了ELD造成系统的脉冲响应IR更改，从而导致调制器性能下降。

为了解决该缺陷，已经提出了各种ELD补偿技术。

例如，B.Benabes、M.Keramat和R.Kielbasa在Proc.Eur.Des.Test Conf.，vol.1，pp.46-50，1197中的“A methodology for designing continuous-time sigma-deltamodulators”中公开了一种ELD补偿方法，如图7所例示的，该方法涉及调谐环路滤波器系数k

再次注意，贯穿本说明书，除非上下文另外指示，否则同样的部分或元素用同样的附图标记指示，从而为了简洁，将不再多余重复相关的描述。

如图7所例示的解决方案便于如图8所例示的ELD补偿，其中对照经ELD补偿的脉冲响应(CELD，虚线)，描绘了如图6中已经呈现的受ELD影响的脉冲响应(ELD，实线)，连同用点突出的由采样周期T

然而，这样的结果是以额外的DAC(图7中的D/A

图9的图(其中已经讨论的部分或元素再次用同样的附图标记指示，并且为简洁起见而未描述)例示了一种替代方法，该替代方法通过采用PI(比例积分)元件，避免了在补偿ELD中引入昂贵的额外硬件，如在M.Keller、A.Buhmann、J.Sauerbrey、M.Ortmanns和Y.Manoli的“A Comparative Study on Excess-Loop-Delay Compensation Techniquesfor Continuous-Time Sigma-Delta Modulators”，IEEE Transaction on Circuits andSystems-I：Regular Papers，vol.55，no.11，pp.3480-3487，December 2008中讨论的。

在这种解决方案中(如在Proc.IEEE Symp.VLSI circuits，pp 180-181，2008中的M.Vadipour等人的“A 2.1mW/3.2mW Delay-Compensated GSM/WCDMA sigma-deltaAnalog-Digital converter”中公开的)，系数k

以那种方式，内部环路系数k

如图10所例示的，该概念的可能实现可以涉及在围绕放大器(例如，OpAmp)102而构造的、在其他方面常规的积分器100的反馈环路中，使用与积分电容C

注意，如图9所例示的环路提供有效的补偿。像单环路架构的情况一样，去除(内部)环路肯定会不利于使用Vadipour等人提出的解决方案(如先前所引用的)。

在此，在第二积分器202周围引入具有加权系数k

另外要注意的是，补偿CTDSM中的ELD并不涉及使延迟的脉冲响应(IR)再成形，以在每一个时刻与理想IR相匹配：实际上，(甚至)仅当曲线被量化器采样时，才可以实现令人满意的结果。

一个或多个实施例提供了一种ELD补偿方法，该方法通过使用比额外DAC和相关联的求和放大器简单(得多)的硬件，来便于在理论上任何环路滤波器拓扑中的ELD补偿，便于解决前述内容中讨论的解决方案的局限性。例如，一个或多个实施例可以涉及使用一对电容和四个开关。

通过介绍示例性实施例的详细描述的方式，可以注意到，如先前所讨论的ELD补偿方案基于对环路系数的适当调谐，并且基于仅当DAC输出不为空(非零)时其值才不为空(非零)的项的引入。

与图12的电路图相关的该情形(再一次，除非上下文另外指示，否则已经讨论的部分或元素用同样的附图标记指示，并且为简洁起见不再描述)被画在图12A的图中，其中(通过参考τ＝0.25的示例性情况)针对y

对应补偿方法由ELD补偿网络120来例示，结合多反馈架构(图13A，其基本上对应于图2和图3)和单反馈架构(图13B，其基本上对应于图11)两者来表示ELD补偿网络120。

在这两个实例中，除非上下文另外指示，否则已经结合先前附图讨论的部分或元素用同样的附图标记指示，并且为简洁起见不再描述。

回顾一下，在图13A中：

V

y

y

Y

类似地，在图13B中：

V

y

y

Y

在一个或多个实施例中，ELD补偿网络120可以包括(在图13A和图13B的两个实例中)：

导数级(s)1202，其被供应有以系数k

开关组1204(例如，诸如mosfet晶体管之类的固态开关)，其包括两个互补开关φ

标注为“+”和“-”的一对“符号”级1206a和1206b；以及

第三积分器(1/s)1208，其向加法器节点303供应信号y

如所讨论的，信号y

如图13A和图13B所示，开关布置1204可以在信号SW的控制下操作，信号SW由(本领域技术人员已知的任何类型的)时钟电路CLK生成。电路CLK可以是与实施例不同的元件，并且还可以被配置为向量化器A/D提供在采样周期T

图14A至图14E的图共享共同的时间标度t(横坐标标度)，并且例示了在周期T

φ

再次，可以参考τ＝0.25(其中例如T

如先前所讨论的(例如，参见图5)，由于ELD的作用，电路输入上的脉冲将导致延迟的积分器输入(参见图14C)，在第一积分器201的情况下，这将导致y

在补偿网络120中，将该斜坡乘以系数k

具有周期T

该补偿网络对到量化器A/D的输出信号的贡献(参见图14E的示例性图中的y

这样的经补偿的调制器的完整脉冲响应和不同的补偿贡献如图15的图所示，其中针对y

将理解，先前的讨论也扩展到图13B的架构，其可以被认为是图13A的架构的一种简化版本，在图13B的架构中，通过具有系数k

如图16A和图16B所示，可以修改(简化)图13A和图13B的框图，其中可以将相同的积分器电路(即，相同的组件)用作环路滤波器的第二积分器202和ELD补偿网络120的积分器1208。

事实上：

在图13A中，来自节点302的信号和来自ELD补偿网络120中的“符号反转”布置1204、1206a、1206b的信号被有区别地施加到积分器202和1208，然后在节点303处相加；在图16A中，来自ELD补偿网络120中的“符号反转”布置1204、1206a、1206b的信号仅被加到来自第一积分器201的信号y

在图13B中，来自第一积分器201的信号和来自ELD补偿网络120中的“符号反转”布置1204、1206a、1206b的信号再次被有区别地施加到积分器202和1208，然后在节点303处相加在一起，其中前馈项K

如前述内容中所讨论的，一个或多个实施例的框图描述适用于全差分架构中的相当简单的实现。

例如，图17的框图例示了依据图2的二阶CTDSM的可能的实际实现(即，没有提供ELD补偿)。

虽然为简单起见而在图17中未详述DAC元件D/A

如图17所例示的，用于连续时间积分器201、202的差分拓扑可以包括两个全差分放大器1021、1022(本领域技术人员已知的任何类型的，例如OpAmp)，它们具有相应RC反馈环路R

如图18所例示的，如前述内容中所讨论的补偿网络120可以与图17所例示的电路布局中包括的全差分放大器1022相关联。

在一个或多个实施例中，这可以包括在以下两项的中间耦合两个电容C

电阻器R

第二积分器202(图17中的全差分放大器1022)的虚拟接地，即，R

两个电容C

以这种方式，四个标注为φ

在φ

在φ

注意，流过电容C

以这种方式，如图18所例示的电路布置也可以提供导数级1202。

该电流以取决于“相位”信号φ

所得到的系数k

k

将理解，尽管为简化起见而结合图16A的框图进行讨论，但是图18所例示的实现适于还被应用于例如图16B的框图，在图16B的框图中，DAC D/A

如所讨论的，本文中结合二阶布局(两个积分器201、202)所例示的一个或多个实施例还可以应用于(高于二的)更高阶调制器，如本文中所例示的，该更高阶调制器在以下两者之间引入补偿网络120：

第一积分器(即，耦合到输入节点V

在量化器A/D之前的最后的(n阶方案中的第n)积分器(即，提供要以周期T

本文所例示的电路(例如，10)可以包括：

输入节点(例如，V

量化器电路(例如，A/D)，具有输出节点(例如，D

第一积分器电路(例如，201)，在从输入节点到量化器电路的信号传输路径(图13A中的201、302、202、303；图13B中的201、202、302′、303；图16A中的201、302、202；图16B中的201、302、202、303)中，第一积分器电路(201)具有耦合到输入节点以从其接收所述模拟输入信号的输入(例如，301)；

对所述输出节点处的数字信号敏感的反馈网络(例如，D/A1、D/A

过量延迟环路(例如，z

至少一个另外的积分器电路(例如：图13A和图13B中的1208；图16A和图16B中的202)，被配置为对其符号在持续时间为所述某个采样周期的一半的所述后续时间间隔内被交替反转的所述导数信号进行积分，

过量延迟环路补偿节点(例如：图13A和图13B中的303；图16A和图16B中的302)，被配置为向朝着量化器电路(A/D)的所述信号传输路径中，注入过量延迟环路补偿信号，其中：

i)(如图13A和图13B所例示的)所述过量延迟环路补偿节点(例如，303)布置在所述至少一个另外的积分器电路(例如，1208)的输出处，并且被配置为：在所述至少一个另外的积分器电路(例如，1208)处对所述导数信号的积分之后，向朝着量化器电路的所述信号传输路径中，注入其符号在持续时间为所述某个采样周期的一半的所述后续时间间隔内被交替反转的所述导数信号，或者

ii)(如图16A和图16B所例示的)所述过量延迟环路补偿节点(例如，302)布置在所述至少一个另外的积分器电路(例如，202)的输入处，并且被配置为：在所述至少一个另外的积分器电路(例如，202)处对所述导数信号的积分之前，向朝着量化器电路的所述信号传输路径中，注入其符号在持续时间为所述某个采样周期的一半的所述后续时间间隔内被交替反转的所述导数信号。

如先前所讨论的，在一个或多个实施例中，在此以202例示的至少一个另外的积分器电路可以是在n阶环路中的n个积分器电路的级联布置中的第n积分器电路。

本文所例示的电路(参见图13A和图13B)可以包括：

第一另外的积分器电路(例如，1208)，布置在所述符号反转电路(例如，1204、1206a、1206b、φ

第二另外的积分器电路(例如，202)，布置在所述第一积分器电路与所述过量延迟环路补偿节点(例如，303)的中间，

其中其符号在持续时间为所述某个采样周期的一半的所述后续时间间隔内被交替地反转的所述导数信号，在所述第一另外的积分器电路(例如，1208)处的积分之后，在所述第二另外的积分器电路(例如，202)下游，被注入到朝着量化器电路的所述信号传输路径中。

本文所例示的电路中(参见图13A)，对所述输出节点处的数字信号敏感的所述反馈网络可以包括至少一个另外的数模转换器(例如，D/A

本文所例示的电路(参见图13B)可以包括耦合到所述第一积分器电路以从其接收所述积分信号的前馈信号路径(例如，k

本文所例示的电路(参见图16A和图16B)可以包括布置在所述过量延迟环路补偿节点(例如，302)与所述量化器电路的中间的所述至少一个另外的积分器电路(例如，202)，其中其符号在持续时间为所述某个采样周期的一半的所述后续时间间隔内被交替地反转的所述导数信号在所述至少一个另外的积分器电路(例如，202)上游，被注入到朝着量化器电路的所述信号传输路径中。

在本文所例示的电路中(参见图16A)，对所述输出节点处的数字信号敏感的所述反馈网络可以包括至少一个另外的数模转换器(例如，D/A

本文所例示的电路(参见图16B)可以包括耦合到所述第一积分器电路以从其接收所述积分信号的前馈信号路径(例如，k

在本文所例示的电路中，所述第一积分器电路可以包括具有差分输入节点端子(例如，301，R

在本文所例示的电路中(参见图18)，所述至少一个另外的积分器电路(例如，202，但也可以是1208)可以包括具有差分输入节点端子(例如，R

所述第一积分器电路(例如，201)的所述差分输出节点端子经由提供所述导数电路的相应电容(例如，C

该对中的第一电容C

该对中的第二电容C

本文所例示的Δ-∑调制器设备可以包括本文所例示的电路，该Δ-∑调制器设备被配置为：在所述输入节点处接收连续的模拟输入信号，并且在所述输出节点处提供Δ-∑调制数字信号，该Δ-∑调制数字信号由所述输入节点处的模拟输入信号的Δ-∑模数转换而产生。

如本文所例示的，一种在输出节点处提供由供应给输入节点的模拟输入信号的模数转换产生的数字信号的方法可以包括：

将所述模拟输入信号供应给所述输入节点；

经由以某个采样周期进行操作的量化器电路，将所述数字信号提供给所述输出节点；

提供从输入节点到量化器电路的信号传输路径，所述信号传输路径包括第一积分器电路，第一积分器电路的输入耦合到输入节点以从其接收所述模拟输入信号；

提供对所述输出节点处的数字信号敏感的反馈网络，反馈网络包括至少一个数模转换器，该至少一个数模转换器被配置为向第一积分器电路的输入中注入所述数字输出信号的加权模拟转换副本，其中所述第一积分器电路通过朝着量化器电路的所述信号传输路径传输积分信号，该积分信号是所述模拟输入信号和所述数字输出信号的所述加权模拟转换副本的函数；

在导数电路处从所述至少一个积分器电路接收所述积分信号，导数电路被配置为从积分信号产生导数信号；以及在持续时间为所述某个采样周期的一半的后续时间间隔内，交替地反转所述导数信号的符号；

提供至少一个另外的积分器电路，其被配置为对其符号在持续时间为所述某个采样周期的一半的所述后续时间间隔内被交替地反转的所述导数信号进行积分；

向朝着量化器电路的所述信号传输路径中，注入过量延迟环路(z

i)如图13A和图13B所例示的，在所述至少一个另外的积分器电路处对所述导数信号的积分之后，向朝着量化器电路的所述信号传输路径中，注入其符号在持续时间为所述某个采样周期的一半的所述后续时间间隔内被交替地反转的所述导数信号；或者

ii)如图16A和图16B所例示的，在所述至少一个另外的积分器电路处对所述导数信号的积分之前，向朝着量化器电路的所述信号传输路径中，注入其符号在持续时间为所述某个采样周期的一半的所述后续时间间隔内被交替地反转的所述导数信号。

在不脱离保护范围的情况下，细节和实施例可以相对于仅通过示例的方式在本文中已经公开的内容而变化。

保护范围由所附权利要求确定。

可以将上述各种实施例组合以提供另外的实施例。如果需要采用各种专利、申请和出版物的概念来提供又一些另外的实施例，则可以修改实施例的方面。

可以根据以上详细描述对实施例进行这些和其他改变。总之，在所附权利要求中，所使用的术语不应当解释为将权利要求限制为说明书和权利要求中公开的具体实施例，但是应当解释为包括所有可能的实施例、连同这样的权利要求有权享有的等同物的全部范围。相应地，权利要求不受公开内容的限制。