一种叠层芯片界面超声扫描的波形识别方法

技术领域

本发明涉及芯片检测技术领域，具体涉及一种叠层芯片界面超声扫描的波形识别方法。

背景技术

随着芯片制程的不断缩小，摩尔定律加倍效应开始放缓，摩尔定律难以为继，因此芯片朝向系统化、微型化、集成化方向发展，越来越多的芯片采用微系统封装技术，而叠层封装是微系统封装中最常用的封装形式，同时，复杂的封装结构对芯片检测技术提出新的挑战。

超声扫描技术是芯片检测领域广泛应用的无损检测技术之一。超声扫描显微镜通过换能器发出声波，经被测芯片反射后接收反射信号，经处理后形成超声图像与波形，其中包含了被测芯片的各种结构与缺陷信息，但由于叠层芯片叠层层数多，粘接材料复杂，超声图像与波形的识别非常困难。

经过相关专利检索，暂未发现适用于叠层芯片超声扫描的波形识别方法。

发明内容

针对现有技术的不足，本发明提供了一种叠层芯片界面超声扫描的波形识别方法，本发明基于超声波扫描显微镜，利用分解扫描的思想，实现了对叠层芯片各界面反射波形的有效识别，提高了对叠层芯片界面质量的评估能力。

本发明通过以下技术方案予以实现：

一种叠层芯片界面超声扫描的波形识别方法，利用超声波显微镜进行检测，包括如下步骤：

1)根据待测叠层芯片封装结构图，确定待测芯片的封装结构；

2)根据所述待测叠层芯片封装结构，制作分解扫描试样；其中分解扫描试样是指：以界面为单位形成的独立结构；即：若待测叠层芯片的第一界面为塑封料与第一层芯片上表面形成的界面，则第一分解扫描试样为第一层芯片与塑封料的封装体；上述第一界面是指：自上而下的顺序出现的界面；

3)将所述第一分解扫描试样浸入水中，界面朝向与所述叠层芯片一致；

4)使用去离子水去除所述第一分解扫描试样表面气泡；

5)对所述第一分解扫描试样进行A-扫描，根据A-扫描的反射波形确定第一界面的波形区域，并记录该区域波形；

6)重复所述步骤3)、步骤4)、步骤5)，对其余分解扫描试样进行A-扫描并记录界面区域波形；

7)将所述待测叠层芯片浸入水中；

8)使用去离子水去除所述叠层芯片表面气泡；

9)对所述叠层芯片进行A-扫描，记录A-扫描的反射波形；

10)将所述分解扫描试样界面区域的A-扫描反射波形，与所述叠层芯片的A-扫描波形相对应，辅助理解叠层芯片A-扫描反射波形，对叠层芯片各个界面对应的反射波形进行识别。

优选的，根据步骤10)所述叠层芯片各个界面识别后的反射波形，对所述叠层芯片中各界面区域进行C-扫描并得到对应的超声扫描图像。

优选的，根据所述C-扫描图像判断在对应界面是否存在分层、空洞等缺陷。

本发明的有益效果为：

本发明涉及一种叠层芯片界面超声扫描的波形识别方法。本发明包括如下步骤：根据待测叠层芯片封装结构图，确定待测芯片的封装结构；制作分解扫描试样；分别将所述分解扫描试样浸入水中，界面朝向与所述叠层芯片一致，使用去离子水去除所述分解扫描试样表面气泡，对所述分解扫描试样进行A-扫描并记录对应A-扫描反射波形；将所述叠层芯片浸入水中，使用去离子水去除所述叠层芯片表面气泡，对所述叠层芯片进行A-扫描，记录A-扫描反射波形；将分解扫描试样界面区域的A-扫描反射波形与叠层芯片A-扫描反射波形对应，辅助理解叠层芯片A-扫描反射波形，对叠层芯片各个界面对应的反射波形进行识别；根据识别后的反射波形，对叠层芯片中各界面区域进行C-扫描并得到对应的超声扫描图像；根据超声扫描图像判断在对应界面是否存在分层、空洞等缺陷。本发明基于超声波扫描显微镜，利用分解扫描的思想，实现了对叠层芯片各界面反射波形的有效识别，提高了对叠层芯片界面质量的评估能力。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为叠层芯片封装结构图；

图2为第一分解试样示意图；

图3为第二分解试样示意图；

图4为第三分解试样示意图；

图5为第四分解试样示意图。

图中：100-第一界面、200-第二界面、300-第三界面、400-第四界面、500-第五界面。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例1：

请参阅图1～图5所示：本发明的实施例具体公开提供了一种叠层芯片界面超声扫描的波形识别方法的技术方案，其具体步骤包括：

步骤S1：根据待测芯叠层芯片封装结构图，如图1所示，确定该叠层芯片封装形式为引线键合塑封，包含两层芯片与两层粘接胶，其中芯片材料均为硅片，粘接材料均为同款绝缘胶，共有5个界面；

步骤S2：制作第一分解扫描试样，如图2所示，第一界面100为塑封料与硅片结合面；

步骤S3：制作第二分解扫描试样，如图3所示，第二界面200为硅片与绝缘胶结合面，最下层为过度板，仅提供支持；

步骤S4：制作第三分解扫描试样，如图4所示，第三界面300为绝缘胶与硅片结合面；

步骤S5：制作第四分解扫描试样，如图5所示，第五界面500为绝缘胶与基板结合面；

其中第四界面400由于是第二层硅片与第二层绝缘胶的结合面，且界面材料完全相同，波形可参考第二界面200，因此不单独制作分解扫描试样。

步骤S6：将第一分解扫描试样浸入水中，界面朝向与叠层芯片一致，使用去离子水去除第一分解扫描试样表面气泡，对第一分解扫描试样进行A-扫描，根据A-扫描的反射波形确定第一界面100的波形区域，并记录该区域波形；

步骤S7：重复步骤S6，将第二、三、四分解扫描试样进行A-扫描，并记录界面区域波形；

步骤S8：将待测叠层芯片浸入水中，使用去离子水去除叠层芯片表面气泡，对叠层芯片进行A-扫描，通过步骤S6、S7记录的分解扫描试样界面区域的A-扫描反射波形，与叠层芯片的A-扫描波形相对应，辅助理解叠层芯片A-扫描反射波形，对叠层芯片的各个界面及对应反射波形进行识别。

进一步的，根据步骤S8所区分的各个界面波形，对叠层芯片中的各界面区域进行C-扫描并得到对应的超声扫描图像。

进一步的，根据C-扫描图像判断在对应界面是否存在分层、空洞等缺陷。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。