存储系统、以及三维存储器及其制备方法

技术领域

本申请涉及半导体器件领域，更具体地，涉及存储系统、以及三维存储器及其制备方法。

背景技术

三维存储器件的存储密度大、存储量高，在近些年得到了不断的发展。例如3DNAND型存储器得到了越来越广泛的应用。然而，由于制备工艺等因素的影响，三维存储器的可靠性和数据保持能力有待于进一步提高。

发明内容

本申请的一个或多个实施方式提供了具有更好的数据保持能力和更高可靠性的存储系统、以及三维存储器及其制备方法。

本申请的一方面提供了一种三维存储器的制备方法，该方法包括：在衬底上形成包括多个绝缘层和多个栅极牺牲层的堆叠结构，所述绝缘层和所述栅极牺牲层交替叠置；形成贯穿所述堆叠结构的沟道孔；经由所述沟道孔去除部分所述绝缘层，使所述绝缘层相对于所述栅极牺牲层远离所述沟道孔凹入，以形成绝缘层凹槽；在所述绝缘层凹槽内形成停止层；以及在所述沟道孔内形成沟道结构。

在本申请的一个实施方式中，在所述绝缘层凹槽内形成停止层包括：经由所述沟道孔形成填充所述绝缘层凹槽并覆盖所述栅极牺牲层的端部的停止层；以及去除所述停止层的覆盖所述栅极牺牲层的端部的部分。

在本申请的一个实施方式中，所述绝缘层与所述停止层之间具有高刻蚀选择比，所述方法还包括：形成贯穿所述堆叠结构的栅线缝隙；以及经由所述栅线缝隙刻蚀去除各个所述绝缘层至暴露出所述停止层，以形成多个绝缘层间隙。

在本申请的一个实施方式中，在所述沟道孔内形成沟道结构包括：在所述沟道孔的内壁上依次形成存储介质层、隧穿层和沟道层，以及以介电材料填充所述沟道孔的剩余空间；其中，所述方法还包括：经由所述绝缘层间隙依次去除所述停止层、以及与所述停止层相邻的所述存储介质层的部分，使所述绝缘层间隙扩大至所述隧穿层；以及填充扩大后的所述绝缘层间隙，以形成延伸至所述隧穿层并隔断所述存储介质层的第二绝缘层。

在本申请的一个实施方式中，所述存储介质层包括在所述沟道孔的内壁上依次形成的电荷阻挡层和电荷捕获层，以及经由所述绝缘层间隙依次去除所述停止层、以及与所述停止层相邻的所述存储介质层的部分，使所述绝缘层间隙扩大至所述隧穿层包括：经由所述绝缘层间隙依次去除所述停止层、与所述停止层相邻的所述电荷阻挡层的对应于所述停止层的部分、以及与所述电荷阻挡层相邻的所述电荷捕获层的对应于所述停止层的部分，使所述绝缘层间隙扩大至所述隧穿层。

在本申请的一个实施方式中，所述电荷阻挡层和所述隧穿层的材料包括氧化硅，所述电荷捕获层的材料包括氮化硅。

在本申请的一个实施方式中，填充扩大后的所述绝缘层间隙，以形成延伸至所述隧穿层并隔断所述存储介质层的第二绝缘层包括：经由所述栅线缝隙填充扩大后的所述绝缘层间隙，以形成延伸至所述隧穿层并隔断所述存储介质层的第二绝缘层；以及在所述栅线缝隙中形成栅线缝隙绝缘层，其中，所述栅线缝隙绝缘层与所述第二绝缘层同步形成并具有相同的材料。

在本申请的一个实施方式中，所述栅线缝隙绝缘层、所述第二绝缘层、以及所述绝缘层的材料包括氧化硅。

在本申请的一个实施方式中，形成贯穿所述堆叠结构的栅线缝隙之后，所述方法还包括：经由所述栅线缝隙去除所述栅极牺牲层以形成牺牲间隙；以及在所述牺牲间隙内形成栅极层。

在本申请的一个实施方式中，所述栅极层的材料包括金属钨。

本申请的另一方面提供了一种三维存储器，该三维存储器包括：堆叠结构，包括多个栅极层和多个第二绝缘层，所述栅极层和所述第二绝缘层交替叠置；以及沟道结构，贯穿所述堆叠结构，包括由所述沟道结构的外侧向所述沟道结构的中心依次排布的存储介质层、隧穿层和沟道层，其中，所述第二绝缘层隔断所述存储介质层并延伸至所述隧穿层。

在本申请的一个实施方式中，所述存储介质层包括由所述沟道结构的外侧向所述沟道结构的中心依次排布的电荷阻挡层和电荷捕获层。

在本申请的一个实施方式中，所述第二绝缘层、所述电荷阻挡层和所述隧穿层的材料包括氧化硅，所述电荷捕获层的材料包括氮化硅。

本申请的又一方面还提供了一种存储系统，该存储系统可包括至少一个如上所述的三维存储器；以及控制器，与至少一个所述三维存储器电连接，用于控制至少一个所述三维存储器。

根据本申请的三维存储器的制备方法，通过设置停止层，使得绝缘层和沟道结构中对应的部分可以在两个不同工艺中分别被去除。即，可以首先去除绝缘层，然后在停止层去除之后，再去除沟道结构中对应的部分(电荷阻挡层及电荷捕获层)。有利于避免或减少对沟道结构的与被去除的各部分沟道结构上下相邻的部分造成严重破坏，更有利于避免或减少这些结构被全部去除而导致三维存储器坍塌的情况发生。进而还有助于实现隔断电荷在沟道结构(电荷捕获层)中的纵向迁移，可有效地降低存储单元与存储单元之间耦合，有利于提升三维存储器的可靠性和数据保持能力。

附图说明

通过参照以下附图所作的对非限制性实施方式的详细描述，本申请的其它特征、目的和优点将会变得更加明显。本申请的实施方式在附图的图示中以示例性的方式而非限制性的方式示出，在附图中，相同的附图标记指示类似的元件。其中：

图1是相关技术中一种三维存储器的沟道结构的局部电镜扫描图片；

图2是相关技术中另一种三维存储器的沟道结构的局部电镜扫描图片；

图3A至图3B是相关技术中一种实现隔断沟道结构的电荷捕获层的工艺方法的示意简图；

图4A至图4C是相关技术中另一种实现隔断沟道结构的电荷捕获层的工艺方法的示意简图；

图5是相关技术中沟道结构的电荷阻挡层被破坏导致结构坍塌情况的电镜扫描图片；

图6是根据本申请示例性实施方式的三维存储器的制备方法的工艺流程图；

图7A至图7K是根据本申请示例性实施方式的三维存储器的制造工艺示意图；

图8是根据本申请一个示例性实施方式的存储系统的示意图；以及

图9是根据本申请另一个示例性实施方式的存储系统的示意图。

具体实施方式

以下将结合附图对本申请进行详细描述，本文中提到的示例性实施方式仅用于解释本申请，并非用于限制本申请的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。

在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表示近似，而不用作表示程度，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。应理解，在本说明书中，第一、第二等表述仅用于将一个特征与另一个特征区分开来，而不表示对特征的任何限制，尤其不表示任何先后顺序。

还应理解，诸如“包括”、“包括有”、“具有”、“包含”和/或“包含有”等表述在本说明书中是开放性而非封闭性的表述，其表示存在所陈述的特征、元件和/或部件，但不排除一个或多个其它特征、元件、部件和/或它们的组合的存在。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，其修饰整列特征，而非仅仅修饰列表中的单独元件。此外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性”旨在指代示例或举例说明。

此外，在本申请中当使用“连接”、“覆盖”和/或“在…上形成”等表述时，可表示相应部件之间为直接的接触或间接的接触，除非有明确的其它限定或者能够从上下文推导出。

除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本申请所属领域中普通技术人员的通常理解相同的含义。此外，除非本申请中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。

如本文所使用的，术语“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。添加在衬底的顶部的材料可以被图案化或者可以保持未图案化。另外，衬底可以包括各种各样的半导体材料，诸如硅、锗、砷化镓、磷化铟等。可选地，衬底可以由诸如玻璃、塑料或蓝宝石晶圆的非导电材料来制成。衬底可以是单层或者包含多个层。

如本文所使用的，术语“层”指的是具有一定厚度的材料部分。层可以是均匀的或不均匀的连续结构的区域，其中不均匀的连续结构具有比连续结构的厚度小或大的厚度。

如本文所使用的，术语“三维存储器”是指在横向地定向的衬底上具有垂直地定向的存储单元晶体管串的半导体器件，使得存储单元晶体管串在相对于衬底的垂直或大致垂直的方向上延伸。如本文所使用的，术语“垂直的/垂直地”意指垂直或大致垂直于衬底的横向表面。

在下文中描述了本申请的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本申请。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本申请。

需要说明的是，在不冲突的情况下，本申请中的实施方式及实施方式中的特征可以相互组合。此外，除非明确限定或与上下文相矛盾，否则本申请所记载的方法中包含的具体步骤不必限于所记载的顺序，而是可以任意顺序执行或并行地执行。

在三维存储器工艺中，将堆叠结构中的各层厚度压缩变薄可以满足在垂直高度方向堆叠更多的层(Tiers)，以在同样深宽比下实现更高的存储密度。参见附图1中沟道结构的形式，其中电荷捕获层N为由上至下延伸设置，不同栅极层(或字线，WL)所对应的电荷捕获层上下连通、并未隔断。然而受到各层厚度减薄的影响，一方面，电荷捕获层中电荷的纵向迁移更加容易，导致三维存储器的数据保持性能变差；另一方面，导致存储单元与存储单元之间的耦合(Coupling)更加严重。通过隔断沟道结构中的电荷捕获层的方法，使堆叠结构中各栅极层分别对应一段彼此分隔开的、独立的电荷捕获层(Isolated Trap SIN)，如图2中所示，可以有效地降低存储单元与存储单元之间的耦合，同时完全隔断电荷的纵向迁移，提升三维存储器的可靠性和数据保持能力。因此，如何较好地实现隔断沟道结构中的电荷捕获层，使堆叠结构中各栅极层分别对应一个被独立分隔开的电荷捕获层(IsolatedTrap SIN)是需要解决的问题。

结合上文所述，在相关技术中，为了隔断沟道结构的电荷捕获层，以实现堆叠结构中各栅极牺牲层202(置换后的各栅极层)分别对应彼此隔离开的一段电荷捕获层，部分采取的工艺方法是在堆叠结构中刻蚀形成沟道孔210(图3A)以后，经由沟道孔210刻蚀各栅极牺牲层202，使得在沟道孔内各栅极牺牲层202相对于各绝缘层201凹入一段距离，形成图3B中所示的沟道孔210’的形貌。可见，沟道孔210的关键尺寸由图3A中所示的CD1增大为图3B中所示的CD2，由于沟道孔210的关键尺寸变大，导致三维存储器中核心区形成的存储单元串的密度降低，不利于三维存储器存储量的提高。

在相关技术中，为了隔断沟道结构中的电荷捕获层212，以实现堆叠结构中各栅极层204分别对应彼此隔离开的一段电荷捕获层212，还有部分采取的工艺方法是，形成包括金属钨的栅极层204(图4A)，对例如栅线缝隙(未示出)中的钨进行回刻后，进而经由例如栅线缝隙去除绝缘层201(图4B)，然后切断沟道结构中的电荷阻挡层211和电荷捕获层212。这种方式的弊端在于，在去除绝缘层201的过程中，距离例如栅线缝隙较近的外排沟道结构的电荷阻挡层211因为受到刻蚀的时间更长，所以在该电荷阻挡层211的对应绝缘层201的部分被去除后，刻蚀还会沿着图4C中所示的Z方向继续进行，导致电荷阻挡层211的对应于栅极层204的部分也会被部分刻蚀甚至完全去除。图4C为图4B中A区域的局部视图，如图4C中虚线框B部分所示，若电荷阻挡层211的对应于栅极层204的部分被部分去除，该破坏会造成三维存储器结构的不稳定，影响三维存储器的使用性能。若位于栅极层204和电荷捕获层212之间的部分电荷阻挡层211被完全去除，如图4C中虚线框C部分所示，则会导致三维存储器该部分结构中栅极层的坍塌。参见图5，图5所示为一个实施方式中由于上述原因造成部分栅极层结构坍塌(图5中虚线框D所圈出的部分)的电镜扫描图片。

针对相关技术中为了隔断电荷捕获层212，以实现堆叠结构中各栅极层204分别对应彼此隔离开的一段电荷捕获层212的操作工艺中所存在的上述问题，本申请提供了一种三维存储器的制备方法，该方法可较好地实现对沟道结构中电荷捕获层的隔断操作，接下来将结合附图和具体实施方式对本申请进行详细说明。

图6所示为根据本申请示例性实施方式的三维存储器的制备方法的流程图。图7A至图7K示出了根据本申请的一个示例性实施方式的三维存储器的各项制备工艺。根据本申请示例性实施方式的三维存储器的制备方法1000可包括如下步骤：

S1，在衬底上形成包括多个绝缘层201和多个栅极牺牲层202的堆叠结构200，绝缘层201和栅极牺牲层202交替叠置；

S2，形成贯穿堆叠结构200的沟道孔210；

S3，经由沟道孔210去除部分绝缘层201，使每个绝缘层201相对于栅极牺牲层202从沟道孔210凹入一段距离以形成绝缘层凹槽201-1；

S4，在绝缘层凹槽201-1内形成停止层203；以及

S5，在沟道孔210内形成沟道结构220。

下面将结合具体实施方式来详细说明上述各步骤。

根据方法1000中的步骤S1，首先设置衬底(未示出)，衬底可用于支撑其上的器件结构。衬底可例如包括单晶硅(Si)、单晶锗(Ge)、III-V族化合物半导体材料、II-VI族化合物半导体材料或在本领域中已知的其它半导体材料中的至少一种。在一个实施方式中，衬底例如是掺杂的单晶硅衬底。衬底可以是P型衬底或N型衬底，衬底中还可以包括N阱和/或P阱。在其它一些实施方式中，衬底还可以是复合衬底。可以理解的是，本申请不限于此，衬底可根据实际需要进行设置和选择。

接下来，在半导体衬底上形成包括交替叠置的多个绝缘层201和多个栅极牺牲层202的堆叠结构200，如图7A所示。在一个实施方式中，可采用包括诸如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或其任何组合的薄膜沉积工艺在衬底上交替形成上述的多个绝缘层201和多个栅极牺牲层202。其中，绝缘层201的材料可包括例如氧化硅。栅极牺牲层202的材料可包括例如氮化硅。可以理解的是，图7A至图7K中所示的可仅为三维存储器的局部结构，并且绝缘层201及栅极牺牲层202的个数和厚度可根据实际情况选择和设定，本申请对此不作限定。

根据方法1000中的步骤S2，形成贯穿堆叠结构200的沟道孔210。在一个实施方式中，在堆叠结构200的例如核心区，可形成例如规则排列的多排沟道孔210。具体地，在该步骤中，可采用例如干法刻蚀或湿法刻蚀工艺形成贯穿堆叠结构200并延伸至衬底的多个沟道孔210。图7A中仅示意性地示出了堆叠结构200的部分结构中的一个沟道孔210。

根据方法1000中的步骤S3，经由沟道孔210去除部分绝缘层201，使每个绝缘层201相对于栅极牺牲层202从沟道孔210凹入一段距离以形成绝缘层凹槽201-1。在一个实施方式中，例如可采用湿法刻蚀，选择相对于栅极牺牲层202而言，对于绝缘层201具有更高刻蚀选择比的刻蚀剂，即，在所选择的刻蚀剂的作用下，绝缘层201会被刻蚀，而栅极牺牲层202不会被刻蚀。经由沟道孔210注入所选择的刻蚀剂，一定时间后，堆叠结构200中各绝缘层201的暴露于沟道孔210中的端部被刻蚀，各个绝缘层201相对于各个栅极牺牲层202由沟道孔210的初始内壁凹入一段距离，使各个绝缘层由沟道孔210形成绝缘层凹槽201-1，如图7B所示。可以理解的是，形成绝缘层凹槽201-1的方式并不限于此，在其它实施方式中，还可以采用其它工艺方法实现，本申请对其不作具体限定。

根据方法1000中的步骤S4，在绝缘层凹槽201-1内形成停止层203。在一个实施方式中，在绝缘层凹槽201-1内形成停止层203可以包括如下步骤：经由沟道孔210形成填充绝缘层凹槽201-1并覆盖栅极牺牲层202的端部的停止层203；以及去除停止层203的覆盖栅极牺牲层202的端部的部分，仅保留停止层203的填充于绝缘层凹槽201-1的部分。

在一个实施方式中，例如可通过一种或多种沉积工艺在沟道孔210内沉积停止层203，停止层203填充于所形成的绝缘层凹槽201-1内并同时覆盖于栅极牺牲层202的暴露于沟道孔210内的端面，如图7C所示。

在一个实施方式中，停止层203的材料可选择与绝缘层201和栅极牺牲层202均具有较高的刻蚀选择比的材料。例如，在一个实施方式中，绝缘层201的材料与停止层203的材料之间、以及栅极牺牲层202的材料与停止层203的材料之间的刻蚀选择比均大于200，即，在相同的刻蚀条件下，绝缘层201或栅极牺牲层202的刻蚀速率高于停止层203的刻蚀速率，换言之，在相同的刻蚀条件下，绝缘层201或栅极牺牲层202的材料可被去除，而停止层203的材料可不被去除。

接下来，可采用例如干法或湿法刻蚀工艺去除停止层203的覆盖栅极牺牲层202的端部的部分，使栅极牺牲层202的端部重新暴露于沟道孔210内，保留停止层203的填充于绝缘层凹槽201-1的部分。如图7D所示，此时沟道孔210的内表面所暴露的为交替叠置的停止层203和栅极牺牲层202的端部。

根据方法1000中的步骤S5，在沟道孔210内形成沟道结构220。在一个实施方式中，在沟道孔210内形成沟道结构220包括：在沟道孔210的内壁上依次形成电荷阻挡层211、电荷捕获层212、隧穿层213和沟道层214；以及以介电材料填充所述沟道孔210的剩余空间，形成如图7E中所示的中心绝缘结构215。电荷阻挡层211、电荷捕获层212、隧穿层213、沟道层214以及中心绝缘结构215共同构成沟道结构220。其中，电荷阻挡层211和电荷捕获层212可被称作存储介质层。

在该步骤中，可采用诸如CVD、PVD、ALD或其任何组合薄膜沉积工艺，沿沟道孔210的内壁依次沉积电荷阻挡层211、电荷捕获层212、隧穿层213以及第一沟道层214。电荷阻挡层211、电荷捕获层212以及隧穿层213的材料可例如依次包括氧化硅、氮化硅以及氧化硅，第一沟道层214的材料可包括多晶硅(Poly)。其中，电荷捕获层212例如可储存捕获的电子。形成上述“ONOP”(Oxide-Nitride-Oxide-Poly)的结构之后，可在沟道孔210的中心的剩余空间内填充例如氧化硅形成中心绝缘结构215，如图7E所示。

在完成上述各工艺步骤的基础上，根据本申请的一个实施方式，三维存储器的制备方法1000还可以包括如下步骤：

S6，置换各个栅极牺牲层202为栅极层204；

S7，去除各个绝缘层201以形成多个绝缘层间隙201-2；

S8，经由绝缘层间隙201-2依次去除停止层203、以及与停止层203相邻的存储介质层的部分，使绝缘层间隙201-2扩大至隧穿层213；以及

S9，填充扩大后的绝缘层间隙201-2，以形成延伸至隧穿层213并隔断电荷捕获层212的第二绝缘层205。

根据上述步骤S6，置换各个栅极牺牲层202为栅极层204。在一个实施方式中，置换各个栅极牺牲层202为栅极层204的方法可以包括：形成贯穿堆叠结构200的栅线缝隙(未示出)；经由所形成的栅线缝隙去除栅极牺牲层202以形成牺牲间隙202-1(图7F)；以及在所形成的牺牲间隙202-1内形成栅极层204(图7G)。

在一个实施方式中，可采用干法或湿法刻蚀工艺形成贯穿堆叠结构200的栅线缝隙。然后经由栅线缝隙去除栅极牺牲层202以形成牺牲间隙202-1，如图7F所示。作为示例，在该步骤中，可利用栅线缝隙作为刻蚀剂通道，采用例如各向同性刻蚀去除堆叠结构200中的栅极牺牲层202。各向同性刻蚀可采用选择性的湿法刻蚀或气相刻蚀。在湿法刻蚀中，使用刻蚀溶液作为刻蚀剂，并将半导体结构浸没在刻蚀溶液中。在气相刻蚀中，使用刻蚀气体作为刻蚀剂，并将半导体结构暴露于刻蚀气体中。在堆叠结构200中的绝缘层201和栅极牺牲层202分别为氧化硅和氮化硅的情形下，在湿法刻蚀中，可采用磷酸溶液作为刻蚀剂，在气相刻蚀中，可采用C

接下来，在去除栅极牺牲层202后所形成的牺牲间隙202-1内形成栅极层204。在一个实施方式中，可采用诸如CVD、PVD、ALD或其任何组合薄膜沉积工艺，沿牺牲间隙202-1的内壁依次沉积高介电常数(HiK)介质层、黏合层以及金属导电层。作为示例，其中，黏合层的材料例如可为钛(Ti)或氮化钛(TiN)，金属导电层的材料例如可以是金属钨(W)。在置换各个栅极牺牲层202为栅极层204后，可以将此时的堆叠结构记为200’，如图7G所示。

根据上述步骤S7，去除堆叠结构200’中的各个绝缘层201以形成多个绝缘层间隙201-2。在一个实施方式中，同样可经由前文所述的栅线缝隙，采用例如干法刻蚀或湿法刻蚀工艺去除堆叠结构200’中的各个绝缘层201。在该刻蚀步骤中，同样由于刻蚀剂的选择性，与绝缘层201相邻的栅极层204(其中的高介电常数介质层)不会被刻蚀。位于绝缘层201与沟道结构220的电荷阻挡层211之间的停止层203，由于其材料如前文所述与绝缘层201的材料相比具有较高的刻蚀选择比，因此，在该刻蚀步骤中，停止层203不会被刻蚀，且该刻蚀操作停止与停止层203，如图7H所示。该步骤结束后，绝缘层201被去除，暴露出各停止层203，而在各停止层203后面与各停止层203相邻的是沟道结构220中的电荷阻挡层211的对应于各绝缘层间隙201-2的部分。

根据上述步骤S8，经由绝缘层间隙201-2依次去除停止层203、以及与停止层203相邻的存储介质层的部分，使绝缘层间隙201-2扩大至隧穿层213。其中，存储介质层包括与停止层203依次相邻的电荷阻挡层211以及电荷捕获层212。去除与停止层203相邻的存储介质层的部分包括：依次去除与停止层203相邻的电荷阻挡层211的对应于停止层203的部分、以及与电荷阻挡层211相邻的电荷捕获层212的对应于停止层203的部分，以使绝缘层间隙201-2扩大至隧穿层213。

在一个实施方式中，电荷阻挡层211的材料例如为氧化硅，由于阻挡层203的材料与氧化硅之间具有较大的刻蚀选择比，因此，通过选择适当的刻蚀剂，可经由绝缘层间隙201-2去除暴露出的停止层203，使刻蚀操作停止与暴露出的电荷阻挡层211的对应于原停止层203的部分。并且，通过选择适当的刻蚀剂，该刻蚀操作亦不会对栅极层204产生刻蚀，只有停止层203被去除，绝缘层间隙201-2扩大至电荷阻挡层211，如图7I所示。

接下来，经由绝缘层间隙201-2，进一步刻蚀电荷阻挡层211暴露出的部分。在一个实施方式中，电荷阻挡层211的材料例如为氧化硅，电荷捕获层212的材料例如为氮化硅，可通过选择对于电荷捕获层212的氮化硅及相邻的栅极层204中的高介电常数介质层均具有较高选择比的适当的刻蚀剂，以去除电荷阻挡层211的对应于原停止层203(或对应于扩大后的绝缘层间隙201-2)的部分。可以理解的是，由于停止层203的设置，绝缘层201已先被去除，再经过去除停止层203后，各个沟道结构220的电荷阻挡层211均被暴露出来，可如上所述再执行单独去除电荷阻挡层211的步骤。即，通过设置停止层203，绝缘层201(氧化硅材料)和电荷阻挡层211(氧化硅材料)可以在两个工艺步骤中分别被去除。更具体地，具有更多材料、需要被刻蚀时间较长的绝缘层201先被去除，然后间隔在绝缘层201和电荷阻挡层211之间的停止层203被去除，接下来，再通过一步单独的刻蚀工艺去除具有较少材料、需要被刻蚀的时间较短的电荷阻挡层211。这样就可以较好地避免绝缘层201和对应于绝缘层201的电荷阻挡层211的部分在同一个工艺中被去除时，位于栅极层204和沟道结构220的电荷捕获层212之间的电荷阻挡层211部分被严重破坏甚至全部去除的情况。具体而言，如前文中所描述的，由于在刻蚀操作中，刻蚀剂是首先充满例如栅线缝隙中，经由栅线缝隙逐渐向堆叠结构200’的内部刻蚀绝缘层201，所以，距离栅线缝隙越近的外排沟道结构220的电荷阻挡层211被刻蚀的时间越长。在刻蚀操作由外向内逐渐推进的过程中，距离例如栅线缝隙越近的外排沟道结构220，其电荷阻挡层211的对应绝缘层201的部分被去除后，因为向距离栅线缝隙较远的内排沟道结构220的刻蚀仍在进行，所以距离栅线缝隙越近的外排沟道结构220的部分结构仍长时间处于刻蚀剂中。加之该步骤刻蚀操作的各向同性特性，因而刻蚀会沿Z方向(参见图4C)继续进行，对位于栅极层204和沟道结构220的电荷捕获层212之间的电荷阻挡层211继续刻蚀，对该部分电荷捕获层212造成较严重的破坏，影响该部分结构的稳定性，甚至会将位于栅极层204和沟道结构220的电荷捕获层212之间的电荷阻挡层211全部去除，造成其所连接的栅极层的坍塌。

相比较地，本申请提供的三维存储器的制备方法，通过停止层203的设置，具有更多材料、需要被刻蚀时间较长的绝缘层201可以经由在先的一道刻蚀工艺先被去除。然后，在停止层203去除后，多个沟道结构220的电荷阻挡层211均被暴露出来，由于不需要再花费很长时间刻蚀绝缘层201，可以理解，刻蚀剂经由栅线缝隙和绝缘层间隙201-2到达各沟道结构220的电荷阻挡层211的时间几乎相同，加之电荷阻挡层211的要被去除的部分材料较少，需要的刻蚀时间较短，因而，电荷阻挡层211的刻蚀程度可以得到较好地控制。对应于绝缘层201(或对应于原停止层203)的部分电荷阻挡层211被去除后刻蚀即可停止，不会沿Z向继续刻蚀，或者沿Z向继续刻蚀的量很小，有利于避免或减少对位于栅极层204和沟道结构220的电荷捕获层212之间的电荷阻挡层211部分造成严重破坏，更有利于避免或减少该部分电荷阻挡层211被全部去除而导致栅极层坍塌的情况发生。从而有利于后续工艺中较好地形成对电荷捕获层212的隔断，以实现堆叠结构200’中各栅极层204分别对应彼此隔离开的一段电荷捕获层212，进而有效地降低存储单元与存储单元之间耦合，同时完全隔断电荷的纵向迁移，提升三维存储器的可靠性和数据保持能力。

在如上所述经由绝缘层间隙201-2刻蚀电荷阻挡层211暴露出的部分后，接下来，仍然经由绝缘层间隙201-2继续刻蚀电荷捕获层212对应原停止层203的部分。从而实现切断电荷阻挡层211和电荷捕获层212的对应于原有的各绝缘层201(或原有的各停止层203)的部分，保留电荷阻挡层211和电荷捕获层212的对应于各栅极层204的部分，并使绝缘层间隙201-2扩大至隧穿层213，如图7J所示。

根据上述步骤S9，填充扩大后的绝缘层间隙201-2，以形成延伸至隧穿层213并隔断电荷捕获层212的第二绝缘层205。在一个实施方式中，可以通过氧化硅材料填充所形成的延伸至隧穿层213的绝缘层间隙201-2，形成延伸至隧穿层213并隔断电荷捕获层212和电荷阻挡层211的第二绝缘层205，如图7K所示。在一个实施方式中，可以经由栅线缝隙填充扩大后的绝缘层间隙201-2，在形成延伸至隧穿层213并隔断电荷捕获层212的第二绝缘层205的同时，可以在栅线缝隙中同步形成栅线缝隙绝缘层(未示出)，栅线缝隙绝缘层与第二绝缘层205可以包括相同的材料，例如氧化硅。

本申请的另一方面还提供了一种三维存储器。该三维存储器可依据本申请提供的上述三维存储器制造方法的至少部分方法制造。三维存储器可以包括由交替叠置的多个栅极层204和多个第二绝缘层205组成的堆叠结构200’，还可以包括贯穿堆叠结构200’的多个沟道结构220，沟道结构220可以包括由其外侧向其中心依次排布的存储介质层、隧穿层213和沟道层214。其中，第二绝缘层205隔断存储介质层并延伸至隧穿层213。在一个实施方式中，存储介质层可以包括由沟道结构220的外侧向沟道结构220的中心依次排布的电荷阻挡层211和电荷捕获层212，第二绝缘层205隔断电荷阻挡层211和电荷捕获层212延伸至隧穿层213。沟道结构220的电荷捕获层212被隔断为多个部分，从而实现堆叠结构200’中各栅极层204分别对应彼此隔离开的一段电荷捕获层212，进而可以有效地降低存储单元与存储单元之间耦合，同时完全隔断电荷的纵向迁移，有利于提升三维存储器的可靠性和数据保持能力。

在一个实施方式中，第二绝缘层205、电荷阻挡层211和隧穿层213的材料例如可以包括氧化硅，电荷捕获层212的材料例如可以包括氮化硅。

可以理解的是，根据本申请实施方式的三维存储器的相关信息还可由前文对制备三维存储器的方法1000的具体描述中获知，因此为了本申请内容的简明，在此不再重复介绍。

综上所述，根据本申请提供的三维存储器的制备方法，通过设置停止层203，使得绝缘层201中的氧化硅材料和沟道结构中电荷阻挡层211中的氧化硅材料可以在两个不同工艺中分别被去除。即，首先去除绝缘层201，然后在停止层203去除之后，再去除沟道结构中电荷阻挡层211。有利于避免或减少对位于栅极层204和沟道结构220的电荷捕获层212之间的电荷阻挡层211部分造成严重破坏，更有利于避免或减少该部分电荷阻挡层211被全部去除而导致栅极层坍塌的情况发生。进而可以实现沟道结构的电荷捕获层212的对应于绝缘层201的部分被形成的第二绝缘层隔断，使得各栅极层204分别对应一段彼此由第二绝缘层分隔开的电荷捕获层212。最终以实现有效地降低存储单元与存储单元之间耦合，同时完全隔断电荷的纵向迁移，提升三维存储器的可靠性和数据保持能力。

又一方面，本申请还提供了一种存储系统。图8和图9是根据本申请实施方式的存储系统2000a和2000b的示意图。如图8和图9所示，存储系统2000a或2000b可包括至少一个三维存储器2100和控制器2200，其中，三维存储器2100可以是根据本申请上文任意所述实施方式提供的三维存储器，并可相应地包括根据本申请上文任意所述示例性实施方式所描述的结构，在此不再赘述。

控制器2200可通过例如通道(未示出)与三维存储器2100电连接并控制三维存储器2100，三维存储器2100可基于控制器2200的控制而执行操作。示例性地，三维存储器2100可例如通过通道从控制器2200接收命令和地址并且访问响应于该地址的沟道结构的区域。换言之，三维存储器2100可对由地址选择的区域执行与命令相对应的内部操作。

在一些示例中，控制器2200和一个或多个三维存储器2100可被集成到各种类型的存储设备中，换言之，存储系统2000a、2000b可被实施并且封装到不同类型的最终电子产品中。在如图8所示的一个示例中，控制器2200和单个三维存储器2100可被集成到存储卡形式的存储系统2200a中。存储卡可包括PC卡(PCMCIA，个人计算机存储卡国际协会)、紧凑闪存(CF)卡、智能媒体(SM)卡、存储棒、多媒体卡(MMC、RS-MMC、MMCmicro)、SD卡(SD、miniSD、microSD、SDHC)、通用闪存存储卡(UFS)等。存储卡形式的存储系统2200a还可包括将其与主机(未示出)耦合的存储卡连接器2300a。

在如图9所示的另一示例中，控制器2200和多个三维存储器2100可被集成到例如固态硬盘(SSD)形式的存储系统2000b中。固态硬盘(SSD)还可包括将其与主机耦合的SSD连接器2300b。

尽管文中描述了三维存储器的示例性制备方法和结构，但可以理解的是，一个或多个特征可以从该三维存储器的结构中被省略、替代或者增加。另外，所举例的各层及其材料仅仅是示例性的。

以上描述仅为本申请的实施方式以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的保护范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离技术构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。