掌桥专利:专业的专利平台
掌桥专利
首页

一种数字信号处理器验证系统和验证方法

文献发布时间:2023-06-19 18:30:43


一种数字信号处理器验证系统和验证方法

技术领域

本发明属于电子元器件应用验证领域,具体涉及一种数字信号处理器验证系统和验证方法。

背景技术

电子设备中使用着大量各种类型的电子元器件,设备发生故障大多是由于电子元器件失效或损坏引起的,目前电子元器件研制完成后通过质量部门或第三方鉴定机构鉴定后即可提供单机方使用,鉴定试验基本按固定流程和项目进行试验,虽然器件通过了鉴定,但是使用过程中总会出现一些问题,如器件电性能比进口器件差、装联适应性差或环境适应性不理想等诸多问题,想要很好的解决此类问题,电子元器件上装前必须经过应用验证。

而目前没有对电子元器件上装前的应用验证方法和设备,无法直接获取对应电子元器件在实际应用过程中的质量。

发明内容

针对现有技术中存在的问题,本发明提供一种数字信号处理器验证系统和验证方法,能有效的提前暴露器件在板应用的薄弱环节和异常性能。

本发明是通过以下技术方案来实现:

一种数字信号处理器验证系统,包括上位机、主控区、待测区和外部仪表;

所述上位机依次连接主控区和待测区,所述外部仪表分别连接主控区和待测区;

所述主控区设置有主控DSP和与其双向电性连接的电源模块;

所述待测区设置有待测DSP和与其连接的时钟发生模块、Boot FLASH和SDRAM控制器,所述主控DSP与待测DSP双向电性连接,所述电源模块连接待测DSP。

优选的,所述上位机采用PC机,所述PC机用于流程控制和数据处理保存;

所述PC机通过上位机通讯模块双向电性连接主控DSP。

优选的,所述主控DSP还双向电性连接有显示和声光模块和辅助模块。

优选的,所述主控DSP与待测DSP基于Boot FLASH引导启动,且主控DSP与待测DSP采用四通道link port进行双向实时通讯。

优选的,所述主控区和待测区设置于同一通用板卡上,所述上位机外挂与通用板卡上。

优选的,所述时钟发生模块采用同一晶振作为时钟源,经倍频电路倍频至预设的工作频率。

一种数字信号处理器验证方法,包括以下步骤:

通过分析待测器件的应用场景和器件特性预设上位机流程控制程序;

将两个待测器件分别装配于主控区和待测区,通过电装配试验验证待测器件装联适应性;

基于析待测器件的应用场景和器件特性在主控区输入预设条件,并将主控区的待测器件输出信息传至待测区的待测器件内;对待测器件输入输出状态及电源电压范围验证功能性能测试完整性;

对装配好的主控区和待测区进行高低温工作、温度循环、随机振动和机械冲击试验验证器件环境适应性;

对验证数据和结论进行分析,得到待测器件成熟度等级和可用度等级。

优选的,所述电装配装联适应性验证按照航天电装工艺要求进行装联适应性验证,结合板级热学环境适应性试验后采用10倍放大镜对焊点进行检查,要求器件管脚、焊接部位不出现裂纹等异常现象。

优选的,所述功能性能测试完整性验证的方法为,通过检测装置检测输出型号的完整性,通过改变供电电压验证待测器件对供电系统容差的耐受范围。

优选的,所述器件环境适应性的验证方法为通过热学、力学试验验证器件耐受不同工作环境的能力;其中,热学环境中的温度应力用于诱发器件出现焊点开裂、材料退化和电参数漂移等故障;力学环境中的机械应力用于诱发器件出现结构损坏、机械强度损失、磨损增加和电参数漂移故障。

与现有技术相比,本发明具有以下有益的技术效果:

本发明提供一种数字信号处理器验证系统和验证方法,包括上位机、主控区、待测区和外部仪表;所述上位机依次连接主控区和待测区,所述外部仪表分别连接主控区和待测区;所述主控区设置有主控DSP和与其双向电性连接的电源模块,所述待测区设置有待测DSP和与其连接的时钟发生模块、Boot FLASH和SDRAM控制器,所述主控DSP与待测DSP双向电性连接,所述电源模块连接待测DSP;本申请在使用时,通过分析待测器件的应用场景和器件特性预设上位机流程控制程序;将两个待测器件分别装配于主控区和待测区,通过电装配试验验证待测器件装联适应性;基于析待测器件的应用场景和器件特性在主控区输入预设条件,并将主控区的待测器件输出信息传至待测区的待测器件内;对待测器件输入输出状态及电源电压范围验证功能性能测试完整性;对装配好的主控区和待测区进行高低温工作、温度循环、随机振动和机械冲击试验验证器件环境适应性;对验证数据和结论进行分析,得到待测器件成熟度等级和可用度等级;本申请能够针对性的验证评价器件板级电装联性能和板级的功能、性能及器件在板级工作状态下的热学、力学环境适应性能,更接近于实际应用工况,更具有针对性,能有效的提前暴露器件在板应用的薄弱环节和异常性能,是对器件鉴定试验的补充和完善更能有效和充分评价器件设计和制造工艺的成熟度,有利于促进器件的推广和应用。

附图说明

图1为本发明一种数字信号处理器验证系统示意图;

图2为本发明一种数字信号处理器验证方法流程图。

具体实施方式

下面结合具体的实施例对本发明做进一步的详细说明,所述是对本发明的解释而不是限定。

为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。

需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

本发明提供一种数字信号处理器验证系统,如图1所示,包括上位机、主控区、待测区和外部仪表;

所述上位机依次连接主控区和待测区,所述外部仪表分别连接主控区和待测区;

所述主控区设置有主控DSP和与其双向电性连接的电源模块;

所述待测区设置有待测DSP和与其连接的时钟发生模块、Boot FLASH和SDRAM控制器,所述主控DSP与待测DSP双向电性连接,所述电源模块连接待测DSP。

所述外部仪表包括精密可调电压源、波形发生器、示波器、精密数字万用表,由精密可调电压源为器件提供电压,波形发生器提供输入波形,通过示波器采集输出波形和精密数字万用表采集器件工作电流,通过测试数据分析判断器件工作性能是否正常。

优选的,所述上位机采用PC机,所述PC机用于流程控制和数据处理保存;所述PC机通过上位机通讯模块双向电性连接主控DSP,具体的,本领域技术人员可以通过预设PC机内置的验证系统,其基于待测器件电器装联特性,通过电特性验证输入输出型号完整性和电源适应性,系统级热学、力学试验验证数字信号处理器对不同应用场景环境适应性,通过验证提前识别器件的设计、制造中的薄弱环节反馈设计单位进行改进,通过试验验证评价器件的成熟度环境适应性,为选用和使用器件提供帮助。

优选的,所述主控DSP还双向电性连接有显示和声光模块和辅助模块;通过数字显示装置的判断待验器件的工作状态或通过LED光显示装置显示待验器件的工作状态。

所述辅助模块包括AD转换模块、声卡模块,用于拓展验证AD转换器功能、声卡功能时辅助模块提供对应输入激励资源,验证器件的该项功能。

优选的,本申请采用双向多通道实时通讯工作模式,具体为,所述主控DSP与待测DSP基于Boot FLASH引导启动,且主控DSP与待测DSP采用四通道link port进行双向实时通讯。

优选的,所述主控区和待测区设置于同一通用板卡上,所述上位机外挂与通用板卡上,对称性结构设计保证信号的对称性和完整性。

优选的,所述时钟发生模块采用同一晶振作为时钟源,经倍频电路倍频至预设的工作频率,同一时基倍频设计,保证为待验DSP提供的不同频率信号的同源性,从而保证时基信号的准确性。

本发明提供的一种优选实施例为:

硬件架构框图主要包验证板(主控区、待测区)、上位机以及外围仪表。算术逻辑单元ALU、DMA控制器、SDRAM控制器、link port、host port、可编程FLAG/GPIO、定时器、时钟发生模块等模块。主控区中集成了相应的控制及测试模块,可以覆盖待测器件的基本功能模块的测试与验证需求。

采用双处理器方案,主控DSP加装的待测器件为进口型号ADSP-TS101S,待测DSP加装的待测器件为国产LSDSPTS101C。

待验证的国产DSP外挂SDRAM作为数据存储器,在上位机及主控DSP的控制下实现片上DMA、link ports,timer,中断系统,CPU逻辑运算模块等片上资源测试与验证。采用进口与国产电路同一平台协同工作,验证国产电路与进口电路在功能及时序上的兼容性。

主控DSP外挂UART通讯接口电路ST16C554,以实现与上位机通信;上位机通过UART接口可实现对该板级试验系统的控制及中间试验数据的获取。国产与进口DSP均采用片外FLASH引导的启动方式。启动后双方采用四通道link port进行双向实时通讯,主控DSP亦是通过link port实现对国产DSP测试项目的控制及测试验证结果的获取。

板级试验系统采用同一晶振作为时钟源,经倍频电路倍频至所需试验的工作频率,根据试验需要,可实现多种倍频频率;时钟部分采用20MHz晶振为时钟源,配合时钟电路IDT5V928,来实现处理器工作频率的可调节,其可选倍频范围如表1。

表1

本申请可提供三种以上的电源模式电源,均采用可调电压的电源配置方案,以实现验证所需电源拉偏与电源电流的要求。

本发明提供一种数字信号处理器验证方法,如图2所示,包括以下步骤:

通过分析待测器件的应用场景和器件特性预设上位机流程控制程序;

将两个待测器件分别装配于主控区和待测区,通过电装配试验验证待测器件装联适应性;

基于析待测器件的应用场景和器件特性在主控区输入预设条件,并将主控区的待测器件输出信息传至待测区的待测器件内;对待测器件输入输出状态及电源电压范围验证功能性能测试完整性;

对装配好的主控区和待测区进行高低温工作、温度循环、随机振动和机械冲击试验验证器件环境适应性;

对验证数据和结论进行分析,统计分析数据的最大值、最小值、平均值和方差,可以判断该批次器件质量控制水平和工艺水平,稳定成熟的工艺才能生产出数据一致性好的产品,从而得到待测器件成熟度等级和可用度等级。

优选的,所述电装配装联适应性验证按照航天电装工艺要求进行装联适应性验证,结合板级热学环境适应性试验后采用10倍放大镜对焊点进行检查,要求器件管脚、焊接部位不出现裂纹等异常现象。

优选的,所述功能性能测试完整性验证的方法为通过信号源等外围系统提供输入信号,通过检测装置检测输出型号的完整性,通过改变供电电压验证待测器件对供电系统容差的耐受范围。

优选的,所述器件环境适应性的验证方法为通过热学、力学试验验证器件耐受不同工作环境的能力;其中,热学环境中的温度应力用于诱发器件出现焊点开裂、材料退化和电参数漂移等故障;力学环境中的机械应力用于诱发器件出现结构损坏、机械强度损失、磨损增加和电参数漂移故障。

最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明实施例技术方案的范围。

相关技术
  • 一种基于无人机数据链抗干扰的半实物验证系统及验证方法
  • 一种针织机械通信规范验证系统及验证方法
  • 一种3D打印作品多维数字水印添加验证系统以及方法
  • 一种3D打印作品射频加密验证系统及其方法
  • 处理器验证系统及基于处理器验证系统的处理器验证方法
  • 处理器验证系统及基于处理器验证系统的处理器验证方法
技术分类

06120115597902