具有集成可切换短路的双极结晶体管

技术领域

本申请案涉及具有集成可切换短路的双极结晶体管。

背景技术

双极结晶体管(BJT)的安全操作区(SOA)在用作共发射极配置中的电源开关时，受BVCEO(基极开路的集电极-发射极击穿)限制，这是由于晶体管电流增益(h

或者，电路可在BJT的发射极与基极之间添加电阻短路以将其击穿电压升高到更接近BVCBO(所谓的BVCES或BVCER)。然而，这必然抑制BJT电流增益，且因此损害BJT在增益及饱和电压方面的“开启功能”。此外，使用外部短路还将需要添加另一电路元件与其相关联成本。因此，本发明的目的是增加BJT的集电极-发射极击穿电压而不损害BJT的“开启功能”，且不引致外部电路元件的成本。

发明内容

本发明人通过在同一BJT芯片中集成可切换短路而实质上解决当前BJT的上述问题，所述可切换短路仅在BJT处于其关闭或阻断模式中时用作其发射极与基极之间的有效短路以便升高其击穿电压；且当BJT处于其开启状态时从电路功能上移除，因此其电流增益及饱和电压不降级。

本发明的一个示范性实施方案是以使得晶体管由BJT的集电极电压可切换地控制的方式在与BJT相同的半导体芯片中构建MOS晶体管。BJT集电极处的反向偏置电压接通MOS晶体管，因此有效地使发射极及基极短路以虹吸基极电流的部分来降低电流增益且增加击穿电压。否则，晶体管保持关闭，因此维持主机BJT的增益及饱和电压。

使用安置于BJT的集电极与发射极之间的集成箝位二极管进一步增强NMOS晶体管作为可切换短路的有效性。箝位二极管与BJT构建在相同半导体芯片中且经工程设计以在高于原生BJT BVCEO且低于BJT集电极-基极结(BVCBO)的雪崩击穿电压的电压下击穿。随着集电极-发射极电压增加，箝位二极管的添加有效地防止BJT进入骤回状况，这在集电极-发射极泄漏电流(ICES)在集电极-基极结处通过雪崩倍增产生载流子时发生，这增加基极电流的有效供应，并接通BJT且引起持续电压的崩溃。因此，箝位二极管在其高于BVCEO及骤回保持电压的击穿电压下针对集电极电压为安全操作区(SOA)提供保护。

从体现本发明的方面的BJT装置获取的TCAD模拟结果及测量同意，在稳态及切换条件下，在不损害晶体管增益及饱和电压的情况下实现更高电压阻断能力。

附图说明

本文中的所有图示仅为了说明目的且图示中的元件未按其真实比例绘制。不同图示中的相同参考数字是指类似元件。

图1描绘包括BJT、NMOS及箝位二极管的集成电路芯片的示意图。

图2及2A描绘图1中的集成电路芯片的俯视图的示意图。

图3描绘沿着图2及2A中的切割线3-3的集成电路芯片的横截面视图的示意图。

图4描绘BJT集电极电流对集电极电压及本发明的实施方案的优点。

图5描绘BJT的电流增益h

图6描绘图1中描绘的电路中的示范性NMOS的漏极电流对栅极电压。

图7描绘依据二极管与保护环之间的间距而变化的示范性箝位二极管的击穿电压。

具体实施方式

特定术语的定义

在本公开及权利要求书中使用的术语在本发明的背景中通常具有其在本领域中的普通含义。下文定义某些术语以向从业者提供关于本发明的描述的额外指导。将了解，相同事物可以一种以上方式来指称。因此，可使用替代语言及同义词。

集成电路芯片是在一块半导体材料(例如硅、氮化镓、碳化硅等)上形成的电子电路。在本发明的示范性实施例中，半导体电路芯片包括双极结晶体管、NMOS及箝位二极管。电路组件通过在具有低电阻的衬底顶部上生长的外延层中的掺杂区域及通过芯片表面上的金属进行内部连接。掺杂区域的掺杂是通过离子植入或气相沉积及热扩散。

双极结晶体管使用电子及空穴两者作为电荷载流子。其包括发射极、基极及集电极，它们在本申请案中公开的示范性实施例中是通过硅半导体芯片中的离子植入形成的。MOSFET使用电子或空穴作为电荷载流子。其包括源极及漏极，它们在本申请案中公开的示范性实施例中是通过硅半导体芯片中的离子植入形成的，且栅极元件包括通过二氧化硅层与半导体表面间隔的多晶硅。在本发明的其他实施例中，多晶硅栅极可用金属栅极代替。

为了使集成电路芯片根据设计起作用，需要在各个电路端子处为芯片供应适当电压。在示范性BJT中，集电极、基极和发射极端子延伸到芯片封装的表面以将电压供应施加到端子。此示范性电路芯片中的发射极端子处的电压被视为参考电压。其它端子及内部电路节点处的电压值是参考发射极端子处的电压来估值的。

电路中的可切换短路元件是连接在通常希望处于不同电压的电路的两个节点之间以实现低电阻，因此可以“可切换地”使电压接近相同电平的工具。高电阻及低电阻是相对术语。在示范性电路中，高电阻意指NMOS关闭且漏极与源极之间的电阻在100MΩ(例如，1V下的nA)的范围内；当NMOS由高于NMOS的阈值电压(在此实例中为约30V)的集电极电压接通时，漏极与源极之间的电阻为大约10kΩ(例如，5V下的0.5mA)。

反向及正向偏压描述跨p-n结施加的电压。正向偏压促进跨结流动的电流且反向偏压阻断电流流动。

在本文中，当将两个物件描述为彼此邻近时，其意指无与任一物件类似的中介物件定位于所述两个物件之间；当一个物件在另一个物件附近、上方或下方时，所述两个物件可物理接触或可不物理接触另一个物件；当两个物件彼此附接或附装时，其意指所述两个物件的某些部分物理接触。

图1描绘体现本发明的某些方面的集成电路芯片10。电路包括双极结晶体管(BJT)110、金属氧化物半导体场效应晶体管(MOSFET)120及箝位二极管130的组合。芯片通过三个接脚(发射极端子接脚3、基极端子接脚2及集电极端子接脚1)与外部通信。BJT是垂直装置，这意指集电极及发射极在芯片的相对表面上。MOSFET经配置为表面装置，其中电流非常接近芯片的顶表面在源极与漏极之间流动。

在图1中描绘的集成电路中，NMOS 120的栅极连接到集电极节点1，源极连接到节点3处的发射极且漏极连接到节点2处的基极。箝位二极管130与BJT并联连接，其中阳极及阴极分别连接到节点3处的发射极及节点1处的集电极。

如在本文的先前段落中提及，常规BJT的安全操作区(SOA)在用作电源开关时受BVCEO限制，这是由于晶体管增益h

在此示范性电路中，芯片上n沟道增强模式MOSFET开关形成于npn BJT基极区域内，其接通以实现发射极与基极之间的芯片上短路。通过使用多晶硅层或替代地顶部金属层而实施栅极。驱动MOSFET栅极的电压从BJT集电极内部导出。此配置以最小延迟实现短路且避免对外部偏压供应的需要。替代实施例是将耗尽模式p-MOSFET放置于BJT基极扩散与接触BJT发射极的补充BJT基极区域之间的集电极区域内。栅极电势可从基极或发射极电势导出，使得当集电极电势升高到高于p-MOSFET阈值电压时，p沟道形成。

由于在n-MOSFET实施方案中，沟道区域通过BJT集电极-基极结与集电极电势隔离，所以在高集电极偏压下无限制短路的趋势，且不会损失扩展击穿电压的能力。n-MOSFET110处的栅极电势可比BJT基极电势更正以敞开沟道且产生电阻短路。在仅BJT发射极、基极及集电极外部接脚可用的情况下，栅极从BJT集电极电势导出其偏压，从而在集电极电势增加时进一步增强沟道。

在p-MOSFET实施方案的情况中，栅极电势可比BJT集电极电势更负以敞开沟道且产生电阻短路。在仅BJT发射极、基极及集电极外部接脚可用的情况下，栅极从BJT基极或BJT发射极电势(优选地从BJT发射极电势，这是因为这是最负的电势)导出其偏压。如在n-MOSFET的情况中，栅极在集电极电势增加时进一步增强沟道但受耗尽限制。另一替代实施例是使用次级BJT而不是MOSFET。

用于增强BJT 110的击穿性能的第二措施是在集电极与发射极之间远离BJT集电极-基极结并入二极管130。二极管130被工程设计成在低于BVCES触发电压的电压下击穿，具有足够电压裕度以允许合理的击穿电流而不引起BJT集电极-基极结击穿。经添加箝位二极管允许电压额定值不由集电极-发射极骤回保持电压设定，而是由箝位二极管击穿电压设定，根据设计，所述箝位二极管击穿电压高于骤回保持电压。以这种方式，由于MOSFET120不需要在击穿时传输空穴电流，所以其可比没有此箝位二极管130的情况下将另外所需的更小。

箝位二极管130可通过多种手段制造以实现所要击穿特性。优选方式是通过部署与BJT 110基极区域分开且连接到发射极的额外基极区域来使用现有BJT工艺流程。箝位二极管击穿电压可通过以下方法降低：限制其与作为BJT 110终端结构的部分的掺杂保护环区域之间的场，从而在较低施加电压下实现临界场；或部署图案化额外基极区域，其弱化净掺杂，例如以在低于雪崩击穿的电压下促进穿通击穿；或部署具有窄尺寸的额外基极区域，其弱化总掺杂例如以在低于雪崩击穿的电压下促进穿通击穿；或将结的曲率半径布置成比BJT集电极-基极结的曲率半径更紧凑。

图2在覆叠基极掩模、发射极掩模及多晶硅掩模的接触掩模方面描绘图1中的集成电路芯片的俯视图的示意图。图2包含BJT 210的基极区域及箝位二极管220的阳极区域；保护环区域230、MOSFET漏极区域240及BJT发射极区域250；多晶硅栅极260；到基极区域215、发射极区域255、多晶硅栅极265、箝位二极管225及保护环235的接触件。

图2A在覆叠接触掩模的金属掩模方面描绘图1中的集成电路芯片的俯视图的示意图。图2A包含到基极215、发射极255、栅极265、箝位二极管225、MOSFET主体及漏极245以及保护环235的接触件。图2A还包含到基极区域216、发射极区域及箝位二极管256的阳极、栅极266以及保护环236的金属。在此实例中，到栅极266的金属是到保护环236的金属的延伸。

图3描绘来自图2及2A中的切割线3-3的横截面视图。图3描绘衬底310，其在此示范性实施例中是重度掺杂有例如磷的n型掺杂剂的单晶硅层。衬底310用作BJT 110的集电极端子。在衬底上方是相对轻度掺杂的n型外延层320。BJT的基极区域及箝位二极管的阳极区域335通过离子植入及热扩散形成在外延层320中。

图3也描绘掺杂有n型掺杂剂的区域，包含保护环区域330、MOSFET 340的漏极及BJT 350的发射极区域；多晶硅栅极电极360；及到电路的各种区域(到保护环335、箝位二极管325的阳极、MOSFET 345的漏极及主体区域、BJT 355的发射极区域及BJT315的基极)的接触件。

图4描绘具有不同结构的三个BJT的电流对电压。在最左处的曲线410表示在开路基极配置中的常规BJT；中间曲线420表示与MOS内部耦合的BJT；最右曲线430表示与MOS及箝位二极管内部耦合的BJT。

由曲线410表示的BJT在基极开路的情况下在约50V的集电极到发射极电压下击穿。低击穿是由于在集电极基极处产生的空穴注入基极区域中且由发射极收集。此电流由BJT的固有h

曲线420描绘其中MOS耦合到其(如图1中描绘)但在电路中无箝位二极管的BJT的特性。在此情况中，可见击穿电压被推到BVCBO或BVCES的击穿电压。然而，随着集电极结处的电流增加，进入基极且行进通过MOSFET的空穴电流也增加。此电流使基极与发射极之间的电压升高，且因此引起电子电流从发射极流动到集电极，其中雪崩倍增最终引起电流逃逸且电压崩溃到骤回保持电压。可通过增加MOSFET大小因此降低沟道电阻来缓解此二次击穿。

曲线430描绘其中添加箝位二极管的电路。二极管被工程设计成在低于基极集电极结击穿的电压下击穿。由于击穿电流不进入BJT的基极区域，所以其不起始骤回现象。

图5描绘三个电路的电流增益(h

图6描绘图1中的电路中的MOSFET的接通特性。曲线610描绘具有约30V的阈值电压的MOSFET。阈值电压可通过选择多晶硅栅极下方的氧化物厚度及基极区域的掺杂浓度来控制。

图7描绘依据如图2及3中描绘的二极管与保护环之间的空间而变化的箝位二极管的击穿电压。遵循曲线710，为了选择二极管与保护环之间的适当间距，可容易地获得最佳二极管击穿电压。