电压识别信号解码器

技术领域

本说明书一般涉及电子系统，并且更具体地涉及电压识别信号(VID)解码器。

背景技术

电源电路在需要直流(DC)电压的所有现代计算机中实现。通常，电源电路被提供在电压调节器电路中，该电压调节器电路将输出电压提供给计算机系统中的其他部件，诸如中央处理单元(CPU)。随着计算机处理的技术进步，计算资源得到了改善，一些高端CPU实现了动态电压转换，以便CPU可以规定其需要执行的电源电压量。在需要更大计算资源的更高性能下，CPU可能需要更高的电源电压。相反，当CPU不需要大的计算资源时，CPU可能只需要小的电源电压，从而节省功率。CPU可以将这种功率请求传送到电压调节器的功率控制器。因此，CPU可以请求从电压调节器提供的输出电压的幅度，该电压调节器被提供为CPU的电源电压，以优化性能和功耗。

发明内容

一个示例包括VID信号解码器电路。该电路包括接收VID信号的粗分辨率解码器。VID信号可以用输出电压的数字值进行编码。粗分辨率解码器可以对VID信号进行解码以生成第一数字信号。该电路还包括接收VID信号并解码VID信号以产生第二数字信号的精细分辨率解码器。该电路还包括多路复用器，该多路复用器用于响应于选择信号的第一状态提供第一数字信号作为输出信号，并且响应于该选择信号的第二状态提供第二数字信号作为输出信号。选择信号的第一状态和第二状态可以基于第一数字信号和第二数字信号的相对幅度。

另一个示例包括电路。该电路包括粗分辨率解码器，该粗分辨率解码器具有用于接收VID信号的VID信号输入端、提供第一数字信号的第一数字输出端、和第二数字输出端。该电路还包括精细分辨率解码器，精细分辨率解码器具有VID信号输入端、提供第二数字信号的第一数字输出端、和第二数字输出端。该电路还包括多路复用器，该多路复用器具有耦合到粗分辨率解码器的第一数字输出端的第一多路复用器输入端、耦合到精细分辨率解码器的第一数字输出端的第二多路复用器输入端、选择输入端和用于提供第一数字信号或第二数字信号中的一个作为数字输出信号的输出端。该电路还包括分辨率选择器，该分辨率选择器具有耦合到粗分辨率解码器的第二数字输出端的第一输入端、耦合到精细分辨率解码器的第二数字输出端的第二输入端以及耦合到多路复用器的选择输入端的选择输出端。

本文描述的另一个示例包括电压调节器电路。该电路包括功率级，每个功率级被配置为提供输出电压的相应贡献，输出电压被提供给CPU。该电路还包括功率控制器，该功率控制器被配置为从CPU接收VID信号并且基于输出信号的值选择性地激活功率级以自适应地控制到CPU的输出电压。VID信号用来自CPU的输出电压的数字值进行编码。功率控制器包括VID信号解码器电路。VID信号解码器电路包括被配置为接收VID信号的粗分辨率解码器。粗分辨率解码器还可以被配置为对VID信号进行解码以生成第一数字信号。VID信号解码器电路还包括精细分辨率解码器，精细分辨率解码器被配置为接收VID信号并解码VID信号以生成第二数字信号。VID信号解码器电路还包括多路复用器，该多路复用器被配置为响应于选择信号的第一状态而提供第一数字信号作为输出信号，并且响应于该选择信号的第二状态而提供第二数字信号作为输出信号。选择信号的第一状态和第二状态可以基于第一数字信号和第二数字信号的相对幅度。

附图说明

图1是计算机系统的示例框图。

图2是电压识别信号解码器的示例。

图3是时序图的示例。

图4是用于自适应地向CPU提供输出电压的方法的示例。

具体实施方式

本说明书一般涉及电子系统，并且更具体地，涉及电压识别(VID)信号解码器。VID信号解码器可以被实现于在计算机系统中实现自适应输出电压的电压调节器电路的功率控制器中。例如，计算机系统可以包括中央处理单元(CPU)，其可以实现自适应电源电压，从而使得CPU可以提供VID信号以请求从电压调节器电路提供的输出电压的适当幅度作为电源电压被提供给CPU。VID信号可以被提供作为脉宽调制(PWM)信号，其具有可以是所请求的电源电压的编码幅度的占空比。例如，VID信号可以具有编码在其中的八位信号，以指定到CPU的供电电压的幅度。

VID信号解码器因此可以被配置为解码VID信号以确定从电压调节器电路提供给CPU的输出电压的幅度。VID信号解码器可以包括粗分辨率解码器和精细分辨率解码器，粗分辨率解码器提供作为解码的VID信号的粗占空比代码的第一数字信号，精细分辨率解码器提供作为解码的VID信号的精细占空比代码的第二数字信号。如本文所述，粗分辨率解码器可以以较低的精度提供对VID信号更快速的解码，而精细分辨率解码器可以更高的精度提供对VID信号更慢的解码。作为示例，粗分辨率解码器可以包括计数器，该计数器被配置为确定PWM VID信号的每个周期的接通时间和断开时间，并且可以包括PWM解码器，该PWM解码器被配置为实现解码算法以基于PWM VID信号的接通时间与断开时间之间的相对差来生成第一数字信号。作为另一示例，精细分辨率解码器可以包括模拟滤波器和模数转换器(ADC)，模拟滤波器被配置为对PWM VID信号进行滤波以生成表示PWM VID信号的占空比的模拟信号，模数转换器被配置为生成表示PWM VID信号的占空比的模拟信号的数字表示。

VID信号解码器还可以包括多路复用器，该多路复用器接收从各个粗解码器和精细解码器输出的第一数字信号和第二数字信号，并且被配置为基于选择信号来提供第一数字信号和第二数字信号中的一个作为输出。因此，由多路复用器提供的输出信号可以是从粗解码器和精细解码器之一提供的解码VID信号。可以基于第一和第二数字信号之间的幅度的相对差来提供选择信号，第一和第二数字信号之间的幅度的相对差诸如在预定数量的最低有效位(LSB)(例如，两个LSB)内。例如，最初可以提供处于第一状态的选择信号，从而使得多路复用器提供第一数字信号作为输出，以经由粗分辨率解码器提供VID信号的快速解码。因此，输出电压可以开始快速收敛于VID信号所请求的幅度，如第一数字信号所提供的。响应于第二数字信号在幅度上接近第一数字信号(例如，在两个LSB内)，选择信号可以切换到第二状态，从而使得多路复用器提供第二数字信号作为输出，以经由精细解码器提供对VID信号的更精确解码。因此，VID信号解码器可以提供VID信号的快速(例如，大约10μs或更小)和精确的解码。

图1是计算机系统100的示例。计算机系统100可以被实现为各种计算设备中的任何计算设备的一部分，诸如计算机、移动设备或任何其他计算设备。计算机系统100包括中央处理单元(CPU)102，其被配置为实现各种处理功能中的任何一种。如本文所述，CPU 102可以实现动态电压转换，从而使得CPU 102可以规定执行某些计算功能所需的电源电压的量。例如，在需要更大计算资源的更高性能下，CPU 102可以请求更高的电源电压。相反，当CPU 102不需要大的计算资源时，CPU 102可以只需要小的电源电压，从而节省功率。为了规定适当的计算资源所需的电源电压的量，CPU 102提供电压识别(VID)信号，如图1的示例中所示，作为信号VID(以下称为“VID信号”)。

在图1的示例中，计算机系统100包括电压调节器104，该电压调节器被配置为将输出电容器C

在图1的示例中，功率控制器108包括VID信号解码器(“VID解码器”)110，其被配置为解码VID信号以由CPU 102确定所请求的电源电压幅度。VID信号解码器110包括粗分辨率解码器112和精细分辨率解码器114。例如，粗分辨率解码器112可以在数字域中操作，而精细分辨率解码器114可以在模拟域中操作。粗分辨率解码器112可以诸如基于比精细分辨率解码器114更快速地解码VID信号来提供作为解码的VID信号的第一数字信号。相反，精细分辨率解码器114可以诸如基于比粗分辨率解码器112更准确地解码VID信号来提供作为解码的VID信号的第二数字信号。如本文中更详细地描述的，VID信号解码器110可以被配置为基于第一数字信号和第二数字信号的组合来解码VID信号，并且因此以快速和准确的方式来提供经由VID信号向由CPU 102请求的幅度提供输出电压V

图2是VID信号解码器200的示例。如本文所述，VID信号解码器200可以被实现为硬件、固件和/或软件的组合来解码VID信号。VID信号解码器200可以是图1的示例中的VID信号解码器110。因此，在以下对图2的示例的描述中，将参考图1的示例。

VID信号解码器200包括粗分辨率解码器202和精细分辨率解码器204。粗解码器202和精细解码器204中的每一个都被配置为接收VID信号并且同时分离地并且独立地对VID信号进行解码。作为示例，VID信号可以被提供作为具有占空比的PWM信号，该占空比是作为由CPU 102所请求的电源电压的输出电压V

粗分辨率解码器202包括计数器206和PWM解码器208。计数器206可以被配置为对VID信号的每个周期进行采样，以相对于该周期的逻辑低周期来确定该周期的逻辑高部分，从而确定VID信号在VID信号的给定周期内的近似占空比。计数器206因此可以确定VID信号的给定周期的高计数HC的数量和低计数LC的数量。高计数HC可以是占空比的接通时间，而低计数LC可以是占空比的断开时间，高计数HC和低计数LC每个都被提供给PWM解码器208，从而使得PWM解码器208可以确定VID信号的近似PWM占空比。作为示例，PWM解码器208可以基于PWM VID信号的接通时间和断开时间之间的相对差来实现解码算法以生成第一数字信号，如图2的示例中所示为信号CRS。

作为示例，解码算法可以由PWM解码器208实现为二进制搜索算法，该二进制搜索算法被配置为将占空比与目标代码迭代地进行比较以解码第一数字信号，该目标代码在每次迭代时在每个最高有效位处改变二进制值。二进制搜索算法可以是逐次逼近寄存器(SAR)算法或可以类似于逐次逼近寄存器(SAR)算法操作。因此，为了确定PWM VID信号的占空比，可以实现二进制搜索算法来代替除法运算，从而节省处理功率和时间。

例如，二进制搜索算法可以将PWM VID信号的占空比的相对于断开时间TOFF所确定的接通时间TON转换为作为八位粗占空比代码CRS的第一数字信号。粗占空比代码CRS可以表示如下：

CRS＝TON/(TON+TOFF)*256方程式1

CRS*(TON+TOFF)＝TON*256 方程式2

最初，目标代码可以被设置为七位代码1000000，其是八位代码的一半，并且因此128的数字值是50％的占空比。因此，PWM解码器208可以将TON*256项与初始目标代码*(TON+TOFF)进行比较以确定PWM VID信号的占空比是大于50％还是小于50％。根据PWM VID信号的占空比是大于50％还是小于50％，二进制搜索算法可以因此将目标代码的最高有效位(MSB)分别设置为逻辑-1或逻辑-0。然后，二进制搜索算法可以迭代地下降到下一个最高MSB，将值设置为逻辑-1，并迭代地将TON*256项与(TON+TOFF)*更新的目标代码项进行比较。

作为第一示例，第一迭代比较确定TON*256项大于初始目标代码1000000*(TON+TOFF)项，并且因此PWM VID信号的占空比大于50％。因此，二进制搜索算法将目标代码的MSB设置为逻辑-1。然后，二进制搜索算法迭代地下降到下一个最高MSB，并将值设置为逻辑-1，以迭代地将TON*256项与更新的目标代码1100000*(TON+TOFF)项进行比较。因此，二进制搜索算法可以确定PWM VID信号的占空比是大于75％还是小于75％。

作为第二示例，第一迭代比较确定TON*256项小于初始目标代码1000000*(TON+TOFF)项，并且因此PWM VID信号的占空比小于50％。因此，二进制搜索算法将目标代码的MSB设置为逻辑0。然后，二进制搜索算法迭代地下降到下一个最高MSB，并将值设置为逻辑-1，以迭代地将TON*256项与更新的目标代码0100000*(TON+TOFF)项进行比较。因此，二进制搜索算法可以确定PWM VID信号的占空比是大于25％还是小于25％。

因此，二进制搜索算法可以迭代地提供在目标代码的每个位/比特向下直到目标代码的最低有效位(LSB)的比较。因此，二进制搜索算法可以提供作为PWM VID信号在八个系统时钟周期中的占空比的八位粗占空比代码CRS。因此，二进制搜索算法可以非常快速地实现(例如，以微秒为单位)以生成粗占空比代码CRS。然而，由于与计数器206相关联的采样误差，粗占空比代码CRS可能仅精确到大约六个MSB。因此，粗分辨率解码器202可以提供PWMVID信号的非常快速但稍微不那么精确的解码。作为示例，PWM解码器208可以在二进制搜索算法完成时提供八位粗占空比代码CRS作为输出，或者可以连续提供更新的目标代码作为输出，直到更新的目标代码作为八位粗占空比代码CRS完成为止。

精细分辨率解码器204包括模拟滤波器210、模数转换器(ADC)212和平均部件214。模拟滤波器210可以被配置为对PWM VID信号的周期进行滤波，以生成作为PWM VID信号的占空比的模拟电压。例如，模拟滤波器210可以是具有明显小于PWM VID信号的周期的时间的时间常数TRC的低通滤波器。作为示例，模拟滤波器210可以被实现为五阶无源RC滤波器，其在大约400kHz的最坏情况下提供大约54dB的衰减。因此，模拟滤波器210可以具有大约30μs的时间常数，以在大约200μs之后提供PWM VID信号的占空比的精确模拟信号。因此，PWMVID信号的占空比的模拟信号可以被提供给ADC 212以提供PWM VID信号的占空比的数字值，该数字值可以由平均部件214(例如，在PWM VID信号的预定数量的连续周期上)进行平均以提供作为精细占空比代码FN的第二数字信号。因此，精细分辨率解码器204可以提供PWM VID信号的非常精确但稍微不那么快速的解码。

分别来自粗分辨率解码器202和精细分辨率解码器204的占空比代码CRS和FN被提供给多路复用器216。多路复用器216被配置为基于选择信号SEL的逻辑状态提供占空比代码CRS和FN中的一个作为输出信号VDEC。因此，选择信号SEL的逻辑状态可以控制是粗分辨率解码器202提供粗占空比代码CRS还是精细分辨率解码器204提供精细占空比代码FN作为输出信号VDEC。输出信号VDEC因此由功率控制器108(例如，经由数模转换器(DAC))实现，以基于经由相应信号PWM

在图2的示例中，选择信号SEL由分辨率选择器218产生。分辨率选择器218被配置为监视占空比代码CRS和FN以确定选择信号SEL的逻辑状态。因此，分辨率选择器218可以提供处于第一逻辑状态的选择信号SEL以提供粗占空比代码CRS作为输出信号VDEC，或者提供处于第二逻辑状态的选择信号SEL以提供精细占空比代码FN作为输出信号VDEC。作为示例，分辨率选择器218可以基于占空比代码CRS和FN之间的差来设置选择信号SEL的逻辑状态。例如，分辨率选择器218可以响应于占空比代码CRS和FN之间的差大于预定阈值而将选择信号SEL设置为第一逻辑状态，并且可以响应于占空比代码CRS和FN之间的差小于预定阈值而将选择信号SEL设置为第二逻辑状态。作为示例，预定阈值可以是相应占空比代码CRS和FN的两个LSB。

例如，响应于PWM VID信号的变化，粗分辨率解码器202和精细分辨率解码器204两者都可以同时操作以生成相应的占空比代码CRS和FN，所述占空比代码CRS和FN是PWM VID信号的更新的占空比。然而，如上所述，粗占空比代码CRS可以由粗分辨率解码器202比由精细分辨率解码器204生成的精细占空比代码FN更快地生成。因此，响应于由粗分辨率解码器202生成的粗占空比代码CRS的生成，粗占空比代码CRS可以比精细占空比代码FN大预定阈值以上。因此，分辨率选择器218可以提供处于第一逻辑状态的选择信号SEL，从而使得多路复用器216可以提供由粗分辨率解码器202提供的粗占空比代码CRS作为输出信号VDEC。因此，功率控制器108可以选择性地激活功率级106，以将输出电压V

继续上面的示例，当输出电压V

图3是时序图300的示例。时序图300包括第一图表302、第二图表304和第三图表306。图表302、304和306被示出为在时间上是相邻的，从而使得图表302、304和306是时间对齐的。第一图表302将由粗分辨率解码器202提供的粗占空比代码CRS的幅度示出为随时间变化的虚线。第二图表304由精细分辨率解码器204提供的精细占空比代码FN的幅度示出为随时间变化的虚线。第三图表306将由多路复用器216提供的输出信号VDEC的幅度示出为粗实线，以及随时间叠加在其中的占空比代码CRS和FN。如图3的示例中所示，占空比代码CRS和FN以及输出信号VDEC被绘制为表示对幅度的基于时间的收敛，而不一定意图表示变化的值基于时间的转变(slew)。时序图300可以描述由VID信号解码器200对PWM VID信号随时间的解码。因此，在以下对图3的示例的描述中，将参考图2的示例。

最初，在时间T

作为示例，PWM解码器208可以连续地提供更新的目标代码作为输出，直到更新的目标代码被完成为八比特粗占空比代码CRS。因此，在时间T

在时间T

在时间T

鉴于上述结构和功能特征，将参考图4更好地理解示例方法。尽管为了说明的简单性，该方法被示出和描述为串行执行，但是该方法不受所示顺序的限制，因为该方法的各部分可以以不同的顺序和/或与本文所示和描述的顺序同时发生。例如，这种方法可以由集成电路、处理器或控制器中配置的各种部件来执行。

图4示出了用于自适应地向CPU(例如CPU 102)提供输出电压的方法400的示例。在402处，从CPU向VID信号解码器电路(例如，VID信号解码器110)提供PWM VID信号(例如，PWMVID信号)。VID信号可以用数字值编码，该数字值是来自CPU的请求的输入电压。在404处，PWM VID信号被提供给VID信号解码器的粗分辨率解码器(例如，粗分辨率解码器202)和精细分辨率解码器(例如，精细分辨率解码器204)。在406处，经由粗分辨率解码器对PWM VID信号进行解码，以生成第一数字信号(例如，粗占空比代码CRS)。在408处，经由精细分辨率解码器对PWM VID信号进行解码，以生成第二数字信号(例如，精细占空比代码FN)。在410处，最初提供第一数字信号作为输出信号(例如，输出信号VDEC)。在412处，响应于第一数字信号和第二数字信号的相对幅度之间的差小于阈值，将输出信号从第一数字信号切换到第二数字信号。在414处，以由输出信号定义的幅度将输出电压提供给CPU。

在本说明书中，术语“耦合”可以涵盖能够实现与本说明书一致的功能关系的连接、通信或信号路径。例如，如果设备A生成信号以控制设备B执行动作，则：(a)在第一示例中，设备A直接耦合到设备B；或者(b)在第二示例中，如果居间部件C不改变设备A和设备B之间的功能关系，则设备A通过居间部件C间接耦合到设备B，因此设备B由设备A经由设备A产生的控制信号来控制。

此外，在本说明书中，被“配置为”执行任务或功能的设备可以在制造时由制造商配置(例如，编程和/或硬连线)以执行该功能，和/或可以在制造后由用户配置(或可重新配置)以执行功能和/或其他附加或替代功能。配置可以通过设备的固件和/或软件编程，通过设备的硬件部件和互连连接的构造和/或布局，或其组合。此外，本文中描述为包括某些部件的电路或设备可以改为配置为耦合到这些部件以形成所描述的电路或设备。例如，被描述为包括一个或多个半导体元件(诸如晶体管)、一个或更多个无源元件(诸如电阻器、电容器和/或电感器)和/或一个或多个源(诸如电压和/或电流源)的结构可以改为仅包括单个物理设备(例如半导体晶圆和/或集成电路(IC)封装)内的半导体元件并且可以被配置为在制造时或制造后，诸如由最终用户和/或第三方耦合到无源元件和/或源中的至少一些以形成所描述的结构。

本文所描述的技术还可以在包括非暂时性计算机可读存储介质的制造品中体现或编码。示例性非临时性计算机可读存储介质可以包括随机存取存储器(RAM)、只读存储器(ROM)、可编程ROM、可擦除可编程ROM，电子可擦除可编程ROM、闪存、固态驱动器、硬盘、磁介质、光学介质、或任何其他计算机可读存储设备或有形计算机可读介质。术语“非暂时性”可以表示未体现在载波或传播的信号中的存储介质。在某些示例中，非临时存储介质可以存储随着时间的推移可发生变化的数据(例如，在RAM或高速缓存中)。

所描述的实施例中的修改是可能的，并且其他实施例也是可能的，落入权利要求书的范围内。