堆叠晶体管的制备方法、堆叠晶体管、器件及设备

技术领域

本申请涉及集成半导体领域，尤其涉及一种堆叠晶体管的制备方法、堆叠晶体管、器件及设备。

背景技术

在摩尔定律不断深化的当下，继续推进晶体管尺寸微缩是当前业界研发的热点问题。堆叠晶体管(stacked transistors)通过将两层或多层晶体管在垂直空间内集成，实现进一步提升晶体管集成密度，成为延续集成电路尺寸微缩的重要技术之一。

在采用传统的方案制备堆叠晶体管(包括第一晶体管和第二晶体管)时，第一晶体管中的第一栅极结构和第二晶体管中的第二栅极结构同时形成，且第一栅极结构和第二栅极结构直接接触，较难实现上下层晶体管之间的栅极隔离。

发明内容

本申请提供一种堆叠晶体管的制备方法、堆叠晶体管、器件及设备，实现上下层晶体管之间的栅极隔离。

第一方面，本申请实施例提供一种堆叠晶体管的制备方法，该方法包括：在衬底结构上形成有源结构，有源结构包括第一部分和第二部分，第一部分比与第二部分靠近衬底结构；基于有源结构的第一部分，形成第一晶体管，第一晶体管包括包裹第一部分的第一栅极结构以及位于第一栅极结构两侧的第一源漏结构；在第一栅极结构上形成栅极隔离介质层；基于有源结构的第二部分，在栅极隔离介质层上形成第二晶体管的第二栅极结构；其中，第一栅极结构通过栅极隔离介质层与第二栅极结构隔离。

在一些可能的实施方式中，在基于有源结构的第一部分，形成第一晶体管之后，方法还包括：对第一栅极结构进行栅极切断，以形成第一栅极切断凹槽；在第一栅极切断凹槽内填充第一绝缘材料，以形成第一栅极切断结构；在第一栅极结构上形成栅极隔离介质层，包括：在第一栅极结构和第一栅极切断结构上沉积第二绝缘材料，形成栅极隔离介质层。

在一些可能的实施方式中，在基于有源结构的第二部分，在栅极隔离介质层上形成第二晶体管的第二栅极结构之后，方法还包括：对第二栅极结构进行栅极切断，以形成第二栅极切断凹槽；在第二栅极切断凹槽内填充第三绝缘材料，以形成第二栅极切断结构。

在一些可能的实施方式中，有源结构还包括：位于第一部分和第二部分之间的牺牲层；基于有源结构的第一部分，形成第一晶体管，包括：去除有源结构的第二部分和堆叠晶体管的源漏区域内的牺牲层；基于有源结构的第一部分，形成第一源漏结构；在第一源漏结构上，形成第一源漏金属；方法还包括：在第一源漏金属上，由第二栅极结构包裹的第二部分外延生长第二源漏结构；在第二源漏结构上，形成第二源漏金属。

在一些可能的实施方式中，在第一源漏结构上，形成第一源漏金属之后，方法还包括：在第一源漏金属上沉积第四绝缘材料，以形成源漏隔离介质层，第一源漏金属通过源漏隔离介质层与第二源漏结构隔离。

在一些可能的实施方式中，方法还包括：在衬底结构中埋入第一电源轨和第二电源轨，第一电源轨和第二电源轨分别设置于有源结构的两侧；在基于有源结构的第一部分，形成第一源漏结构之后，方法还包括：在第一电源轨上形成第一电源轨连接金属，第一电源轨连接金属与第一源漏金属中的第一源极金属连接；在第一源漏金属上，由第二栅极结构包裹的第二部分外延生长第二源漏结构之后，方法还包括：在第二电源轨上形成第二电源轨连接金属，第二电源轨连接金属与第二源漏金属中的第二源极金属连接。

在一些可能的实施方式中，在基于有源结构的第一部分，形成第一源漏结构之前，方法还包括：在堆叠晶体管的源漏区域与栅极区域相交处沉积第一半导体材料，以形成覆盖有源结构的第二部分和牺牲层的保护层；在基于有源结构的第一部分，形成第一源漏结构之后，方法还包括：去除保护层。

在一些可能的实施方式中，在衬底结构上形成有源结构，包括：提供一晶圆，并在晶圆上依次沉积第一材料层和第二材料层；刻蚀第二材料层、第一材料层，以及晶圆的第一部分，刻蚀后的第一材料层形成牺牲层，刻蚀后的第二材料层形成有源结构的第二部分；在晶圆的第二部分上沉积氧化物材料，以形成第一浅沟槽隔离结构，第一浅沟槽隔离结构的高度小于晶圆的第一部分的高度，未被第一浅沟槽隔离结构包裹的晶圆的第一部分形成有源结构的第一部分。

在一些可能的实施方式中，在衬底结构上形成有源结构之后，方法还包括：刻蚀位于有源结构两侧的第一浅沟槽隔离结构和晶圆的第一区域，以形成第一凹槽和第二凹槽；在第一凹槽和第二凹槽内填充第二金属材料，以形成第一电源轨和第二电源轨，第一电源轨和第二电源轨的高度小于第一浅沟槽隔离结构的高度；在第一电源轨和第二电源轨上沉积氧化物材料，以形成第二浅沟槽隔离结构，第二浅沟槽隔离结构的高度与第一浅沟槽隔离结构的高度相同。

第二方面，本申请实施例提供一种堆叠晶体管，该堆叠晶体管采用如上述第一方面及其任一实施方式中所述的制备方法制成，包括：第一晶体管；第二晶体管，第一晶体管和第二晶体管层叠设置；栅极隔离介质层，其中，第一晶体管的第一栅极结构通过栅极隔离介质层与第二晶体管的第二栅极结构隔离。

第三方面，本申请实施例提供一种半导体器件，包括：如上述第二方面所述的堆叠晶体管。

第四方面，本申请实施例提供一种电子设备，包括：电路板以及如上述第三方面所述的半导体器件，半导体器件设置于电路板。

本申请提供的技术方案可以包括以下有益效果：

在本申请实施例中，通过在衬底结构上形成有源结构，基于有源结构中更靠近衬底结构的第一部分形成第一晶体管，然后在第一晶体管的第一栅极结构上形成栅极隔离介质层，再基于有源结构的第二部分，在栅极隔离介质层上形成第二晶体管的第二栅极结构，如此可以独立地形成上下层晶体管间栅极隔离的堆叠晶体管。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

图1为本申请实施例中一种堆叠晶体管的制备方法的实施流程示意图；

图2A至图2D为本申请实施例中堆叠晶体管的四种设计版图；

图3为本申请实施例中堆叠晶体管的第一种结构示意图；

图4至图30为本申请实施例中堆叠晶体管在第一种制备过程中的结构示意图；

图31至图32为本申请实施例中堆叠晶体管在第二种制备过程种的结构示意图；

图33为本申请实施例中堆叠晶体管的第二种结构示意图；

图34为本申请实施例中堆叠晶体管的第三种结构示意图；

图35为本申请实施例中堆叠晶体管的第四种结构示意图。

以上各图：

10、堆叠晶体管；11、第一晶体管(底层晶体管)；111、鳍状结构(有源结构)的第一部分；112、第一源漏结构；113、第一源漏金属；114、第一电源轨；115、第一电源轨连接金属；116、第一栅极结构；117、第一栅极切断结构；12、栅极隔离介质层；13、第二晶体管(顶层晶体管)；131、鳍状结构的第二部分；132、第二源漏结构；133、第二源漏金属；134、第二电源轨；135、第二电源轨连接金属；136、第二栅极结构；137、第二栅极切断结构；21、衬底；22、第一材料层；23、第二材料层；24、牺牲层；25、第一浅沟槽隔离结构；26、第一凹槽；27、第二凹槽；28、浅沟槽隔离结构；29、伪栅结构；30、第一间隙壁；31、第二间隙壁；32、保护层；33、第一层间介质层；34、源漏隔离介质层；35、第二层间介质层；36、栅极结构；37、栅极切断结构；38、金属互连层。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。

在摩尔定律不断深化的当下，继续推进晶体管尺寸微缩是当前业界研发的热点问题。堆叠晶体管通过三维晶体管堆叠，可以实现两层或多层晶体管在垂直空间内的集成，有助于进一步提升晶体管集成密度，提高电路性能，被认为是延续集成电路尺寸微缩的重要技术之一。

在一实施例中，堆叠晶体管的制备工艺存在两种方案，第一种是单片方案，第二种是顺序方案。

第一种方案，在同一个衬底上制作N沟道场效应晶体管(N field effecttransistors，NFET)和P沟道场效应晶体管(P field effect transistors，PFET)，并没有采用晶圆键合技术。这决定了同层晶体管必须是同一类型的，即NFET或PFET。并且，上下层晶体管要严格在同一平面空间，不存在对准偏差。该方案的优点是具有更好的集成密度。该方案的缺点包括以下两点：(1)工艺复杂，需做大量工艺技术的开发和优化；(2)每一层晶体管极性固定，必须依赖两层晶体管才能组成基本的互补型金属氧化物半导体电路(complementary metal-oxide-semiconductor，CMOS)电路，设计灵活性差。

第二种方案，基于晶圆键合且逐层加工。具体通过在已制作好的下层晶体管的顶部键合晶圆来制备上层晶体管的方式，将两个晶体管垂直堆积。然而，该方案加工上层晶体管的热过程中需要严格控制温度，避免影响下层晶体管以及互连线。该方案的优点是得益于晶圆键合，上下层晶体管所采用的器件结构、沟道晶向甚至是沟道材料均可以做相应优化以获得更好和更匹配的器件性能。该方案目前存在以下技术上的挑战：(1)高质量上层晶体管有源层的制备；(2)上层键合晶圆的减薄和缺陷控制；(3)上下层晶体管存在着对准误差，对于光刻精度要求极高。

目前，堆叠晶体管在制备过程中，上下层晶体管的栅极结构都是同时形成的，且上下层晶体管的栅极结构直接接触，较难实现不同的栅极结构。而且，多个堆叠晶体管之间的栅极结构也要进行隔离，可以通过在两个堆叠晶体管间相邻的栅极区域内设置栅极切断结构来隔离这两个堆叠晶体管。目前的制备方案中多个堆叠晶体管间的栅极切断结构也是在上下层晶体管上同时形成的，这使得无法在堆叠晶体管中实现不同的隔离方式，从而影响堆叠晶体管在电路设计上的灵活度。

基于上述问题，本申请实施例提供了一种堆叠晶体管的制备方法，该方法可以实现堆叠晶体管在电路设计上的灵活度。

在本申请实施例中，上述堆叠晶体管可以应用于如存储器、处理器等半导体器件。

在一实施例中，堆叠晶体管可以包括至少两个晶体管，以第一晶体管和第二晶体管为例，第一晶体管和第二晶体管层叠设置，第一晶体管是基于有源结构的第一部分形成的，第二晶体管是基于有源结构的第二部分形成的，而有源结构的第一部分和第二部分是通过同一工序形成的，因此可以理解为第一晶体管与第二晶体管自对准。而且，第一晶体管中的第一栅极结构与第二晶体管中的第二栅极结构通过栅极隔离介质层隔离，也即是，堆叠晶体管中上下层晶体管的栅极结构之间存在隔离。

在本申请实施例中，堆叠晶体管中的第一晶体管和第二晶体管可以为同类型的晶体管，该晶体管的类型可以包括但不限于：鳍式场效应晶体管、全环绕栅极晶体管和平面晶体管等。

图1为本申请实施例中一种堆叠晶体管的制备方法的实施流程示意图，如图1所示，堆叠晶体管的制备方法包括以下步骤。

S110：在衬底结构上形成有源结构。

其中，有源结构包括第一部分和第二部分，第一部分比与第二部分靠近衬底结构。

在一些实施例中，可以通过在衬底结构上沉积半导体材料，并刻蚀该半导体材料形成有源结构。

其中，衬底结构可以包括但不限于：硅(Si)衬底、绝缘体上硅(SOI)衬底、全耗尽绝缘体上硅(FDSOI)衬底、硅和硅锗(SiGe)交替沉积形成的叠层衬底等。形成有源结构的半导体材料可以根据实际需求进行选择，例如硅材料、硅锗材料等，本申请实施例对此不作具体限定。后续对S110在衬底结构上形成有源结构的实现过程进行详细说明。

可以理解的，通过在衬底结构上形成有源结构，可以实现后续步骤中基于有源结构形成上下堆叠的晶体管。

示例地，当堆叠晶体管中的晶体管为鳍式场效应晶体管时，有源结构为鳍状结构；当堆叠晶体管中的晶体管为全环绕栅极晶体管时，有源结构为纳米片结构；当堆叠晶体管中的晶体管为平面晶体管时，有源结构为块状结构。

当堆叠晶体管的类型不同时，有源结构的设置也相应的有所不同。例如，当堆叠晶体管为鳍式场效应晶体管或平面晶体管时，有源结构可以为使用一种半导体材料制成的结构；当堆叠晶体管为全环绕栅极晶体管时，有源结构可以为使用多种半导体材料制成的叠层结构，例如，将硅材料和硅锗材料层叠设置得到的叠层。

在本申请实施例中，有源结构包括第一部分和第二部分，第一部分比第二部分靠近衬底结构，第一部分与第二部分采用同一道工艺形成，因此基于第一部分形成的第一晶体管与基于第二部分形成的第二晶体管自对准。

在形成有源结构时，可以采用较大的刻蚀深度，即有源结构的高度可以是一个较大的值，如刻蚀得到的鳍状结构的高度大于100纳米(nm)。需要说明的是，有源结构的高度可以根据实际情况进行设置，本申请实施例对此不作具体限定。

在一些实施例中，S110的实现过程可以为：提供一晶圆，并在晶圆上依次沉积第一材料层和第二材料层；刻蚀第二材料层、第一材料层，以及晶圆的第一部分，刻蚀后的第一材料层形成牺牲层，刻蚀后的第二材料层形成有源结构的第二部分；在晶圆的第二部分上沉积氧化物材料，以形成第一浅沟槽隔离结构，第一浅沟槽隔离结构的高度小于晶圆的第一部分的高度，未被第一浅沟槽隔离结构包裹的晶圆的第一部分形成有源结构的第一部分。

可以理解的，通过在晶圆上依次沉积第一材料和第二材料，可以分别形成第一材料层和第二材料层。通过刻蚀工艺刻蚀第二材料层、第一材料层，以及晶圆的第一部分，可以保留晶圆的第二部分，其中，刻蚀后的第一材料层形成牺牲层，刻蚀后的第二材料层形成有源结构的第二部分。然后通过在晶圆未被刻蚀的第二部分上沉积氧化物材料，可以形成第一浅沟槽隔离结构，并且第一浅沟槽隔离结构的高度小于晶圆的第一部分的高度，这样可以使得第一浅沟槽隔离结构只能部分包裹晶圆的第一部分，晶圆的第一部分中未被第一浅沟槽结构包裹的部分形成有源结构的第一部分。

其中，第一材料与晶圆的使用材料不同，第二材料与第一材料不同。

在一示例中，晶圆可以为硅晶圆，第一材料可以为硅锗材料，第二材料可以为硅材料，也就是有源结构的第一部分和第二部分可以由硅材料形成，牺牲层可以由硅锗材料形成。

示例地，氧化物材料可以包括但不限于：二氧化硅(SiO2)或碳氧化硅(SiCO)等材料。

需要说明的是，本申请实施例中提及的刻蚀工艺可以包括以下任一种：干蚀刻、湿蚀刻、反应离子蚀刻和化学氧化物去除工艺，本申请实施例对此不作限定。

在一些实施例中，在对第二材料层、第一材料层以及晶圆的第一部分进行刻蚀后，在保留的晶圆的第二部分上沉积氧化物材料，并对该氧化物材料进行减薄处理，以形成第一浅沟槽隔离结构，第一浅沟槽隔离结构的高度小于晶圆的第一部分的高度。其中，减薄处理的工艺示例地可以为化学机械平坦(chemical-mechanical planarization，CMP)，本申请实施例对此不作限定。

在一些实施例中，在衬底结构上形成有源结构之后，还可以在衬底结构中埋入第一电源轨和第二电源轨，第一电源轨和第二电源轨分别设置于有源结构的两侧。这样，后续可以通过将电源轨与堆叠晶体管的源极结构连接，以为堆叠晶体管供电。

在一些实施例中，在衬底结构上形成有源结构之后，可以刻蚀位于有源结构两侧的第一浅沟槽隔离结构和晶圆的第一区域，以形成第一凹槽和第二凹槽；在第一凹槽和第二凹槽内填充第二金属材料，以形成第一电源轨和第二电源轨，第一电源轨和第二电源轨的高度小于第一浅沟槽隔离结构的高度；在第一电源轨和第二电源轨上沉积氧化物材料，以形成第二浅沟槽隔离结构，第二浅沟槽隔离结构的高度与第一浅沟槽隔离结构的高度相同。

其中，可以在第一浅沟槽隔离结构和晶圆的第二部分的两侧通过光刻工艺刻蚀出用于填充电源轨的凹槽，然后凹槽中填充第二金属材料，以形成电源轨。接着在电源轨上填充氧化物材料，直至与之前形成的第一浅沟槽隔离结构平齐。凹槽包括第一凹槽和第二凹槽，相应地，电源轨包括第一电源轨和第二电源轨。

示例地，第二金属材料可以包括但不限于：钛(Ti)、钌(Ru)、铜(Cu)、镍(Ni)、钴(Co)、钨(W)、钽(Ta)或钼(Mo)，本申请实施例对此不作限定。

在一些实施例中，在形成电源轨之后，还可以在堆叠晶体管的栅极区域内沉积第二半导体材料，以形成伪栅结构。如此可以在有源结构的周侧形成上下层晶体管共同的伪栅结构。

在一实施例中，形成伪栅结构的半导体材料可以是多晶硅、非晶硅等。

在一些实施例中，在形成伪栅结构之后，可以在伪栅结构的两侧形成第一间隙壁(spacer)，第一间隙壁用于隔离第二栅极结构和第二源漏结构。

这里，第一间隙壁的结构可根据实际需求进行设置，本申请实施例对此不做具体限定。

示例性的，第一间隙壁可具有单一层结构，整体由相同材料制得，例如多孔性碳硅氧氢化物(SiCOH)。

S120：基于有源结构的第一部分，形成第一晶体管。

其中，第一晶体管包括包裹第一部分的第一栅极结构以及位于第一栅极结构两侧的第一源漏结构。

在一些实施例中，S120的实现过程可以为：去除有源结构的第二部分和堆叠晶体管的源漏区域内的牺牲层；基于有源结构的第一部分，形成第一源漏结构；在第一源漏结构上，形成第一源漏金属。

在S110中，在对第二材料层、第一材料层和晶圆的第一部分进行刻蚀后，刻蚀后的第一材料层形成牺牲层，也即是，牺牲层位于有源结构的第一部分和第二部分之间。

为后续便于形成第二晶体管的源漏区域，这里先将源漏区域的牺牲层和有源结构的第二部分去除，在有源结构的第一部分上形成第一晶体管的源漏结构。然后在有源结构的第一部分上外延生长第一源漏结构，并在第一源漏结构上形成第一源漏金属。

在一些实施例中，在形成第一源漏结构后，还可以在第一源漏结构上沉积层间介质，将层间介质减薄至第一源漏结构的顶层，以形成第一层间介质层，然后在第一层间介质层中形成第一源漏金属。

需要说明的是，第一源漏结构、第一源漏金属和第一层间介质层均可通过半导体制备工艺的标准步骤形成，本申请实施例对此不做具体限定。

示例性的，在暴露的有源结构的第一部分，可以形成源漏凹槽，在源漏凹槽处进行源漏外延生长，可以得到第一源漏结构。在第一源漏结构的周侧沉积半导体材料，可以得到第一层间介质层。在第一源漏结构上沉积第一金属材料，可以得到第一源漏金属。

示例性的，通过刻蚀去除有源结构的一部分，可以提供第一晶体管的源漏凹槽，在源漏凹槽中通过选择性外延生长形成硅锗或碳化硅等应变材料以填充第一晶体管的源漏凹槽，然后通过重掺杂工艺，在上述应变材料上形成第一源漏结构。

需要说明的是，为便于说明，本申请实施例中提及的第一源漏结构为简称，具体是指第一源极结构和/或第一漏极结构。此外，第二源漏结构、第一源漏金属、第二源漏金属、源漏凹槽等都与第一源漏结构类似，其中的“源漏”为“源极和/或漏极”的简称。

另外，S110中在衬底结构中埋入第一电源轨和第二电源轨，第一电源轨和第二电源轨设置在有源结构的两侧，以为堆叠晶体管供电。基于此，在一些实施例中，在基于有源结构的第一部分，形成第一源漏结构之后，还可以在第一电源轨上形成第一电源轨连接金属，第一电源轨连接金属与第一源漏金属中的第一源极金属连接。

可以理解的，第一电源轨连接金属的一端连接第一源漏金属中的第一源极金属，另一端连接第一电源轨，使得第一电源轨可以通过第一电源轨连接金属向第一晶体管供电。

在一示例中，在第一源漏结构上形成第一源漏金属和在第一电源轨上形成第一电源轨连接金属的操作可以同时进行，第一源漏金属的金属材料和第一电源轨连接金属的金属材料可以相同。

在一些实施例中，在形成第一晶体管的第一源漏结构之前，还可以在堆叠晶体管的源漏区域与栅极区域相交处沉积第一半导体材料，以形成覆盖有源结构的第二部分和牺牲层的保护层。

可以理解的，这里只是去除了源漏区域的有源结构的第二部分，而仍保留有栅极区域的有源结构的第二部分，以备后续在第二晶体管的制备步骤中用于自对准形成第二源漏结构。此时，可通过在源漏区域与栅极区域相交处沉积第一半导体材料，第一半导体材料可形成与栅极区域的有源结构的第二部分和栅极区域的牺牲层相接的保护层，实现覆盖有源结构的第二部分和牺牲层。

这里，保护层可以形成对有源结构的第二部分和牺牲层的保护。保护层可以避免若采用基于有源结构的第一部分外延生长第一源漏结构的工艺时，在栅极区域的有源结构的第二部分上提前外延出第二源漏结构。

示例性的，形成保护层的第一半导体材料可以为氮化硅(SiN、Si3N4)等，本申请实施例对此不作限定。

基于此，在一实施例中，在基于有源结构的第一部分，形成第一源漏结构之后，还可以去除保护层。

可以理解的，通过去除保护层，可以重新暴露栅极区域的有源结构的第二部分和栅极区域的牺牲层，从而有利于后续步骤中基于有源结构的第二部分形成第二晶体管。

在一些实施例中，在第一源漏结构上，形成第一源漏金属之后，还可以在第一源漏金属上沉积第四绝缘材料，以形成源漏隔离介质层，第一源漏金属通过源漏隔离介质层与第二晶体管的源漏结构进行隔离。

可以理解的，要在源漏区域内将第一晶体管与第二晶体管进行隔离，因此，在第一晶体管的源漏区域的结构都制备完成后，可以在第一晶体管的第一源漏金属和第一电源轨连接金属上沉积第四绝缘材料，以形成源漏隔离介质层，然后在源漏隔离介质层上再制备第二晶体管的源漏区域的结构。

其中，形成源漏隔离介质层的第四绝缘材料可以为以下任一种：氮化硅(SiN、Si

另外，由于上述操作去除了源漏区域的牺牲层和有源结构的第二部分，因此在此基础上，还可以执行下述操作；在源漏隔离介质层上，由第二栅极结构包裹的第二部分外延生长第二源漏结构；在第二源漏结构上，形成第二源漏金属。

在一些实施例中，在形成第二源漏结构后，还可以在第二源漏结构上沉积层间介质，将层间介质减薄至第二源漏结构的顶层，以形成第二层间介质层，然后在第二层间介质层中形成第二源漏金属。

而且，在一些实施例中，在形成第二源漏结构之后，还可以在第二电源轨上形成第二电源轨连接金属，第二电源轨连接金属与第二源漏金属中的第二源极金属连接。这里，第二电源轨连接金属的一端连接第二源漏金属中的第二源极金属，另一端连接第二电源轨，使得第二电源轨可通过第二电源轨连接金属向第二晶体管供电。

其中，第二晶体管的第二源漏结构、第二层间介质层、第二源漏金属、以及第二电源轨连接金属的制备方式与第一晶体管中的第一源漏结构、第一层间介质层、第一源漏金属、以及第一电源轨连接金属的制备方式相同，在此不再赘述。

需要说明的是，由于第二源漏结构为基于有源结构的第二部分外延生长出的，第一源漏结构为基于有源结构的第一部分形成的，且有源结构的第一部分和第二部分为自对准结构，因此，第二源漏结构与第一源漏结构为自对准结构，有效提升晶体管的结构的对称性。

在制备完成第一晶体管的源漏区域的结构后，可以去除之前形成的伪栅结构和栅极区域内的牺牲层，在栅极区域内，基于有源结构的第一部分，形成第一栅极结构。

可以理解的，通过去除伪栅结构和栅极区域内的牺牲层，可以暴露出栅极区域内的有源结构，随后在有源结构的第一部分上沉积绝缘材料，形成第一栅介质层，并在第一栅介质层上沉积金属材料，形成第一栅电极层。第一栅介质层和第一栅电极层共同构成第一栅极结构。如此第一晶体管即制备完成。

需要说明的是，第一栅极结构可通过半导体制备工艺的标准步骤形成，本申请实施例对此不再赘述。

在本申请实施例中，形成第一栅极结构的金属材料可以为以下任一种：氮化钽(TaN)、氮化钛(TiN)、氮化铝(AlN)、钛铝碳化物(TiAlC)、钛铝氮化物(TiAlN)等，本申请实施例对此不作具体限定。

另外，在一些实施例中，还可以在有源结构的第一部分和第二部分上共同形成栅极结构，也即是，在第一有源结构的第一部分和第二部分上沉积绝缘材料，以形成栅介质层，并在栅介质层上沉积金属材料，以形成栅电极层，栅介质层和栅电极层共同构成栅极结构，这里的栅极结构包裹有源结构的第一部分和第二部分。

在这种场景下，后续可以去除有源结构的第二部分上包裹的栅极结构，之后再重新制备第二晶体管的第二栅极结构。

可以理解的，在刻蚀有源结构的第二部分上包裹的栅极结构时，以栅极结构中的栅介质层和第二层间介质层为刻蚀停止层，控制刻蚀时间，以刻蚀去除有源结构的第二部分上包裹的栅极结构。

此外，本申请实施例还可以通过栅极切断结构来实现堆叠晶体管之间的隔离，即做堆叠晶体管的栅极切断(gate cut)处理。

在一些实施例中，在形成第一晶体管后，还可以对第一栅极结构进行栅极切断，以形成第一栅极切断凹槽；在第一栅极切断凹槽内填充第一绝缘材料，以形成第一栅极切断结构。

可以理解的，可以在第一栅极结构的上方涂覆光刻胶，光刻胶在曝光和显影后(即形成光刻胶层)，形成预设位置处的缺口，其中缺口对应于第一晶体管的栅极切断区域。接着，以光刻胶层为掩模，刻蚀第一栅极结构的一部分，以形成第一栅极切断凹槽。

需要说明的是，第一栅极切断凹槽的厚度(即光刻胶层的缺口的大小)可以根据实际情况进行设计，但不能刻到有源结构上，本申请实施例对此不作具体限定。

在形成第一栅极切断凹槽后，可以使用第一绝缘材料填充第一栅极切断凹槽，以形成位于第一栅极结构两侧的第一栅极切断结构。

其中，第一绝缘材料示例地可以为氮化物等绝缘材料。

另外，在有源结构的第一部分和第二部分上共同形成栅极结构，栅极结构包裹第一部分和第二部分的场景下，还可以对栅极结构进行栅极切断，以形成栅极切断凹槽，在栅极切断凹槽内填充第一绝缘材料，以形成栅极切断结构。

其中，栅极切断结构的实现方式可以参考上述第一栅极切断结构的实现方式，在此不再赘述。

可以理解的，这里的栅极切断结构是位于包裹第一部分和第二部分的栅极结构的两侧的。

在这种场景下，后续可以去除有源结构的第二部分上包裹的栅极结构、以及第二部分对应的栅极切断结构，之后再重新制备第二晶体管的第二栅极结构、和/或第二栅极切断结构。

需要说明的是，本申请实施例可以对上下两层晶体管(即第一晶体管和第二晶体管)都进行栅极切断，也可以只对其中一层晶体管进行栅极切断，即只对第一晶体管进行栅极切断，或者只对第二晶体管进行栅极切断，也可以对上下两层晶体管均不做栅极切断处理。其中，对第一晶体管作栅极切断处理的操作和对第二晶体管作栅极切断处理的操作相同。

S130：在第一栅极结构上形成栅极隔离介质层。

在形成第一栅极结构后，可以在第一栅极结构上沉积氧化物材料，之后各向异性刻蚀该氧化物材料至有源结构的第二部分的底部，再各向同性刻蚀该氧化物材料，以形成栅极隔离介质层，栅极隔离介质层作为上下层晶体管在栅极区域上的隔离。

在对第一晶体管进行栅极切断的场景下，S130的实现过程还可以为：在第一栅极结构和第一栅极切断结构上沉积第二绝缘材料，形成栅极隔离介质层。其中，第二绝缘材料示例地可以为氧化物等绝缘材料。

S140：基于有源结构的第二部分，在栅极隔离介质层上形成第二晶体管的第二栅极结构。

其中，第二晶体管的源漏区域的结构的制备过程参见S120。这里制备第二晶体管的第二栅极结构，和/或第二栅极切断结构。

可以理解的，可以在有源结构的第二部分上沉积绝缘材料，形成第二栅介质层，并在第二栅介质层上沉积金属材料，形成第二栅电极层，第二栅介质层和第二栅电极层共同构成第二栅极结构。

需要说明的是，第二栅极结构可通过半导体制备工艺的标准步骤形成，本申请实施例对此不再赘述。

其中，制备第一栅极结构的金属材料与制备第二栅极结构的金属材料可以不同，也可以相同。

在一些实施例中，在形成第二栅极结构之后，还可以对第二栅极结构进行栅极切断，以形成第二栅极切断凹槽；在第二栅极切断凹槽内填充第三绝缘材料，以形成第二栅极切断结构。

可以理解的，可以以栅极隔离介质层、栅介质层、以及第二层间介质层为刻蚀停止层，做第二晶体管的栅极切断处理，对应第一晶体管的栅极切断处理操作，以形成第二栅极切断结构。

其中，形成第二栅极切断结构的第三绝缘材料和形成第一栅极切断结构的第一绝缘材料可以相同，也可以不相同，本申请实施例对此不作限定。

在一些实施例中，在制备完成第二栅极结构和/或第二栅极切断结构后，可以在第二栅极结构和/或第二栅极切断结构、以及第二源漏结构之上进行后道工艺(如互连线间介质沉积、金属线条形成、引出焊盘形成等)，形成堆叠晶体管的金属互连层。

在本申请实施例中，通过在衬底结构上形成有源结构，基于有源结构中更靠近衬底结构的第一部分形成第一晶体管，然后在第一晶体管的第一栅极结构上形成栅极隔离介质层，再基于有源结构的第二部分，在栅极隔离介质层上形成第二晶体管的第二栅极结构。如此第一晶体管的第一栅极结构和第二晶体管的第二栅极结构的制作方法相互独立。另外，还可以在上下层晶体管间选择性的进行栅极切断处理，以实现堆叠晶体管间不同的隔离方式，进一步提高了堆叠晶体管在电路设计上的灵活度和自由度。

下面以堆叠晶体管中的有源结构为鳍状结构为例，对本申请实施例提供的堆叠晶体管的制备方法进行说明。图2A至图2D为本申请实施例中堆叠晶体管的四种设计版图。图2A为堆叠晶体管中底层晶体管和顶层晶体管都进行栅极切断的版图；图2B为堆叠晶体管中底层晶体管不进行栅极切断，顶层晶体管进行栅极切断的版图；图2C为堆叠晶体管中底层晶体管进行栅极切断，顶层晶体管不进行栅极切断的版图；图2D为堆叠晶体管中底层晶体管和顶层晶体管都不进行栅极切断的版图。其中，图2A至图2D中的A-A＇方向为堆叠晶体管沿栅极结构的切面方向；B-B＇方向为堆叠晶体管沿源漏结构的切面方向；C-C＇方向为堆叠晶体管沿鳍状结构的切面方向；D-D＇方向为堆叠晶体管中沿鳍状结构的延伸方向但不切开鳍状结构的切面方向。图2A至图2D中的(a)为底层晶体管的俯视图，图2A至图2D中的(b)为顶层晶体管的俯视图。

首先介绍堆叠晶体管的第一种结构，即介绍图2A版图下堆叠晶体管的结构。图3为本申请实施例中堆叠晶体管的第一种结构示意图。其中，图3中的(a)为堆叠晶体管的俯视图，为便于理解，俯视图中仅示出了堆叠晶体管的鳍状结构、源漏结构和栅极结构。图3中的(b)为堆叠晶体管沿A-A＇方向的切面图，图3中的(c)为堆叠晶体管沿B-B＇方向的切面图，图3中的(d)为堆叠晶体管沿D-D＇方向的切面图。

参见图3所示，堆叠晶体管10包括第一晶体管11和第二晶体管13，堆叠晶体管10中的有源结构为多个鳍状结构。鳍状结构分为上下两部分，分别记为鳍状结构的第一部分111和鳍状结构的第二部分131，鳍状结构的第一部分111形成第一晶体管11中的有源结构，鳍状结构的第二部分131形成第二晶体管13中的有源结构。第一晶体管11与第二晶体管13层叠设置，且第一晶体管11通过栅极隔离介质层12与第二晶体管13隔离。第一晶体管11包括第一源漏结构112、第一源漏金属113、第一电源轨连接金属115、第一栅极结构116和第一栅极切断结构117，其中，第一电源轨连接金属115与第一电源轨114连接。第二晶体管13包括第二源漏结构132、第二源漏金属133、第二电源轨连接金属135、第二栅极结构136和第二栅极切断结构137，其中，第二电源轨连接金属135与第二电源轨134连接。第一电源轨114和第二电源轨134分别位于鳍状结构两侧。

在第一实施例中，结合图4至图30，对图3所示的堆叠晶体管的第一种结构的制备方法进行说明。其中，图4中的(a)至图30中的(a)为堆叠晶体管沿A-A＇方向的切面图，图4中的(b)至图30中的(a)为堆叠晶体管沿B-B＇方向的切面图，图3中的(c)至图23中的(c)为堆叠晶体管沿C-C＇方向的切面图，图22中的(d)至图30中的(d)为堆叠晶体管沿D-D＇方向的切面图。

在一示例中，堆叠晶体管10的第一种制备过程可以包括以下步骤。

第一步：在硅衬底(晶圆)21之上，外延生长一层硅锗材料，形成第一材料层22，随后再在第一材料层22上外延生长一层硅材料，形成第二材料层23，得到如图4所示的结构。

第二步：对于图4所示的结构，完成图案化和刻蚀工艺，形成鳍状结构。其中，先刻蚀第二材料层23，再刻蚀中间的第一材料层22，再刻蚀衬底21的第一部分，保留衬底21的第二部分，得到如图5所示的结构。

可以理解的，刻蚀后的第二材料层23、第一材料层22，以及衬底21的第一部分共同构成鳍状结构，刻蚀后的第二材料层23形成鳍状结构的第二部分131，刻蚀后的第一材料层22形成牺牲层24。

第三步：在衬底21上沉积氧化物材料，直至覆盖图5中的鳍状结构，形成第一浅沟槽隔离结构25，并在第一浅沟槽隔离结构25的表面做化学机械化平坦工艺，得到如图6所示的结构。

第四步：采用刻蚀工艺刻蚀图6所示的第一浅沟槽隔离结构25，以暴露出鳍状结构的第二部分131和牺牲层24，使得第一浅沟槽隔离结构25能够覆盖衬底21的第一部分中的下部分，得到如图7所示的结构。

其中，未被第一浅沟槽隔离结构25覆盖的衬底21的第一部分中的上部分形成鳍状结构的第一部分111。

第五步：采用刻蚀工艺在图7所示的第一浅沟槽隔离结构25和衬底21中刻蚀出电源轨的凹槽，得到第一凹槽26和第二凹槽27，得到如图8所示的结构。

第六步：在图8所示的电源轨的凹槽中填充电源轨金属(BPR-Metal)，以形成电源轨，也即是，在第一凹槽26和第二凹槽27中填充电源轨金属，以形成第一电源轨114和第二电源轨134，得到如图9所示的结构。

第七步：在图9所示的电源轨上沉积氧化物材料，形成第二浅沟槽隔离结构，第二浅沟槽隔离结构的高度与第一浅沟槽隔离结构25的高度相同，第二浅沟槽隔离结构和第一浅沟槽隔离结构25共同形成浅沟槽隔离结构28，得到如图10所示的结构。

也就是，在电源轨上沉积氧化物材料，至与之前的第一浅沟槽隔离结构的高度平齐。

第八步：在图10所示的结构的栅极区域沉积多晶硅材料，形成上下两层鳍状结构共同的伪栅结构29，并在伪栅结构的两侧形成第一间隙壁(spacer)30，得到如图11所示的结构。

第九步：刻蚀图11所示的结构的源漏区域的鳍状结构的第二部分131和源漏区域的牺牲层24，得到如图12所示的结构。

第十步：刻蚀第一间隙壁区域的牺牲层24，并在刻蚀出的区域填充绝缘材料，形成第二间隙壁(inner spacer)31，得到如图13的结构。

其中，绝缘材料示例地可以为氮化硅材料。

第十一步：采用各向同性沉积工艺在源漏区域与栅极区域的相交处沉积一层氮化硅涂层(Coat-SiN)，形成保护层32，保护层32覆盖栅极区域的鳍状结构的第二部分131和牺牲层24，获得如图14所示的结构。

可以理解的，保护层32可以在后续外延生长底层源漏结构(即第一源漏结构)的同时保证顶层鳍状结构不受影响。

第十二步：在源漏区域的鳍状结构的第一部分111上外延生长出第一晶体管11的第一源漏结构112，得到如图15的结构。

第十三步：采用刻蚀工艺去除保护层32，得到如图16的结构。

第十四步：在第一源漏结构112上沉积层间介质，并平坦化至第一源漏结构112的上方，以形成第一层间介质层33，得到如图17的结构。

第十五步：在第一层间介质层33中形成底层晶体管源漏金属接触和底层晶体管与电源轨的连接，即形成第一源漏金属113和第一电源轨连接金属115，得到如图18的结构。

第十六步：在第一源漏金属113和第一电源轨连接金属115的上方沉积层间介质，以形成源漏隔离介质层(NP isolation)34，通过源漏隔离介质层34将第一晶体管11与第二晶体管13在源漏区域内隔离，得到如图19的结构。

第十七步：在源漏隔离介质层34上外延生长出第二晶体管13的第二源漏结构132，得到如图20的结构。

第十八步：在第二源漏结构132上沉积层间介质，并平坦化至第二源漏结构132的上方，以形成第二层间介质层35，得到如图21的结构。

第十九步：在第二层间介质层35中形成顶层晶体管源漏金属接触和顶层晶体管与电源轨的连接，即形成第二源漏金属133和第二电源轨连接金属135，得到如图22的结构。

为便于后续结构的连贯性，在此处增加了D-D＇方向的切面图。

第二十步：去除伪栅结构29以及栅极区域处的牺牲层24，在鳍状结构的第一部分和第二部分上形成顶层晶体管和底层晶体管共用的栅极结构36，得到如图23的结构。

其中，栅极结构36包括在鳍状结构的第一部分和第二部分上涂覆的栅介质层和栅电极层。

第二十一步：对第一晶体管11进行栅极切断，即对栅极结构36进行栅极切断，以形成切断凹槽，在栅极切断凹槽内填充绝缘材料，以形成栅极切断结构37，得到如图24的结构。

其中，栅极切断结构37在顶层晶体管和底层晶体管共用的栅极结构36的两侧。

示例地，绝缘材料可以为氮化物材料。

第二十二步：以栅极结构中的栅介质层和第二层间介质层35为刻蚀停止层，控制刻蚀时间，以刻蚀去除由鳍状结构的第二部分包裹的栅极结构和栅极切断结构，保留的由鳍状结构的第一部分包裹的栅极结构作为底层晶体管(第一晶体管11)的第一栅极结构116、以及由鳍状结构的第一部分对应的栅极切断结构作为第一晶体管11的第一栅极切断结构117，得到如图25的结构。

第二十三步：在第一栅极结构116和第一栅极切断结构117上，各向同性沉积氧化物材料，并平坦化至栅介质层处，得到如图26的结构。

第二十四步：对于图26的结构，再对上步沉积的氧化物材料进行各向异性刻蚀，至鳍状结构的第二部分的底层，得到如图27的结构。

第二十五步：对于图27的结构，再对上步刻蚀的氧化物材料进行各向同性刻蚀，以形成栅极隔离介质层12，形成顶层晶体管和底层晶体管在栅极区域上的隔离，得到如图28的结构。

第二十六步：在栅极隔离介质层12上，形成顶层晶体管的第二栅极结构136，得到如图29的结构。

其中，第二栅极结构136中的栅电极层的金属材料与第一栅极结构116中的栅电极层的金属材料可以相同，也可以不同。

第二十七步：以栅极隔离介质层12、栅电极层以及第二层间介质层35为刻蚀停止层，做顶层晶体管的自对准栅极切断，以形成第二栅极切断结构137，得到如图30的结构。

其中，第二栅极切断结构137中的绝缘材料与第一栅极切断结构117中的绝缘材料可以相同，也可以不相同。

第二十八步：CMP降低顶层的高度，同时去除源漏区域顶层的栅介质层，完成堆叠晶体管10的后道互连工艺，形成金属互连层38，得到如图3的结构。

至此，制备完成堆叠晶体管的第一种结构。

接下来介绍堆叠晶体管的第二种结构，即介绍图2B版图下堆叠晶体管的结构。

参考上述第一种结构的制备方法，与第一种结构的制备方法不同的是，由于底层晶体管不进行栅极切断，因此在执行完第二十步得到如图23的结构后，不执行第二十一步形成栅极切断结构的操作，相应地，也不执行第二十二步中对栅极切断结构进行刻蚀的操作。其余步骤仍然执行至第二十六步，形成顶层晶体管的第二栅极结构136，得到如图31的结构。如图31所示，底层晶体管中不存在第一栅极切断结构117。执行第二十七步，做顶层晶体管的栅极切断，以形成第二栅极切断结构137，得到如图32的结构。最后执行第二十八步，做晶体管源漏金属和后道互联金属线互联，形成金属互连层38，得到如图33的结构。

接下来介绍堆叠晶体管的第三种结构，即介绍图2C版图下堆叠晶体管的结构。

参考上述第一种结构的制备方法，与第一种结构的制备方法不同的是，由于顶层晶体管不进行栅极切断，因此在执行完第二十六步得到如图29的结构后，不执行第二十七步形成第二栅极切断结构137的操作，直接执行第二十八步，形成金属互连层38，得到如图34的结构。

最后介绍堆叠晶体管的第四种结构，即介绍图2D版图下堆叠晶体管的结构。

参考上述第一种结构的制备方法，与第一种结构的制备方法不同的是，由于底层晶体管不进行栅极切断，因此在执行完第二十步得到如图23的结构后，不执行第二十一步形成栅极切断结构的操作，相应地，也不执行第二十二步中对栅极切断结构进行刻蚀的操作。其余步骤仍然执行，而且由于顶层晶体管不进行栅极切断，因此在执行完第二十六步后，不执行第二十七步形成第二栅极切断结构137的操作，直接执行第二十八步，形成金属互连层38，得到如图35的结构。如图35所示，顶层晶体管和底层晶体管中均不存在栅极切断结构。

本申请实施例采用了一种实现上下层晶体管的栅极结构和栅极切断结构的隔离的方案，可以使上下层晶体管的栅极结构不同且相互隔离，同时使上下层晶体管的栅极切断结构相互隔离。另外，上下层晶体管可以独立的选择栅极结构和栅极切断结构，提高了堆叠晶体管在电路设计上的灵活度和自由度。

进一步地，本申请实施例提供的堆叠晶体管可以使用检测分析仪器进行检测，例如：扫描电子显微镜(scanning electron microscope，SEM)、透射电子显微镜(transmission electron microscope，TEM)、扫描透射电子显微镜(scanningtransmission electron microscopy、STEM)等。以TEM为例，本申请实施例提供的堆叠晶体管可以采用TEM切片的方式，检测上述不同形式的栅极切断结构。

本申请实施例提供一种半导体器件，包括：如上述实施例的堆叠晶体管。堆叠晶体管的具体限定可以参见上述的堆叠晶体管，在此不作赘述。

本申请实施例提供一种电子设备，包括：电路板以及如上述实施例的半导体器件，半导体器件设置于电路板。该半导体器件包括上述堆叠晶体管。堆叠晶体管的具体限定可以参见上述的堆叠晶体管，在此不作赘述。

在本申请实施例中的描述中，参考术语“一个实施例”、“一实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请实施例的至少一个实施例或示例中。在本申请中，对上述术语的示意性表述不是必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本申请中描述的不同实施例或示例以及不同实施例或示例的特征进行结合。

以上所述仅为本申请的较佳实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。