一种适用于高速数字电路的低噪声稳压电源电路

技术领域

本发明涉及稳压电路领域，具体涉及一种适用于高速数字电路的低噪声稳压电源电路。

背景技术

传统稳压电源电路，如图3所示，由带隙基准电路与稳压电源电路组成。稳压电源电路其参考电压有带隙基准电路产生。带隙基准电路输出参考电压中的噪声将贡献整个稳压电源电路的大部分输出噪声。

图3中，误差放大器的等效输入噪声表示为

其中，

另一方面，整个稳压电源电路输出电压中的噪声，由带隙基准电路输出参考电压噪声的贡献与稳压电源电路模块噪声组成。所以带隙基准电路输出参考电压的高噪声将直接影响整个稳压电源电路的输出噪声，导致稳压电源电路整体输出噪声过大而影响其负载电路的噪声特性。

此外，传统稳压电源电路的输出电压是固定的，基本不随环境变化而变化。而数字电路的工作速度由于晶体管性能随环境变化而变化，导致其在固定电源电压下，工作速度也将随环境变化而变化。比如，当环境温度升高时，由于晶体管性能下降，在固定电源电压下，其工作速度将下降，此时若要提升数字电路工作速度，需要提升电源电压。反之，当环境温度升高后，电路工作速度将上升。因此，为了保证数字电路工作速度在最坏环境条件下，具有足够的工作速度，电源电压需要足够高。而对于典型工作条件或良好工作条件，此固定电源电压显得过高。由于数字电路的功耗正比于电源电压的平方，因此过高的电源电压将导致功耗的严重浪费。

发明内容

针对现有技术中的上述不足，本发明提供了一种适用于高速数字电路的低噪声稳压电源电路。

为了达到上述发明目的，本发明采用的技术方案为：

一种适用于高速数字电路的低噪声稳压电源电路，其特征在于，包括参考电压产生电路、宽带模拟稳压电源电路和数字校准电路，

所述参考电压产生电路连接所述宽带模拟稳压电源电路，并为所述宽带模拟稳压电源电路提供参考电压；

所述数字校准电路连接所述宽带模拟稳压电源电路，并通过调节模拟稳压电源的反馈系数，从而调整低噪声稳压电源电路的输出电压；

所述宽带模拟稳压电源电路用于输出整个低噪声稳压电源的稳定输出电压。

进一步的，所述参考电压产生电路包括偏置电流源、双极性PNP晶体管M1，其中偏置电流源连接所述双极性PNP晶体管M1的发射极；所述双极性PNP晶体管M1的基极和集电极接地，双极性PNP晶体管M1的基极和集电极电压作为所述宽带模拟稳压电源电路的参考电压。

进一步的，所述宽带模拟稳压电源电路包括跨导放大模拟模块G

进一步的，所述数字校准电路包括环形振荡器、鉴频器和积分器，其中，所述环形振荡器连接所述输出功率管M

进一步的，所述数字校准电路包括环形振荡器、鉴频器和积分器，其中，所述环形振荡器连接所述输出功率管M

所述鉴频器包括6位计数器、D触发器、迟滞比较器和二选一数据选择器，其中，所述6位计数器的时钟端连接所述环形振荡器输出的振荡信号；6位计数器复位端接外部参考时钟信号CLK

所述迟滞比较器包含两个数字比较器，用于分别比较D触发器输出信号是否大于等于-1或是否小于等于1，数字比较器输出端通过或逻辑门后输出至N位计数器的复位端以及 RS触发器的输入端，N位计数器的时钟输入端接外部参考时钟信号CLK

所述积分器的输入端连接所述二选一数据选择器的输出端，输出端连接所述电阻R1。

进一步的，所述鉴频器在每个参考时钟CLK

进一步的，所述迟滞比较器比较计数器输出结果，若计数器输出结果在N个周期内都大于等于-1且小于等于1，迟滞比较器控制选择器输出0，反之，迟滞比较器控制选择器输出计数器计数结果。

进一步的，所述积分器为数字校准电路提供高增益，鉴频器输出结果通过积分器累加后取高6位输出，用于控制模拟稳压电源电路的反馈系数。

本发明具有以下有益效果：

1.因为简化的参考电压产生电路，使得其输出噪声大大减低，从而显著降低整体稳压电源电路输出噪声；

2.由于稳压电源输出电压通过数字校准环路调节器反馈系数，从而使得环形振荡器具有稳定的输出频率。因此稳压电源的负载数字电路将具有稳定的工作速度，不受工艺偏差/温度变化等环境影响；

3.传统稳压电源电路需要保证其负载数字电路在最坏工作情况下具有特定的工作速度，其输出电压需显著高于保证其负载数字电路在典型工作情况系具有相同工作速度的电压值；而本发明中输出电压可通过环境变化自动调节，因此典型情况下的输出电压值只需保证负载电路典型工作条件下具备同等工作速度即可，其输出电压值可显著低于前者。因为数字电路功耗正比于电源电压的平方，因此本发明可显著节约电路整体功耗。

附图说明

图1为本发明适用于高速数字电路的低噪声稳压电源电路结构示意图。

图2为本发明实施例所述数字校准电路原理图。

图3为本发明实施例传统稳压电源结构及典型带隙基准电路示意图。

图4为本发明稳压电源输出噪声与传统结构稳压电源输出噪声仿真结果对比结果示意图。

具体实施方式

下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

一种适用于高速数字电路的低噪声稳压电源电路，如图1所示，包括参考电压产生电路、宽带模拟稳压电源电路和数字校准电路，

所述参考电压产生电路连接所述宽带模拟稳压电源电路，并为所述宽带模拟稳压电源电路提供参考电压；

所述数字校准电路连接所述宽带模拟稳压电源电路，并通过调节模拟稳压电源的反馈系数，从而调整低噪声稳压电源电路的输出电压；

所述宽带模拟稳压电源电路用于输出整个低噪声稳压电源的稳定高输出电压。

具体而言，如图1所示，所述参考电压产生电路包括偏置电流源、双极性PNP晶体管M1，其中偏置电流源连接所述双极性PNP晶体管M1的发射极；所述双极性PNP晶体管M1的基极和集电极接地，双极性PNP晶体管M1的基极和集电极电压作为所述宽带模拟稳压电源电路的参考电压。

所述宽带模拟稳压电源电路包括跨导放大模拟模块G

本实施例里，模拟宽带稳压电源电路由两个负反馈环路组成，其输出为整个低噪声稳压电源输出。其中负反馈环路1由跨导放大器模块G

所述数字校准电路包括环形振荡器、鉴频器和积分器，如图3所示，其中，所述环形振荡器连接所述输出功率管M

所述鉴频器包括6位计数器、D触发器、迟滞比较器和二选一数据选择器，其中，所述6位计数器的时钟端连接所述环形振荡器输出的振荡信号；6位计数器复位端接外部参考时钟信号CLK

所述迟滞比较器包含两个数字比较器，用于分别比较D触发器输出信号是否大于等于-1或是否小于等于1，数字比较器输出端通过或逻辑门后输出至N位计数器的复位端以及 RS触发器的输入端，N位计数器的时钟输入端接外部参考时钟信号CLK

所述积分器的输入端连接所述二选一数据选择器的输出端，输出端连接所述电阻R1。

所述鉴频器在每个参考时钟CLK

所述迟滞比较器比较计数器输出结果，若计数器输出结果在N个周期内都大于等于-1且小于等于1，迟滞比较器控制选择器输出0，反之，迟滞比较器控制选择器输出计数器计数结果。

所述积分器为数字校准电路提供高增益，鉴频器输出结果通过积分器累加后取高6位输出，用于控制模拟稳压电源电路的反馈系数。

若所述低噪声稳压电源电路的参考电压产生电路中的偏置电流与图3中M3的电流相同，其输出参考电压的输出噪声表达式为：

其中，

在本实施例里，数字校准电路为由环形振荡器、鉴频器及积分器组成的负反馈环路3，其具体的电路原理图如图2所示。其中环形振荡器产生由稳压电源输出电压供电，产生与输出电压成比例的振荡信号；鉴频器由一个6位计数器、迟滞比较器、选择器构成。鉴频器在每个参考时钟CLK

稳态工作时，数字校准环路通过调节模拟稳压电源的反馈系数，从而调整稳压电源的输出电压，使得环形振荡器的输出频率始终锁定至参考时钟CLK

相较于传统稳压电源电路，如图3所示，其参考电压有带隙基准电路产生。带隙基准电路将贡献整个稳压电源电路的大部分输出噪声。本项目中参考电压由晶体管的发射极-基极提供，机构简单。由于双极型晶体管具有很低的噪声特性，因此相较于传统带隙基准电路，其输出噪声大大降低，从而显著降低整个稳压电源输出噪声。

图3中，误差放大器的等效输入噪声表示为

其中，

本发明参考电压产生电路中，若偏置电流与图3中流经R

其中

对比公式（1）和（2），传统带隙基准电路输出噪声为本发明参考电压噪声(

本发明中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。