一种IIC上拉电压切换电路及切换方法

技术领域

本发明涉及总线技术领域，尤其涉及一种IIC上拉电压切换电路及切换方法。

背景技术

随着时代科技的进步，系统设计以及搭配也越来越复杂，越来越多的高速加速卡应用在服务器和各种电子产品的设计上，例如GPU(图形处理器)卡、RAID(RedundantArrays of Independent Disks，独立冗余磁盘阵列)卡、NIC(network interfacecontroller，网络接口控制器)卡等的高阶校统卡，而这类型卡的制造厂家也是五花八门，在缺乏统一规范下，往往各厂家设计的IIC上拉电压会有所不同。

目前服务器在使用上都会使用外接的卡，不论是GPU卡、RAID卡、NIC卡，或是其他的PCIe(peripheral component interconnect express，一种高速串行计算机扩展总线标准)卡，现有的系统在售出后不知道客户会使用哪家厂商的卡做搭配，或是因客户的首次需求搭配了A厂家的卡，下次却又有新需求要搭配B厂家的卡，因此就有可能因为各厂家IIC(Inter-Integrated Circuit，集成电路总线)的上拉电压使用的不同而需要对主板或系统板卡重新设计，进行改版流程，改版要额外针对客户使用不同厂商的卡来开新案子，这样需要分配新的人力去重新设计线路并进行设计完成后的验证与讯号的量测，这样会大大影响公司的人力成本以及额外的设计开销还有生产的开销，影响产品量产的时间递延。

目前IIC讯号的上拉电压设计只能选择其中一个电压，不同厂家的卡在设计IIC上拉电压时都有不同的想法和考虑的需求点，所以这种情况下不同厂家设计的卡就可能使用不同的电压。这样会造成系统在设计方面如果没有与卡的上拉电压同步，可能产生漏电问题，而漏电会造成不必要的功率损失，也有可能造成系统的电压在某些时序下处在一个不高不低的电压准位，原本电压该是低电平的时候，因为漏电导致有些许的电压存在，会造成系统某些功能误判，或是造成下一次的系统开机有死机的风险。

发明内容

有鉴于此，本发明的目的在于提出一种IIC上拉电压切换电路及切换方法，用以使不同的板卡可以使用对应的IIC上拉电压。

基于上述目的，本发明提供了一种IIC上拉电压切换电路，包括：

第一芯片，第一芯片与PCIE插槽连接，且第一芯片与上拉电压电位点连接，第一芯片配置用于接收板卡插入PCIE插槽所产生的在位信号；

第二芯片，第二芯片分别与第一芯片和上拉电压电位点连接，第二芯片配置用于识别在位信号的电平状态；

控制器，控制器通过IIC总线与第二芯片连接，控制器配置用于侦测电平状态，并基于电平状态判断板卡的当前使用电压类型，且基于判断结果输出控制信号；

第三芯片，第三芯片与控制器通过IIC总线连接，第三芯片配置用于接收控制信号，并基于控制信号输出电压切换信号；以及

电压切换电路，电压切换电路分别与第三芯片和上拉电压电位点连接，电压切换电路配置用于接收电压切换信号，并基于电压切换信号使上拉电压电位点的上拉电压为与当前使用电压类型对应的电压。

在一些实施例中，第一芯片的若干对第一引脚分别与对应的PCIE插槽连接，且每对第一引脚与对应的上拉电压电位点连接，第一芯片进一步配置用于响应于板卡插入相应的PCIE插槽，与相应的PCIE插槽所对应的一对第一引脚接收板卡产生的在位信号。

在一些实施例中，第二芯片的若干对第二引脚分别与对应的若干对第一引脚以及对应的上拉电压电位点连接，与一对第一引脚对应的一对第二引脚用于识别在位信号的电平状态。

在一些实施例中，第三芯片进一步配置用于基于控制信号将电压切换信号从相应的第三引脚输出。

在一些实施例中，第三引脚与对应的电压切换电路连接。

在一些实施例中，当前使用电压类型包括待机电压和开机电压。

在一些实施例中，电压切换电路包括待机电压电位点和开机电压电位点，待机电压电位点与对应的上拉电压电位点通过第一MOS管连接，开机电压电位点与对应的上拉电压电位点通过第二MOS管连接；

电压切换电路进一步配置用于响应于第一MOS管导通，通过待机电压电位点的待机电压为板卡供电，或者响应于第二MOS管导通，通过开机电压电位点的开机电压为板卡供电。

在一些实施例中，第一芯片为PCA9548芯片，第二芯片为PCA9555芯片，第三芯片为PCA9554芯片。

在一些实施例中，控制器还配置用于响应于通过IIC总线侦测到电平状态为异常电平状态，基于异常电平状态确认板卡存在异常情况。

本发明的另一方面，还提供了一种IIC上拉电压切换方法，包括以下步骤：

通过第一芯片接收板卡插入PCIE插槽所产生的在位信号，第一芯片与PCIE插槽连接，且第一芯片与上拉电压电位点连接；

通过第二芯片识别在位信号的电平状态，第二芯片分别与第一芯片和上拉电压电位点连接；

通过控制器侦测电平状态，并基于电平状态判断板卡的当前使用电压类型，且基于判断结果输出控制信号，控制器通过IIC总线与第二芯片连接；

通过第三芯片接收控制信号，并基于控制信号输出电压切换信号，第三芯片与控制器通过IIC总线连接；

通过电压切换电路接收电压切换信号，并基于电压切换信号使上拉电压电位点的上拉电压为与当前使用电压类型对应的电压，电压切换电路分别与第三芯片和上拉电压电位点连接。

本发明至少具有以下有益技术效果：

本发明的IIC上拉电压切换电路，可以有效侦测到插入的板卡的上拉电压是哪个类型的电压，并通过控制器控制第三芯片，从而使第三芯片控制电压切换电路以将电压切换为适配此板卡的IIC上拉电压，解决了服务器因使用不同厂家设计的卡使得IIC链路与主板端或其他系统卡端设计的上拉电压不匹配而造成漏电的问题，避免板卡损毁，同时避免系统不必要的误判和多余的功率损失，大大增加了系统扩充的可行性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。

图1为根据本发明实施例提供的IIC上拉电压切换电路的示意图；

图2为根据本发明实施例提供的IIC上拉电压切换电路的电路示意图；

图3为根据本发明实施例提供的IIC上拉电压切换电路中电压切换电路的电路示意图；

图4为根据本发明实施例提供的IIC上拉电压切换方法的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。

需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称的非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备固有的其他步骤或单元。

基于上述目的，本发明实施例的第一个方面，提出了一种IIC上拉电压切换电路的实施例。图1示出的是本发明提供的IIC上拉电压切换电路的实施例的示意图。如图1所示，本发明实施例包括：

第一芯片10，第一芯片10与PCIE插槽60连接，且第一芯片10与上拉电压电位点连接，第一芯片10配置用于接收板卡插入PCIE插槽60所产生的在位信号；

第二芯片20，第二芯片20分别与第一芯片10和上拉电压电位点连接，第二芯片20配置用于识别在位信号的电平状态；

控制器30，控制器30通过IIC总线与第二芯片20连接，控制器30配置用于侦测电平状态，并基于电平状态判断板卡的当前使用电压类型，且基于判断结果输出控制信号；

第三芯片40，第三芯片40与控制器30通过IIC总线连接，第三芯片40配置用于接收控制信号，并基于控制信号输出电压切换信号；以及

电压切换电路50，电压切换电路50分别与第三芯片40和上拉电压电位点连接，电压切换电路50配置用于接收电压切换信号，并基于电压切换信号使上拉电压电位点的上拉电压为与当前使用电压类型对应的电压。

本发明实施例中，IIC(Inter-Integrated Circuit)总线为集成电路总线，是一种串行通信总线，使用多主从架构。PCIE(peripheral component interconnect express，一种高速串行计算机扩展总线标准)属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽。其定义了多个宽度的插槽和连接器：x1、x4、x8、x12、x16和x32，通常，低速外设使用单通道(x1)链路，而图形适配器更多的使用更快更宽的16通道链路。

本发明实施例的IIC上拉电压切换电路，可以有效侦测到插入的板卡的上拉电压是哪个类型的电压，并通过控制器控制第三芯片，从而使第三芯片控制电压切换电路以将电压切换为适配此板卡的IIC上拉电压，解决了服务器因使用不同厂家设计的卡使得IIC链路与主板端或其他系统卡端设计的上拉电压不匹配而造成漏电的问题，避免板卡损毁，同时避免系统不必要的误判和多余的功率损失，大大增加了系统扩充的可行性。

在一些实施例中，第一芯片10的若干对第一引脚分别与对应的PCIE插槽60连接，且每对第一引脚与对应的上拉电压电位点连接，第一芯片10进一步配置用于响应于板卡插入相应的PCIE插槽60，与相应的PCIE插槽60所对应的一对第一引脚接收板卡产生的在位信号。

在一些实施例中，第二芯片20的若干对第二引脚分别与对应的若干对第一引脚以及对应的上拉电压电位点连接，与一对第一引脚对应的一对第二引脚用于识别在位信号的电平状态。

在一些实施例中，第三芯片40进一步配置用于基于控制信号将电压切换信号从相应的第三引脚输出。

在一些实施例中，第三引脚与对应的电压切换电路50连接。

在一些实施例中，当前使用电压类型包括待机电压和开机电压。

在一些实施例中，电压切换电路50包括待机电压电位点和开机电压电位点，待机电压电位点与对应的上拉电压电位点通过第一MOS管连接，开机电压电位点与对应的上拉电压电位点通过第二MOS管连接；电压切换电路50进一步配置用于响应于第一MOS管导通，通过待机电压电位点的待机电压为板卡供电，或者响应于第二MOS管导通，通过开机电压电位点的开机电压为板卡供电。

本实施例中，MOS管为场效应管。

在一些实施例中，第一芯片10为PCA9548芯片，第二芯片20为PCA9555芯片，第三芯片40为PCA9554芯片。

在一些实施例中，控制器30还配置用于响应于通过IIC总线侦测到电平状态为异常电平状态，基于异常电平状态确认板卡存在异常情况。

图2示出了IIC上拉电压切换电路的电路示意图。参考图2所示，现有技术是将所有的PCIE Slot(PCIE插槽60)的IIC链路连接至PCA9548芯片，PCA9548芯片为一组多任务的IIC输入输出芯片，而PCA9548的IIC连接至主机端，服务器上的上拉电压PWR0～PWR7各自仅能选一个电压去做设计。

以下为本发明的IIC上拉电压切换电路的具体实施例：

如图2所示，将所有的PCIE Slot的IIC线路接入至PCA9548，PWR0～PWR7为上拉电压电位点。控制器30假设是BMC(Baseboard Management Controller，基板管理控制器30)；控制器30也可以是CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)、FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)等等。另外再把各个PCIESlot的IIC线路接至一颗PCA9555芯片的各个脚位，PCA9555是一颗由IIC控制的输入/输出扩展器，再把PCA9555芯片的IIC接至BMC的IIC的引脚。此连接的IIC可选择与连接至所有的PCIE Slot的PCA9548的IIC同条链路，也可选择不同的IIC链路，另外连接BMC端的IIC总线再连接至另一个PCA9554组件，PCA9554是一颗由IIC控制的输入/输出扩展器，其输入输出脚位与PCA9555相比差了8个脚位，而PCA9554的第三引脚则连接至电压切换电路50，此电压切换电路50由MOS以及逻辑的设计和Power MOS去控制IIC的上拉电压要由哪个电压提供服务器上的PCIE Slot的上拉电压。

图3示出了IIC上拉电压切换电路中电压切换电路50的电路示意图。如图2和图3所示，当系统处于待机状态时，BMC会先通过IIC侦测PCA9555目前所有Slot的IIC上拉电压的状态，此时PWR0～PWR7均无电平，假设BMC通过IIC侦测PCA9555侦测IO0_0/IO1_0为11的时候，判断插入的卡在系统待机时IIC的电压为高电平，推断PCIE卡上的IIC上拉电压用的是P3V3_STBY(待机电压)，侦测完后BMC再通过IIC使PCA9554控制IO0的状态，将IO0的输出脚位设定成低电平，此时低电平的SLOT0_PWR_SWITCH信号不会打开连接的MOS，会使SLOT0_PWR_SWITCH_MOS信号为高电平，打开连接至P3V3_STBY与PWR0之间的Power MOS(即第一MOS管)，SLOT0_PWR_SWITCH_MOS信号为高电平，打开连接SLOT0_PWR_SWITCH_MOS信号线与SLOT0_PWR_SWITCH_MOS2信号线之间的MOS，使SLOT0_PWR_SWITCH_MOS2信号为低电平，关闭连接至P3V3与PWR0之间的Power MOS(即第二MOS管)，导通中间的二级管，使P3V3与PWR0之间形成断路，而供电的PWR0则为P3V3_STBY，与插入的卡上拉电压一致，均为待机电压，避免漏电的发生。

当系统处于开机状态时，BMC通过IIC侦测PCA9555侦测到IO0_0/IO1_0为00的时候，系统判断插入的卡在系统待机时IIC的电压为低电平，在系统运转时才会是高电平，推断PCIE卡上的IIC上拉电压用的是开机电压，侦测完后BMC再通过IIC去控制PCA9554控制IO0的状态，将IO0的输出脚位设定成高电平，此时高电平的SLOT0_PWR_SWITCH会打开连接的MOS，使SLOT0_PWR_SWITCH_MOS为低电平，关闭连接至P3V3_STBY与PWR0之间的Power MOS(第一MOS管)，使P3V3_STBY与PWR0之间形成断路，SLOT0_PWR_SWITCH_MOS为低电平，关闭连接SLOT0_PWR_SWITCH_MOS与SLOT0_PWR_SWITCH_MOS2之间的MOS，使SLOT0_PWR_SWITCH_MOS2为高电平，打开连接至P3V3与PWR0之间的Power MOS(第二MOS管)，而供电的PWR0则为P3V3(开机电压)，与插入的卡上拉电压一致，可以避免漏电的发生，位于PWR0与P3V3_STBY之间的二级管可以避免PWR0的电流流过MOS漏电至P3V3_STBY。

另外，若在BMC通过IIC侦测PCA9555侦测到IO0_0/IO1_0为01或是10的时候，可以判断此插入的卡存在IIC链路有损坏或是异常的出现，在未异常待命中的IIC链路下的clock与data均会有上拉电压，若侦测到的状态两者不一样时，此时可以由BMC发出警示纪录异常日志并显示在BMC的网页中，待工程人员排查状态是否异常或是插入的卡是否有损坏。

其余PCIE Solt1～PCIE Slot7的操作原理与PCIE Slot0均相同，只要注意相对应的PCA9555侦测脚位，及PCA9554控制电平的输出脚位即可。

本发明实施例的第二个方面，还提供了一种IIC上拉电压切换方法。图4示出的是本发明提供的IIC上拉电压切换方法的实施例的示意图。如图4所示，一种IIC上拉电压切换方法包括以下步骤：

步骤S10、通过第一芯片10接收板卡插入PCIE插槽60所产生的在位信号，第一芯片10与PCIE插槽60连接，且第一芯片10与上拉电压电位点连接；

步骤S20、通过第二芯片20识别在位信号的电平状态，第二芯片20分别与第一芯片10和上拉电压电位点连接；

步骤S30、通过控制器30侦测电平状态，并基于电平状态判断板卡的当前使用电压类型，且基于判断结果输出控制信号，控制器30通过IIC总线与第二芯片20连接；

步骤S40、通过第三芯片40接收控制信号，并基于控制信号输出电压切换信号，第三芯片40与控制器30通过IIC总线连接；

步骤S50、通过电压切换电路50接收电压切换信号，并基于电压切换信号使上拉电压电位点的上拉电压为与当前使用电压类型对应的电压，电压切换电路50分别与第三芯片40和上拉电压电位点连接。

本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。

以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。

应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。