显示面板

技术领域

本发明涉及显示技术领域，具体地，涉及一种显示面板。

背景技术

在现有的有机发光二极管(Organic Light-Emitting Diode，缩写为OLED)显示面板中，衬底基板上形成有像素界定层(Pixel Define Layer，缩写为PDL)，显示面板具有通过像素界定层划分形成的多个子像素。通电时，载流子会向相邻的子像素迁移，一个子像素的发光驱动电流传输到与其相邻的子像素上，产生发光串扰问题，导致显示画质不佳。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种显示面板，其能够提升显示面板的防串扰能力，改善显示画质。

为实现上述目的，本发明提供一种显示面板，包括：衬底基板、多个第一电极、像素界定结构以及发光功能层；

多个第一电极形成在所述衬底基板上；

像素界定结构包括：第一像素界定层和第二像素界定层；所述第一像素界定层位于所述衬底基板上，所述第一像素界定层具有开口，所述开口露出所述第一电极的至少一部分；所述第一像素界定层包括主体部和环绕在所述主体部外周的凸起部；所述第二像素界定层位于所述主体部远离所述衬底基板的一侧，所述第二像素界定层的至少部分边缘凸出于所述主体部，所述第二像素界定层与所述第一像素界定层共同限定出凹陷区，所述凹陷区位于所述第二像素界定层朝向所述衬底基板的一侧并位于所述主体部与所述凸起部之间；

发光功能层形成在所述第一电极远离所述衬底基板的表面上，所述发光功能层在至少一个所述凹陷区断开。

如上所述的显示面板，其中，所述第二像素界定层在所述衬底基板上的正投影覆盖所述主体部在所述衬底基板上的正投影，所述凹陷区呈环状，所述凹陷区环绕于所述主体部的外周。

如上所述的显示面板，其中，所述第一像素界定层还包括第一子界定层，所述第一子界定层位于所述主体部靠近所述衬底基板的一侧，且位于相邻两个所述第一电极之间，所述主体部在所述衬底基板上的正投影位于所述第一子界定层在所述衬底基板上的正投影之内。

如上所述的显示面板，其中，所述第一子界定层与相邻的所述第一电极的侧边连接，且所述第一子界定层远离所述衬底基板的表面与至少一个所述第一电极远离所述衬底基板的表面齐平。

如上所述的显示面板，其中，所述第一像素界定层还包括位于所述第一子界定层和所述主体部之间的第二子界定层，至少部分所述第二子界定层在所述衬底基板上的正投影覆盖所述第一子界定层在所述衬底基板上的正投影。

如上所述的显示面板，其中，所述主体部在所述衬底基板上的正投影落入在所述第二像素界定层在所述衬底基板上的正投影内；所述第二像素界定层在所述衬底基板上的正投影落入在所述第二子界定层在所述衬底基板上的正投影内。

如上所述的显示面板，其中，所述第二子界定层的边缘形成在所述第一电极远离所述衬底基板的表面上。

如上所述的显示面板，其中，所述凸起部形成于所述第一电极远离所述衬底基板的表面上，所述凸起部围绕在所述第二子界定层的外周，所述第二子界定层与所述凸起部的内周面抵接。

如上所述的显示面板，其中，在平行于所述衬底基板的方向上，所述凸起部朝向所述凹陷区的内周面与所述主体部朝向所述凹陷区的外周面在所述凸起部的径向上的距离为第一距离；所述凸起部的内周面与所述第一子界定层的外周面在所述凸起部的径向上的距离为第二距离，所述第一距离大于所述第二距离。

如上所述的显示面板，其中，在平行于所述衬底基板的方向上，所述凸起部朝向所述凹陷区的内周面与所述主体部朝向所述凹陷区的外周面在所述凸起部的径向上的距离小于或等于所述第二像素界定层的厚度。

如上所述的显示面板，其中，所述第二像素界定层凸出于所述主体部的尺寸小于所述主体部沿垂直于所述衬底基板的方向上的高度。

如上所述的显示面板，其中，沿垂直于所述衬底基板的方向，所述凸起部的高度小于或等于所述主体部的高度、且大于所述第二像素界定层的厚度。

如上所述的显示面板，其中，所述凸起部与所述第一子界定层同层设置，或者，所述凸起部与所述主体部同层设置。

如上所述的显示面板，其中，所述像素界定结构还包括第三像素界定层，所述第三像素界定层位于所述凸起部远离所述衬底基板的一侧，所述第三像素界定层至少部分搭接于所述凸起部的外周面和所述凸起部远离所述衬底基板的表面。

如上所述的显示面板，其中，所述第三像素界定层与所述第二像素界定层同层设置。

本发明具有以下有益效果：

本发明提供的显示面板，通过在像素界定结构的第一像素界定层和第二像素界定层之间围成凹陷区，使得发光功能层在凹陷区的位置能够断开，发光功能层不连续。这样，第一电极通电时，载流子在电场的作用下向相邻的子像素迁移的传导路径会在断开位置截断，使得载流子无法扩散至像素界定结构对应的发光功能层，进而阻止了载流子向相邻子像素传导，有利于避免出现串扰，从而有利于改善显示面板的显示画质，提升了发光均匀性。

附图说明

图1为相关技术提供的一种显示面板的局部截面示意图；

图2为本公开实施例提供的一种显示面板中像素界定结构形成在衬底基板的局部截面示意图；

图3为本公开实施例提供的另一种显示面板中像素界定结构形成在衬底基板的局部截面示意图；

图4为图3所示的显示面板的局部截面示意图；

图5为本公开实施例提供的一种显示面板的制备方法的制备过程示意图。

附图标记说明：

100-显示面板；

10-衬底基板；

20-第一电极；

30-像素界定结构；31-第一像素界定层；311-第一子界定层；312-第二子界定层；313-第三子界定层；3131-主体部；3132-凸起部；314-初始第三子界定层；32-第二像素界定层；33-凹陷区；34-第三像素界定层；35-初始像素定义层；

40-发光功能层；41-缝隙。

具体实施方式

为使本领域的技术人员更好地理解本发明的技术方式，下面结合附图来对本发明提供的显示面板进行详细描述。

图1为相关技术提供的一种显示面板的局部截面示意图。如图1所示，显示面板100a的衬底基板10a上形成有像素界定层30a和多个第一电极20a，像素界定层30a围绕每个第一电极20a设置，像素界定层30a在衬底基板10a上划分出多个子像素，子像素的有机层40a形成于第一电极20a远离衬底基板10a的表面上，相邻子像素的有机层40a是相连的，像素界定层30a沿第一方向(图1中以L示出)的尺寸与子像素沿第一方向的尺寸相当，有机层40a远离衬底基板10a的表面上形成有第二电极。第一电极20a通电时，载流子会向第二电极迁移。其中，部分载流子沿衬底基板10a的厚度方向移动，流动路径如图1中实线箭头所示。与此同时，还存在部分载流子在向第二电极迁移时在第一方向上也具有位移，这部分载流子会扩散至与像素界定层30a对应的有机层40a，甚至会扩散至相邻的子像素，流动路径如图1中虚线箭头所示。这样，在一个子像素点亮时，该子像素的发光驱动电流传输到与其相邻的子像素上，产生发光串扰问题，像素发光均匀性低，导致显示画质不佳。

为了解决上述问题，本公开实施例提供了一种显示面板。下面结合附图对本实施例提供的显示面板进行详细的介绍。

图2为本公开实施例提供的一种显示面板中像素界定结构形成在衬底基板的局部截面示意图，图3为本公开实施例提供的另一种显示面板中像素界定结构形成在衬底基板的局部截面示意图。请参阅图2和图3，显示面板100包括衬底基板10、第一电极层和像素界定结构30。

其中，第一电极层形成在衬底基板10上，第一电极层包括多个第一电极20。

像素界定结构30包括第一像素界定层31和第二像素界定层32。第一像素界定层31位于衬底基板10上，第一像素界定层31具有开口，开口配置为限定子像素的发光区域，开口还使第一电极20的至少一部分能够露出。并且，第一像素界定层31包括主体部3131和凸起部3132，凸起部3132为环状结构，凸起部3132环绕在主体部3131的外周。凸起部3132的截面形状不限于为图2所示的梯形，还可以为矩形、三角形等，本实施例对此不作具体限制。

第二像素界定层32位于主体部3131远离衬底基板10的一侧，且第二像素界定层32的至少部分边缘凸出于主体部3131。

这样，第二像素界定层32凸出于主体部3131的部分与第一像素界定层31共同限定出凹陷区33，凹陷区33位于第二像素界定层32朝向衬底基板10的一侧并位于主体部3131与凸起部3132之间。可理解的，当第二像素界定层32的边缘凸出形成有多个凸缘，多个凸缘均超出主体部3131时，每个凸缘与第一像素界定层31均能限定出对应的一个凹陷区33，此时，凹陷区33即形成有多个。

图4为图3所示的显示面板100的局部截面示意图。如图4所示，发光功能层40形成在第一电极20远离衬底基板10的表面上。这里，发光功能层40是采用蒸镀工艺形成的。具体来说，利用蒸镀源加热蒸发镀膜材料并使之气化，蒸发镀膜材料经过蒸镀掩膜板的通孔停留在限定的区域内。由于像素界定结构30上具有凹陷区33，像素界定结构30在凹陷区33对应的位置形成蒸镀阴影(shadow)，蒸发镀膜材料向凹陷区33流动会受到第二像素界定层32凸出于凸起部3132的部分以及凸起部3132的阻挡，使得蒸发镀膜材料仅能通过凹陷区33的开孔扩散至凹陷区33，蒸发镀膜材料较难充满整个凹陷区33。这样，蒸镀形成的发光功能层40因shadow效应至少会在其中一处凹陷区33形成缝隙41而断开。应理解，缝隙41的尺寸及形状与凹陷区33有关，例如，缝隙41的一端可以延伸至发光功能层40靠近衬底基板10的表面上，和/或，缝隙41的另一端可以延伸至发光功能层40远离衬底基板10的表面上。

本实施例的显示面板100，由于像素界定结构30具有凹陷区33，使得发光功能层40在至少一个凹陷区33的位置能够断开，发光功能层40无法形成为连续的膜层，以使得相邻两个子像素的发光功能层40在断开位置不连续。这样，第一电极20通电时，载流子在电场的作用下向发光功能层40远离衬底基板10的外侧迁移，即便存在部分载流子沿第一方向上也存在位移，载流子的传导路径会因断开位置而截断，使得载流子无法扩散至像素界定结构30对应的发光功能层40，进而阻止了载流子向相邻子像素传导，有利于避免出现串扰，从而有利于改善显示面板100的显示画质，提升了发光均匀性。

而且，蒸发镀膜材料的扩散方向具有不确定性，本实施例通过设置凹陷区33形成在凸起部3132与主体部3131之间，蒸发镀膜材料进入凹陷区33的流动路径较明确。这样，发光功能层40的断开位置的可控程度提高，以确保将断开位置限制在凹陷区33，进而将断开位置有效地限制在像素界定结构30上并靠近于子像素，以确保载流子流向相邻的子像素时在断开位置能够被截断。

在一些实施例中，显示面板100还包括第二电极(图未示出)，第二电极形成于发光功能层40远离衬底基板10的表面上。第一电极20和第二电极的极性相反。示例性地，第一电极20为阳极，第二电极为阴极；或者，第一电极20为阴极，第二电极为阳极。

应理解，第二像素界定层32不限于仅有部分边缘凸出于凸起部3132。在一些实施例中，整个第二像素界定层32的边缘均能够凸出于凸起部3132，此时，第二像素界定层32在衬底基板10上的正投影覆盖主体部3131在衬底基板10上的正投影。本实施例中，凹陷区33相应地呈环状，凹陷区33环绕于主体部3131的外周。

由于第二像素界定层32的整个边缘均超出主体部3131远离衬底基板10的表面，第二像素界定层32超出主体部3131的区域可以视作为帽檐。如此设计，相较于像素界定结构30上形成有多个相互间隔的凹陷区33相比，本实施例中凹陷区33呈环状，则蒸镀阴影更大，有利于确保发光功能层40在凹陷区33能够断开，并有利于提高发光功能层40断开处的数量，从而有利于提升对载流子的截断效果。

请继续参考图2至图4所示，上述第一像素界定层31还包括第一子界定层311，第一子界定层311位于主体部3131靠近衬底基板10的一侧，且第一子界定层311位于相邻两个第一电极20之间，将相邻两个第一电极20间隔开来。主体部3131形成于第一子界定层311远离衬底基板10的一侧。这样，第一子界定层311能够为主体部3131提供支撑。需注意的是，主体部3131在衬底基板10上的正投影位于第一子界定层311在衬底基板10上的正投影之内，这样，第一子界定层311可以稳定的支撑主体部3131。

请继续参阅图2和图3，第一像素界定层31还包括位于第一子界定层311和主体部3131之间的第二子界定层312，第二子界定层312形成在第一子界定层311远离衬底基板10的表面上。也就是说，第一子界定层311、第二子界定层312和主体部3131自衬底基板10向发光功能层40依次叠设。

其中，第二子界定层312的至少部分在衬底基板10上的正投影覆盖第一子界定层311在衬底基板10上的正投影。

在一种情形中，第二子界定层312的全部在衬底基板10上的正投影覆盖第一子界定层311在衬底基板10上的正投影，即第二子界定层312和第一子界定层311在衬底基板10上的正投影完全重合。

在另一种情形中，第二子界定层312仅有部分在衬底基板10上的正投影覆盖第一子界定层311在衬底基板10上的正投影，即第一子界定层311在衬底基板10上的正投影落入至第二子界定层312在衬底基板10上的正投影之内。

进一步可选的示例中，第二子界定层312的边缘形成在第一电极20远离衬底基板10的表面上。也就是说，第二子界定层312的部分搭接于第一电极20上。这样，第二子界定层312能够覆盖住第一电极20的外周的部分，有利于防止第一电极20漏电。

在本公开的一些示例中，第二像素界定层32在衬底基板10上的正投影与第二子界定层312在衬底基板10上的正投影可以完全重合，且主体部3131在衬底基板10上的正投影落入在第二像素界定层32在衬底基板10上的正投影内，则第二子界定层312、主体部3131和第二像素界定层32叠设呈“工”字形。作为一种可替换的实施例，如图2至图4所示，主体部3131在衬底基板10上的正投影落入在第二像素界定层32在衬底基板10上的正投影内，第二像素界定层32在衬底基板10上的正投影落入在第二子界定层312在衬底基板10上的正投影内。

在一些实施例中，凸起部3132形成于第一电极20远离衬底基板10的表面上，凸起部3132自第一电极20远离衬底基板10的表面朝向发光功能层40凸出，凸起部3132围绕在第二子界定层312的外周，第二子界定层312与凸起部3132的内周面抵接。本实施例中，凹陷区33由第二子界定层312、主体部3131、凸起部3132和第二像素界定层32共同围成。由此，凸起部3132也能够覆盖住第一电极20的外周的部分，提升了防止第一电极20漏电的能力。

而且，在缝隙41贯穿发光功能层40时，在发光功能层40上制备形成第二电极的过程中，相应的制备材料能够进入缝隙41内，在缝隙41内也形成第二电极，第二子界定层312能够起到阻隔作用，将第一电极20和第二电极分隔开。也就是说，即使缝隙41贯穿发光功能层40，制备第二电极的材料充斥于缝隙41，在第二子界定层312的分隔作用下，第一电极20与第二电极不会接触而短接。

如图2至图3所示，在一些实施例中，第一子界定层311与相邻的第一电极20的侧边连接，且第一子界定层311远离衬底基板10的表面与至少一个第一电极20远离衬底基板10的表面齐平。这里，需要说明的是，第一子界定层311远离衬底基板10的表面与第一电极20远离衬底基板10的表面齐平并不限定为几何上绝对的齐平，受到工艺误差等因素的影响，第一子界定层311远离衬底基板10的表面与第一电极20远离衬底基板10的表面之间的高度差在第一子界定层311的厚度的10％以内浮动时均可视作为二者的表面齐平。

当然，在本公开的其他实施例中，第一子界定层311远离衬底基板10的表面也可以位于衬底基板10和第一电极20远离衬底基板10的表面之间。

在一些示例中，在平行于衬底基板10的方向(即凸起部3132的径向)上，凸起部3132朝向凹陷区33的内周面与主体部3131朝向凹陷区33的外周面之间的距离为第一距离d1，凸起部3132的内周面与第一子界定层311的外周面之间的距离为第二距离d2，d1＞d2。应理解，凸起部3132的截面形状为矩形时，凸起部3132的内周面与主体部3131的外周面在凸起部3132的径向上的距离处处相等，即为第一距离d1。凸起部3132的截面形状为梯形时，第一距离d1是指凸起部3132的内周面与主体部3131的外周面在凸起部3132的径向上的最小距离。关于第二距离d2，可参考第一距离d1。

在一些示例中，在平行于衬底基板10的方向(即凸起部3132的径向)上，凸起部3132朝向凹陷区33的内周面与主体部3131朝向凹陷区33的外周面之间的距离不大于第二像素界定层32的厚度。也就是说，第一距离d1小于或者等于第二像素界定层32的厚度h。

在一些示例中，第二像素界定层32凸出于主体部3131的尺寸d3小于主体部3131沿垂直于衬底基板10的方向(图2中示出为I方向)的高度H1。

在一些示例中，沿垂直于衬底基板10的方向，凸起部3132的高度H2不大于主体部3131的高度H1、且大于第二像素界定层32的厚度h。换言之，h＜H2≤H1。

在像素界定结构30的制备过程中，上述凸起部3132的制备顺序存在多种可能的情形。

例如，在一种可能的情形中，凸起部3132可以与第一子界定层311通过同一次制程工艺制出。也即是说，凸起部3132与第一子界定层311同层设置。

再例如，在一种可能的情形中，凸起部3132可以与第二子界定层312通过同一次制程工艺制出。也即是说，凸起部3132与第二子界定层312同层设置。

又例如，在一种可能的情形中，如图3所示，凸起部3132可以与主体部3131通过同一次制程工艺制出。也即是说，凸起部3132与主体部3131同层设置。此时，凸起部3132与主体部3131组成为一个整体，即第三子界定层313。具体来说，本实施例中像素界定结构30即包括依次叠设的第一子界定层311、第二子界定层312、第三子界定层313和第二像素界定层32。

在一个具体的示例中，像素界定结构30还包括第三像素界定层34，第三像素界定层34位于凸起部3132远离衬底基板10的一侧，第三像素界定层34的至少部分搭接于凸起部3132的外周面和凸起部3132远离衬底基板10的表面上。具体例如图3和图4所示的示例，第三像素界定层34覆盖住环状凸起部3132的外周面的至少部分、以及覆盖住凸起部3132远离衬底基板10的表面的至少部分。

可以理解的是，第三像素界定层34可以与第二像素界定层32通过同一次制程工艺制出。也就是说，第三像素界定层34与第二像素界定层32可以同层设置。或者，在一些可选的示例中，第三像素界定层34与第二像素界定层32通过不同的工艺制出。第三像素界定层34与第二像素界定层32同层设置时，制备效率更高。

在像素界定结构30如图3中所示具有第三像素界定层34的实施方案中，以第三像素界定层34和第二像素界定层32同层设置、主体部3131和凸起部3132同层设置为例，本实施例中，像素界定结构30的制备流程具体可以参照图5所示。其中，图5为本公开实施例提供的一种显示面板100的制备方法的制备过程示意图。

该像素界定结构30的制备过程具体可以采用下述步骤来实现。

S1，在衬底基板10上形成第一子界定层311，第一子界定层311间隔开相邻两个第一电极20。

S2，在第一子界定层311以及第一电极20远离衬底基板10的表面上形成第二子界定层312。

S3，在第二子界定层312远离衬底基板10的一侧形成初始第三子界定层314。

S4，在初始第三子界定层314远离衬底基板10的表面上形成初始像素定义层35。

S5，对初始第三子界定层314和初始像素定义层35进行刻蚀，使得初始第三子界定层314形成第三子界定层313，第三子界定层313包括主体部3131和凸起部3132，使得初始像素定义层35形成第二像素界定层32和第三像素界定层34。

其中，S1中在衬底基板10上形成第一子界定层311的具体过程为：在衬底基板10上沉积形成第一子界定层311，对第一子界定层311进行曝光，对第一子界定层311进行刻蚀。

其中，S2的具体过程为：在第一子界定层311以及第一电极20远离衬底基板10的表面上沉积形成第二子界定层312，对第二子界定层312进行曝光，对第二子界定层312进行刻蚀。

其中，S3的具体过程为：在第二子界定层312远离衬底基板10的一侧沉积形成初始第三子界定层314，对初始第三子界定层314进行刻蚀。

其中，S4的具体过程为：在初始第三子界定层314远离衬底基板10的表面上沉积形成初始像素定义层35，对初始像素定义层35进行刻蚀。

上述沉积形成膜层的具体实现方式包括但不限于磁控溅射、热蒸发、或者PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积法)等方法。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。