显示基板及其制备方法、显示面板

技术领域

本公开涉及显示基板技术领域，特别涉及一种显示基板及其制备方法、显示面板。

背景技术

显示面板可包括显示基板和玻璃等材质的盖板(CG，Cover Galss)，且显示基板背离盖板一侧还可设有金属散热层(SCF)。

在实践中发现，当以上显示面板受到较多的摩擦时，会产生显示不良，如造成参照图1的四分屏现象。

发明内容

本公开提供一种显示基板及其制备方法、显示面板。

第一方面，本公开实施例提供一种显示基板，其包括：

衬底，其具有相对的显示侧和背侧；

设于所述衬底的显示侧的显示结构，所述显示结构包括用于提供正极电压的正压接口和多个像素电路，每个像素电路包括多个晶体管；

设于所述衬底与显示结构间的屏蔽结构，所述屏蔽结构由导电材料构成且与正压接口电连接；至少部分所述晶体管的有源区在衬底上的正投影与屏蔽结构在衬底上的正投影重合；

设于所述屏蔽结构与显示结构间的绝缘的隔离层。

在一些实施例中，每个所述晶体管的有源区在衬底上的正投影均与屏蔽结构在衬底上的正投影重合。

在一些实施例中，所述屏蔽结构包括多个连接部、多个屏蔽部；

每个所述屏蔽部对应一个晶体管的有源区，所述晶体管的有源区在衬底上的正投影与其对应的屏蔽部在衬底上的正投影重合；

每个所述屏蔽部均通过连接部与正压接口电连接。

在一些实施例中，所述显示结构还包括：

多条沿第一方向延伸的正压信号线，每条所述正压信号线连接多个沿第一方向排成一排的像素电路，且与所述正压接口电连接；

每个所述屏蔽部均通过连接部与正压信号线电连接。

在一些实施例中，所述连接部包括多个第一连接部、多个沿第一方向延伸的第二连接部；

在所述第一方向上排成一排的多个像素电路中的晶体管对应的多个屏蔽部，分别通过第一连接部连接同一个第二连接部；

在所述显示基板沿第一方向的一个端部，每个所述第二连接部通过隔离层中的过孔连接一条正压信号线。

在一些实施例中，所述连接部还包括第三连接部；

至少部分在垂直于所述第一方向的方向上相邻的像素电路中，有至少部分对应位于不同所述像素电路中的晶体管的屏蔽部通过第三连接部相互连接。

在一些实施例中，所述连接部包括第四连接部；

每个像素电路的多个晶体管对应的屏蔽部连接第四连接部，所述第四连接部在该像素电路中通过隔离层中的过孔与正压信号线连接。

在一些实施例中，所述显示结构还包括：

设于各所述晶体管的有源区背离衬底一侧的栅绝缘层；

设于所述栅绝缘层背离衬底一侧的第一栅极层，所述晶体管的栅极位于第一栅极层中。

在一些实施例中，所述晶体管为P型晶体管。

在一些实施例中，所述显示结构还包括：

位于所述第一栅极层背离衬底一侧的第一层间绝缘层；

位于所述第一绝缘层背离衬底一侧的第二栅极层；

位于所述第二栅极层背离衬底一侧的第二层间绝缘层；

位于所述第二层间绝缘层背离衬底一侧的源漏层；

位于所述源漏层背离衬底一侧的平坦化层；

位于所述平坦化层背离衬底一侧的发光器件。

在一些实施例中，每个所述像素电路包括：

存储电容，其第一极连接正压信号端，所述正压信号端电连接正压接口；

第一晶体管，其栅极连接重置信号端，第一极连接存储电容的第二极，第二极连接初始化信号端；

第二晶体管，其栅极连接栅信号端，第一极连接存储电容的第二极；

第三晶体管，其栅极连接存储电容的第二极，第二极连接第二晶体管的第二极；

第四晶体管，其栅极连接栅信号端，第一极连接第三晶体管的第一极，第二极连接数据信号端；

第五晶体管，其栅极连接控制信号端，第一极连接正压信号端，第二极连接第三晶体管的第一极；

第六晶体管，其栅极连接控制信号端，第一极连接第二晶体管的第二极；

第七晶体管，其栅极连接栅信号端，第一极连接第六晶体管的第二极，第二极连接初始化信号端；

发光器件，其第一极连接第六晶体管的第二极，第二极连接负压信号端。

在一些实施例中，至少所述第二晶体管的有源区和所述第四晶体管的有源区在衬底上的正投影与屏蔽结构在衬底上的正投影重合。

第二方面，本公开实施例提供一种显示面板，其包括：

上述任意一种显示基板；

盖板，其位于所述显示基板的衬底的显示侧外；

金属散热层，其位于所述显示基板的衬底的背侧。

第三方面，本公开实施例提供一种显示基板的制备方法，其中，所述显示基板为上述任意一种，所述制备方法包括：

在所述衬底的显示侧依次形成屏蔽结构、隔离层、显示结构。

附图说明

附图用来提供对本公开的进一步理解，并且构成说明书的一部分，与详细实施例一起用于解释本公开，并不构成对本公开的限制。通过参考附图对详细实施例进行描述，以上和其它特征和优点对本领域技术人员将变得更加显而易见，在附图中：

图1为一种四分屏现象的照片图；

图2为本公开实施例的显示基板中一个像素电路处的部分结构的俯视层叠关系示意图；

图3为本公开实施例的显示面板中一个有源区处的部分结构的剖面层叠关系示意图；

图4为本公开实施例的显示面板中一种像素电路的电路图；

图5为图4的像素电路的一种驱动时序图；

图6为本公开实施例的显示基板中一个像素电路处的屏蔽结构的俯视结构示意图；

图7为本公开实施例的显示基板中第二连接部与正压信号线的连接方式示意图；

图8为本公开实施例的显示基板中一个像素电路处的半导体层的俯视结构示意图；

图9为本公开实施例的显示基板中一个像素电路处的第一栅极层的俯视结构示意图；

图10为本公开实施例的显示基板中一个像素电路处的第二栅极层的俯视结构示意图；

图11为本公开实施例的显示基板中一个像素电路处的源漏层的俯视结构示意图；

本公开实施例中各附图标记的意义如下：1、屏蔽结构；11、屏蔽部；121、第一连接部；122、第二连接部；123、第三连接部；2、有源区；5、栅极；31、正压信号线；39、数据信号线；91、衬底；92、金属散热层；93、隔离层；94、栅绝缘层；99、盖板；T1、第一晶体管；T2、第二晶体管；T3、第三晶体管；T4、第四晶体管；T5、第五晶体管；T6、第六晶体管；T7、第七晶体管；OLED、发光器件；Cst、存储电容；VDD、正压信号端；VSS、负压信号端；Reset、重置信号端；Gate、栅信号端；Data、数据信号端；EM、控制信号端；Vinit、初始化信号端；N1、第一节点。

具体实施方式

为使本领域的技术人员更好地理解本公开的技术方案，下面结合附图对本公开提供的显示基板及其制备方法、显示面板进行详细描述。

在下文中将参考附图更充分地描述本公开，但是所示的实施例可以以不同形式来体现，且不应当被解释为限于本公开阐述的实施例。反之，提供这些实施例的目的在于使本公开透彻和完整，并将使本领域技术人员充分理解本公开的范围。

本公开可借助本公开的理想示意图而参考平面图和/或截面图进行描述。因此，可根据制造技术和/或容限来修改示例图示。

在不冲突的情况下，本公开各实施例及实施例中的各特征可相互组合。

本公开所使用的术语仅用于描述特定实施例，且不意欲限制本公开。如本公开所使用的术语“和/或”包括一个或多个相关列举条目的任何和所有组合。如本公开所使用的单数形式“一个”和“该”也意欲包括复数形式，除非上下文另外清楚指出。如本公开所使用的术语“包括”、“由……制成”，指定存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或其群组。

除非另外限定，否则本公开所用的所有术语(包括技术和科学术语)的含义与本领域普通技术人员通常理解的含义相同。还将理解，诸如那些在常用字典中限定的那些术语应当被解释为具有与其在相关技术以及本公开的背景下的含义一致的含义，且将不解释为具有理想化或过度形式上的含义，除非本公开明确如此限定。

本公开不限于附图中所示的实施例，而是包括基于制造工艺而形成的配置的修改。因此，附图中例示的区具有示意性属性，并且图中所示区的形状例示了元件的区的具体形状，但并不是旨在限制性的。

本公开实施例中，多个结构“同层设置”是指多个结构是由同一个材料层形成的，故它们在层叠关系上处于相同层中，但并不代表它们与衬底间的距离相等，也不代表它们与衬底间的其它层结构完全相同；从而不同结构相对衬底的位置关系，也是指它们所在层的层叠关系，而不是指相对基底的绝对位置或距离，

本公开实施例中，“构图工艺”是指形成具有特定的图形的结构的步骤，其可为光刻工艺，光刻工艺包括形成材料层、涂布光刻胶、曝光、显影、刻蚀、光刻胶剥离等步骤中的一步或多步；当然，构图工艺也可为压印工艺、喷墨打印工艺等其它工艺。

在一些相关技术中，显示基板中可设置像素电路，像素电路包括用于发光进行显示的发光器件。

显示面板包括显示基板，且为了保护显示基板，显示面板还包括设于显示基板显示侧的盖板(CG)，该盖板可由玻璃等构成；而为了增强散热，在显示基板的背侧还可设有(如贴附、粘结)有金属散热层(SCF)。

铜棒摩擦实验用于模拟显示面板受到摩擦时的状况，以测试其性能。对以上结构的显示面板进行铜棒摩擦实验时，发现其容易产生显示不良(如四分屏现象)。

导致以上显示不良的原因可能是：当显示面板受到摩擦时，盖板因静电积累产生负电压(如-500V)，而金属散热层因静电积累产生正电压(如200V)，从而显示面板中产生从金属散热层指向盖板的外加电场(Eexternal)；该外加电场的方向与用于使像素电路中的晶体管导通的原有的驱动电场(Einternal)的方向相同或相反，从而导致像素电路中的晶体管特性漂移，比正常状态更容易导通或更难导通，影响显示质量。

例如，当像素电路位于显示基板的显示侧，且其中的晶体管为顶栅型的P型晶体管(如多晶硅晶体管)时，其栅极位于有源区原理衬底一侧，且是在加载低电压时导通，故在有源区处，原有的驱动电场(Einternal)是从衬底指向栅极的，即驱动电场与外加电场的方向相同，相当于驱动电场“增强”了原有的驱动电场，或者说驱动电场“减弱”了使晶体管关断的电场，导致晶体管的阈值电压(Vth)降低，更容易发生不期望的导通，影响显示。

进一步的，对图4所示的像素电路，当其中的第二晶体管T2、第四晶体管T4因不期望的导通而产生漏电流时，可能导致第一节点N1被错误的充电，电压偏高，进而使相应发光器件OLED的亮度偏低。

而且，显示基板还可分为四个区域，不同区域的像素电路中的控制信号端EM的导通信号分别提供，从而四个区域中的像素电路受漏电流影响的时间不同，发光器件OLED亮度偏低的程度也不同，导致参照图1的四分屏现象。

应当理解，如果是外加电场与原有的驱动电场方向相反时，则相当于外加电场“减弱”了驱动电场，会使晶体管不能按期望导通，故同样会影响显示质量。

第一方面，参照图2至图11，本公开实施例提供一种显示基板，其包括：

衬底91，其具有相对的显示侧和背侧；

设于衬底91的显示侧的显示结构，显示结构包括用于提供正极电压的正压接口和多个像素电路，每个像素电路包括多个晶体管；

设于衬底91与显示结构间的屏蔽结构1，屏蔽结构1由导电材料构成且与正压接口电连接；至少部分晶体管的有源区2在衬底91上的正投影与屏蔽结构1在衬底91上的正投影重合；

设于屏蔽结构1与显示结构间的绝缘的隔离层93。

本公开实施例的显示基板包括用于承载其它结构的衬底91，衬底91可由玻璃、聚合物等材料构成，其包括用于出光进行显示的显示侧，以及与显示侧相对的背侧。

参照图2、图3，显示基板的背侧可用于设置(如贴附、粘结)金属散热层92(SCF)，而其显示侧设有显示结构，显示结构包括多个像素电路(像素单元)，而每个像素电路包括发光器件OLED和用于驱动发光器件OLED发光的多个晶体管(当然每个晶体管必然具有有源区2)。

本公开实施例的显示基板中还具有位于衬底91与有源区2间的由导电材料(如金属材料)构成的屏蔽结构1(LS)，屏蔽结构1至少位于对应部分晶体管的有源区2的位置，从而可屏蔽指向相应有源区2的电场。

为避免屏蔽结构1与有源区2导通，故二者之间还设有绝缘的隔离层93。

显示基板中，还包括正压接口，正压接口可为焊盘(Pad)、接头(Pin)等形式，其用于与驱动芯片(Driver IC)等连接，从而可在显示过程中获得正极电压(Vdd)，即加载在发光器件OLED的正极上以使其发光的电源电压。

而屏蔽结构1还与该正压接口电连接(包括直接连接或间接连接)，故显示时，屏蔽结构1也带有正极电压。

其中，显示基板还可包括以上的金属散热层92，即金属散热层92可直接设于(如贴附、粘结)衬底91的背侧。

其中，对以上显示基板进行驱动时，屏蔽结构1自然会获得正极电压，故其具体的驱动时序可与没有屏蔽结构时相同。

本公开实施例中，在晶体管的有源区2与衬底91背侧(即金属散热层92)之间设有屏蔽结构1，从而该屏蔽结构1可屏蔽以上的从金属散热层92指向盖板99的外加电场(Eexternal)；而且，该屏蔽结构1电连接正压接口，从而在显示时会稳定为正极电压(Vdd)，而正极电压是在像素电路的很多位置原本就存在的电压，故其本身不会对晶体管的特性造成影响。由此，本公开实施例通过设置屏蔽结构1，消除了外加电场对晶体管的影响，避免了显示不良(如四分屏现象)，可改善了显示质量。

在一些实施例中，每个像素电路包括：

存储电容Cst，其第一极连接正压信号端VDD，正压信号端VDD电连接正压接口；

第一晶体管T1，其栅极5连接重置信号端Reset，第一极连接存储电容Cst的第二极，第二极连接初始化信号端Vinit；

第二晶体管T2，其栅极5连接栅信号端Gate，第一极连接存储电容Cst的第二极；

第三晶体管T3，其栅极5连接存储电容Cst的第二极，第二极连接第二晶体管T2的第二极；

第四晶体管T4，其栅极5连接栅信号端Gate，第一极连接第三晶体管T3的第一极，第二极连接数据信号端Data；

第五晶体管T5，其栅极5连接控制信号端EM，第一极连接正压信号端VDD，第二极连接第三晶体管T3的第一极；

第六晶体管T6，其栅极5连接控制信号端EM，第一极连接第二晶体管T2的第二极；

第七晶体管T7，其栅极5连接栅信号端Gate，第一极连接第六晶体管T6的第二极，第二极连接初始化信号端Vinit；

发光器件OLED，其第一极连接第六晶体管T6的第二极，第二极连接负压信号端VSS。

作为本公开实施例的一种形式，像素电路可参照图4，为以上的7T1C结构。其中，发光器件OLED可为有机发光二极管(OLED，Organic Light Emitting Diode)等形式，其正极(第一极)通过正压信号端VDD电连接以上正压接口以获得正极电压(Vdd)，负极(第二极)则连接负压信号端VSS以获得负极电压(Vss)。

而以上像素电路的驱动时序在每个周期(每帧)中可分为重置阶段、写入阶段、发光结构，其中部分信号端在各阶段的电压可参照图5(其中高电压为导通信号，低电压为关断信号)，而正压信号端VDD、负压信号端VSS可分别持续提供正极电压、负极电压，初始化信号端Vinit则持续提供初始化电压。

其中，本公开实施例中可用的像素电路的具体结构和驱动时序均是多样的，不限于以上形式，故在此不再详细描述。

在一些实施例中，至少第二晶体管T2的有源区2和第四晶体管T4的有源区2在衬底91上的正投影与屏蔽结构1在衬底91上的正投影重合。

当采用以上7T1C结构的像素电路时，其中第三晶体管T3为驱动晶体管，故第三晶体管T3的栅极5的电压最容易影响显示，而此时第三晶体管T3的栅极5连接第一节点N1，而第一节点N1的信号容易受到第二晶体管T2和第四晶体管T4的漏电流的影响，故至少这两个晶体管的有源区2，需要对应以上屏蔽结构1。

在一些实施例中，每个晶体管的有源区2在衬底91上的正投影均与屏蔽结构1在衬底91上的正投影重合。

作为本公开实施例的一种方式，参照图2，可以是所有像素电路中的所有晶体管(如以上7T1C结构的像素电路中的全部7个晶体管)的有源区2均与屏蔽结构1对应，从而起到最好的屏蔽效果。

其中，如果是只有部分像素电路中有晶体管对应屏蔽结构1，或者是像素电路中只有部分晶体管对应屏蔽结构1，也是可行的。

在一些实施例中，屏蔽结构1包括多个连接部、多个屏蔽部11；

每个屏蔽部11对应一个晶体管的有源区2，晶体管的有源区2在衬底91上的正投影与其对应的屏蔽部11在衬底91上的正投影重合；

每个屏蔽部11均通过连接部与正压接口电连接。

作为本公开实施例的一种方式，屏蔽结构1可以不是一个完整的层，而是参照图6，屏蔽结构1包括多个与晶体管的有源区2对应的屏蔽部11(即实际起到屏蔽作用的部分)，而屏蔽部11是不连续的，从而，为使各屏蔽部11均获得正极电压(Vdd)，还需要设置多个连接部，以实现屏蔽部11与正压接口电连接(即屏蔽部11要至少通过连接部与正压接口连接)。由此，以上形式的屏蔽结构1不是一个完整的层，而是具有许多“缺失部分”的。

在一些实施例中，显示结构还包括：

多条沿第一方向延伸的正压信号线31，每条正压信号线31连接多个沿第一方向排成一排的像素电路，且与正压接口电连接；

每个屏蔽部11均通过连接部与正压信号线31电连接。

其中，显示基板的每个像素电路均需要用到正极电压，但正压接口显然只能位于显示基板的个别位置(如位于显示基板一端)，故可参照图11，设置沿第一方向(图11中为上下方向)延伸的正压信号线31，正压信号线31连接沿第一方向排成一排(如一列)的多个像素电路(如连接每个像素电路的正压信号端VDD)，且电连接正压接口，从而可将正极电压引入各像素电路。

而当具有以上正压信号线31时，屏蔽部11可通过连接部连接正压信号线31，以实现与正压接口的电连接。

在一些实施例中，作为本公开实施例的一种方式，连接部包括多个第一连接部121、多个沿第一方向延伸的第二连接部122；

在第一方向上排成一排的多个像素电路中的晶体管对应的多个屏蔽部11，分别通过第一连接部121连接同一个第二连接部122；

在显示基板沿第一方向的一个端部，每个第二连接部122通过隔离层93中的过孔连接一条正压信号线31。

作为本公开实施例的一种方式，可参照图6，屏蔽结构1有多个沿第一方向(图6中为上下方向)延伸的第二连接部122，而同一列的多个像素电路的各晶体管对应的各屏蔽部11，则通过各自的第一连接部121连接一个第二连接部122。进而，参照图7，每个第二连接部122在显示基板沿第一方向的一端部(上端部或下端部)，通过位于隔离层93中的过孔与一条正压信号线31(如对应同一列像素的正压信号线31)连接，以通过正压信号线31获取正极电压，并将正极电压引入和屏蔽部11。

以上结构所需的连接部形式简单，便于制备。

在一些实施例中，连接部还包括第三连接部123；

至少部分在垂直于第一方向的方向上相邻的像素电路中，有至少部分对应位于不同像素电路中的晶体管的屏蔽部11通过第三连接部123相互连接。

根据以上的结构，每个第二连接部122及其对应的第一连接部121、屏蔽部11，实际都仅从第二连接部122的一端获取正极电压，为降低其传输电阻，故参照图6，在垂直于第一方向的方向(图6中为左右方向)上相邻的像素电路对应的屏蔽部11，还可通过第三连接部123将它们连接，从而使屏蔽结构1中产生“横向连接”，甚至是使屏蔽结构1形成“网格状”的结构。

在一些实施例中，作为本公开实施例的另一种方式，连接部包括第四连接部；

每个像素电路的多个晶体管对应的屏蔽部11连接第四连接部，第四连接部在该像素电路中通过隔离层93中的过孔与正压信号线31连接。

作为本公开实施例的另一种方式，也可以是每个像素电路的各晶体管对应的各屏蔽部11，直接通过第四连接部在该像素电路的位置连接正压信号线31，其具体可以是每个屏蔽部11分别通过一个第四连接部直接连接正压信号线31，也可以是对应一个像素电路的各屏蔽部11先通过第五连接部连接为一体，该一体结构再连接正压信号线31。

以上方式可保证各屏蔽部11都能“就近”连接到正压信号线31，以降低传输电阻。

应当理解，如果屏蔽结构1通过其它方式实现与正压接口的电连接，也是可行的。

例如，可以是屏蔽结构1与其它具有正极电压的结构连接，如屏蔽结构1连接以上存储电容Cst的第一极。

再如，也可以是像素电路的某些具有正极电压的结构(如正压信号线31)延伸到屏蔽部11处，并通过隔离层93中的过孔直接连接屏蔽部11(也可理解为连接部不是屏蔽结构的一部分，而属于显示结构或像素电路)。

在一些实施例中，显示结构还包括：

设于各晶体管的有源区2背离衬底91一侧的栅绝缘层94；

设于栅绝缘层94背离衬底91一侧的第一栅极层，晶体管的栅极5位于第一栅极层中。

像素电路的各晶体管的栅极5可位于有源区2远离衬底91一侧，即可为顶栅型晶体管。

在一些实施例中，晶体管为P型晶体管。

以上晶体管可为P型晶体管，即其有源区2由P型半导体构成，如为多晶硅(p-Si)。

当晶体管为顶栅型且为P型时，其驱动电场(Einternal)的方向与以上从金属散热层92指向盖板99的外加电场(Eexternal)的方向相同，故更容易产生显示不良，更适用于本公开实施例。

应当理解，本公开实施例的屏蔽结构1也可用于底栅型晶体管、N型晶体管等其它形式的晶体管。

在一些实施例中，显示结构还包括：

位于第一栅极层背离衬底91一侧的第一层间绝缘层；

位于第一绝缘层背离衬底91一侧的第二栅极层；

位于第二栅极层背离衬底91一侧的第二层间绝缘层；

位于第二层间绝缘层背离衬底91一侧的源漏层；

位于源漏层背离衬底91一侧的平坦化层；

位于平坦化层背离衬底91一侧的发光器件OLED。

在显示基板中，还可包括以上的各种层结构。

示例性的，下面对显示基板的部分结构进行介绍。

例如，在衬底91的显示侧，沿逐渐远离衬底91的方向，可依次设有以下的层结构：

(1)屏蔽结构1(LS)。

屏蔽结构1由金属等导电材料构成。

参照图6，屏蔽结构1可包括以上的连接部(如第一连接部121、第二连接部122、第三连接部123)和屏蔽部11。

(2)隔离层93。

隔离层93由氮化硅、氧化硅、氮氧化硅等绝缘材料构成。

隔离层93中可形成有用于供屏蔽结构1与正压接口电连接(如与正压信号线31连接)的过孔。

(3)半导体层(POLY)。

半导体层由多晶硅等半导体材料构成。

参照图8，各晶体管的有源区2均设于半导体层中，且半导体层中的部分半导体材料可以是导体化的，从而构成晶体管的部分电极、连接线等。

(4)栅绝缘层94(GI)。

栅绝缘层94由氮化硅、氧化硅、氮氧化硅等绝缘材料构成。

栅绝缘层94用于将晶体管的有源区2和栅极5隔开，其中还可形成有用于供屏蔽结构1与正压接口电连接(如与正压信号线31连接)的过孔。

(5)第一栅极层(GATE1)。

第一栅极层由金属等导电材料构成。

参照图9，各晶体管的栅极5均设于第一栅极层中，而与栅极5相连的各信号端(如栅信号端Gate、控制信号端EM、重置信号端Reset)以及相应的信号线(如栅信号线、控制信号线、重置信号线)也均可位于第一栅极层中。

其中，各信号端可以是从相应信号线上延伸出的结构，也可以就是相应信号线的一部分。

另外，存储电容Cst的第二极连接第三晶体管T3的栅极5，故也可位于第一栅极层中(即存储电容Cst的第二极和第三晶体管T3的栅极5可为一体结构)。

(6)第一层间绝缘层(ILD1)。

第一层间绝缘层由氮化硅、氧化硅、氮氧化硅等绝缘材料构成。

第一层间绝缘层中还可形成有用于供屏蔽结构1与正压接口电连接(如与正压信号线31连接)的过孔。

(7)第二栅极层(GATE2)。

第二栅极层由金属等导电材料构成。

参照图10，部分信号端(如初始化信号端Vinit)和相应的信号线(如初始化信号线)，存储电容Cst的第一极等可设于第二栅极层中。

(8)第二层间绝缘层(ILD2)。

第二层间绝缘层由氮化硅、氧化硅、氮氧化硅等绝缘材料构成。

第二层间绝缘层中还可形成有用于供屏蔽结构1与正压接口电连接(如与正压信号线31连接)的过孔。

(9)源漏层(SD1)。

源漏层由金属等导电材料构成。

参照图11，正压信号线31、正压信号端VDD可设于源漏层中，而部分信号端(如数据信号端Data)和相应的信号线(如数据信号线39)也可位于源漏层中。

另外，源漏层中还可设有部分将不同结构相连的连接线。

(10)平坦化层(PLN)。

平坦化层由有机绝缘材料构成。

平坦化层用于消除下方结构的段差，其中可具有用于使发光器件OLED的第一极与晶体管(如第六晶体管T6的第二极)相连的过孔。

(11)发光器件OLED的第一极。

具体的，发光器件OLED的第一极可为有机发光二极管的正极(Anode)，其可由氧化铟锡(ITO)等金属氧化物导电材料构成，并通过平坦化层中的过孔连接晶体管(如第六晶体管T6的第二极)。

(12)像素界定层(PDL)。

像素界定层由有机绝缘材料构成。

像素界定层用于通过其中的开口限定发光器件OLED的范围。

(13)发光器件OLED的发光层。

发光层是发光器件OLED中实际用于发光的层，其可为有机发光二极管的发光层，有机发光二极管的发光层由有机材料构成，其至少包括有机发光层(EML)，还可包括电子注入层(EIL)、电子传输层(ETL)、空穴注入层(HIL)、空穴传输层(HTL)等其它的层叠设置的辅助层。

其中，有机发光二极管的发光层可为整层的结构，其在像素界定层的开口处与有机发光二极管的正极接触，从而形成有机发光二极管。

(14)发光器件OLED的第二电极。

具体的，发光器件OLED的第二电极可为有机发光二极管的负极(Cathode)，其可由铝等金属导电材料构成。

其中，有机发光二极管的负极可为整层的结构，从而其同时也是负压信号端VSS。

(15)封装层。

封装层可为有机层与无机层交替的层叠结构，用于将其它结构封装在其中，避免其它结构(尤其是发光层)与环境中的水、氧接触而老化。

其中，以上各层结构中的完整膜层，则可通过溶液工艺、沉积工艺等形成；而以上各层结构若具有特定形状，则可通过构图工艺形成。

应当理解，以上介绍的显示基板的具体层结构只是示意性的，其还可进行很多变化。

第二方面，参照图3，本公开实施例提供一种显示面板，其包括：

上述任意一种显示基板；

盖板99，其位于显示基板的衬底91的显示侧外；

金属散热层92，其位于显示基板的衬底91的背侧。

可将以上的显示基板与盖板99(CG)、金属散热层92(SCF)组合在一起，形成具有显示功能的显示面板。

其中，参照图3，盖板99位于显示基板的显示侧，其可通过封框胶等方式与显示基板连接；而金属散热层92位于显示基板的背侧，其可通过贴附(粘结)等方式与显示基板连接。

由此，显示面板因摩擦等产生的外加电场(Eexternal)是从金属散热层92指向盖板99的，而屏蔽结构1位于金属散热层92与晶体管的有源区2之间，从而可有效的屏蔽以上外加电场对有源区2的影响，改善显示面板的显示质量，避免四分屏现象等不良。

其中，该显示面板中还可包括驱动芯片、线路板、电源、外壳、支架等其它结构，在此不再详细描述。

具体的，该显示面板可为有机发光二极管(OLED)显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

第三方面，本公开实施例提供一种显示基板的制备方法，其中，显示基板为上述任意一种，制备方法包括：

在衬底的显示侧依次形成屏蔽结构、隔离层、显示结构。

显然，在衬底的同一侧，越远离衬底的结构需要“越晚”形成，故当要制备以上的显示基板时，需要在衬底的显示侧依次形成以上的屏蔽结构、隔离层、显示结构等。

其中，屏蔽结构、隔离层、显示结构均可通过构图工艺等形成，且显示结构可包括以上的多个层结构，其中的各层结构也可依次通过不同的构图工艺等形成，在此不再详细描述。

其中，如果需要，还可通过贴附(粘结)等方式在衬底的背侧形成以上金属散热层，在此不再详细描述。

本公开已经公开了示例实施例，并且虽然采用了具体术语，但它们仅用于并仅应当被解释为一般说明性含义，并且不用于限制的目的。在一些实例中，对本领域技术人员显而易见的是，除非另外明确指出，否则可单独使用与特定实施例相结合描述的特征、特性和/或元素，或可与其它实施例相结合描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离由所附的权利要求阐明的本公开的范围的情况下，可进行各种形式和细节上的改变。