动态偏置电路、输出级偏置补偿电路、轨到轨运放及芯片

技术领域

本发明涉及芯片技术，具体地涉及一种动态偏置电路、输出级偏置补偿电路、轨到轨运放及芯片。

背景技术

运放产品作为信号链模拟芯片的核心元件的重要方向，高压运算放大器(即运放)设计中更加趋向于能够驱动大负载的设计、能够在更宽的供电范围下工作的设计、能够轨到轨输出的设计。这些设计目标与现在所提倡的绿色节能的口号相符合，因此在学术界和工业界逐渐成为一个研究热点。

速度和输出驱动能力作为运放产品的重要指标，其始终是学术界和工业界努力优化的方向。运放的速度一般体现在压摆率和带宽这两个具体指标上，其中较大的压摆率要求电路能够在检测到输入信号产生大的SLEW-RATE(压摆率)变化时能够及时的调整输出级的偏置电压以提供大电流。因此，压摆率是表征电路速度的重要指标之一。最大输出电流以及输出最大负载是运放输出驱动能力的重要指标，这与输出级MOS管的栅极电压(V

传统的CLASS-AB输出级结构直接采用前级的输出信号进行偏置。在面对输入信号的快速变化时以及驱动大负载时，其控制输出管栅极的电压依赖输入信号自身以及反馈信号的微小变化，这样的变化不仅速度慢且幅度小很难适应高速和重负载的应用场景。对于动态偏置技术的设计，主要有模拟补偿和数字补偿两种方式。虽然数字补偿方式有其功耗低动态调整范围大的优点，但是其复杂的控制逻辑和结构势必会增加设计难度和研发周期。虽然模拟补偿方式可能在控制稳定性上存在缺点，但是其结构简单容易实现并且有较快的速度。然而，现有的模拟补偿方式只能改善输出级的静态工作点但是并没有改善其驱动能力。

发明内容

本发明的目的是提供一种动态偏置电路、输出级偏置补偿电路、轨到轨运放及芯片，其可动态调整CLASS-AB输出级的偏置电压和控制路径上的尾电流，从而可同时增强压摆率及负载驱动能力。

为了实现上述目的，本发明第一方面提供一种动态偏置电路，其特征在于，所述动态偏置电路包括：差分共源输入级，所述差分共源输入级的输入与前级输出相连，以及所述差分共源输入级的输出与轨到轨运放的CLASS-AB输出级的栅极相连，其中，响应于所述前级输出的变化，所述差分共源输入级的电流变化，以引发所述CLASS-AB输出级的栅极电压变化；辅助放大级，用于放大所述CLASS-AB输出级的栅极电压变化；以及反馈级，用于将经放大的所述CLASS-AB输出级的栅极电压变化反馈至所述CLASS-AB输出级的栅极，以通过引发所述CLASS-AB输出级的栅极处的阻抗变化来动态调整所述CLASS-AB输出级的偏置电压。

优选地，所述差分共源输入级包括：两个P型MOS管以及第一电流源，其中，所述P型MOS管的漏极与所述CLASS-AB输出级的栅极相连。

优选地，所述反馈级包括两个N型MOS管以及第二电流源，其中，所述两个N型MOS管形成差分结构，所述N型MOS管的栅极与所述辅助放大级的输出相连，以及所述N型MOS管的源极与所述电流源相连。

优选地，所述动态偏置电路还包括：高压保护级，用于使得所差分共源输入级与所述反馈级中的各个器件工作在相应的击穿电压以下。

通过上述技术方案，本发明创造性地响应于前级输出的变化，差分共源输入级的电流变化，以引发所述CLASS-AB输出级的栅极电压微小变化；通过辅助放大级来放大所述CLASS-AB输出级的栅极微小电压变化；通过反馈级将经放大的所述CLASS-AB输出级的栅极电压变化反馈至所述CLASS-AB输出级的栅极，以通过引发所述CLASS-AB输出级的栅极处的阻抗变化来动态调整所述CLASS-AB输出级的偏置电压。由此，本发明可动态调整CLASS-AB输出级的偏置电压和控制路径上的尾电流，从而可同时增强压摆率及负载驱动能力。

本发明第二方面提供一种轨到轨运放的输出级偏置补偿电路，其特征在于，所述输出级偏置补偿电路包括：所述的动态偏置电路。

优选地，所述输出级偏置补偿电路还包括：高位钳位电路，用于电源的电压与第一输入电压的差值大于第一预设电压下导通所述CLASS-AB输出级中的P型MOS管的栅极到所述电源的低阻通路，其中，所述第一输入电压为所述P型MOS管的栅极电压；和/或低位钳位电路，用于在第二输入电压大于第二预设电压下导通所述CLASS-AB输出级中的N型MOS管的栅极到地的低阻通路，其中，所述第二输入电压为所述N型MOS管的栅极电压。

优选地，所述高位钳位电路包括：多个P型MOS管，所述P型MOS管以二极管形式连接；以及分压电路，用于通过偏压控制信号调整所述电源的电压与所述第一输入电压的差值，和/或所述低位钳位电路包括：多个N型MOS管，所述N型MOS管以二极管形式连接；以及分压电路，用于通过偏压控制信号调整所述第二输入电压。

优选地，所述输出级偏置补偿电路还包括：频率补偿电路，用于提高相位裕度且增加所述输出级偏置补偿电路的稳定性。

优选地，所述频率补偿电路包括：第一频率补偿电路；和/或第二频率补偿电路，其中，所述第一频率补偿电路与所述第二频率补偿电路均包括：密勒电容以及零点补偿电阻。

有关本发明实施例提供的轨到轨运放的输出级偏置补偿电路的具体细节及益处可参阅上述针对动态偏置电路的描述，于此不再赘述。

本发明第三方面提供一种轨到轨运放，所述轨到轨运放包括：CLASS-AB输出级；以及所述的轨到轨运放的输出级偏置补偿电路。

有关本发明实施例提供的轨到轨运放的具体细节及益处可参阅上述针对轨到轨运放的输出级偏置补偿电路的描述，于此不再赘述。

本发明第四方面提供一种芯片，其特征在于，所述芯片包括所述的动态偏置电路、所述的轨到轨运放的输出级偏置补偿电路和/或所述的轨到轨运放。

有关本发明实施例提供的芯片的具体细节及益处可参阅上述针对动态偏置电路、轨到轨运放的输出级偏置补偿电路和/或轨到轨运放的描述，于此不再赘述。

本发明的其它特征和优点将在随后的具体实施方式部分予以详细说明。

附图说明

附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：

图1是本发明一实施例提供的动态偏置电路的结构图；

图2是本发明一实施例提供的动态偏置电路的结构图；

图3是本发明一实施例提供的输出级偏置补偿电路的结构图；以及

图4是本发明一实施例提供的高位钳位电路的结构图；以及

图5是本发明一实施例提供的低位钳位电路的结构图。

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

图1是本发明一实施例提供的动态偏置电路10的结构图。如图1所示，所述动态偏置电路10可包括：差分共源输入级100、辅助放大级110以及反馈级120。

下面分别针对上述差分共源输入级100、辅助放大级110以及反馈级120进行解释和说明。

首先，所述差分共源输入级100的输入与前级输出相连，以及所述差分共源输入级100的输出与所述轨到轨运放的CLASS-AB输出级的栅极相连。其中，响应于所述前级输出的变化，所述差分共源输入级100的电流变化，以引发所述CLASS-AB输出级的栅极电压变化。

具体地，前级输出提供的输入信号产生变化时，引起差分共源输入级100的电流变化，从而引起CLASS-AB输出级的栅极电压的微小变化。

其次，所述辅助放大级110用于放大所述CLASS-AB输出级的栅极电压变化。

具体地，辅助放大级110可为辅助运放(即运算放大器)，所述辅助放大级110通过检测所述CLASS-AB输出级的栅极电压的微小变化将其进行放大。

最后，所述反馈级120用于将经放大的所述CLASS-AB输出级的栅极电压变化反馈至所述CLASS-AB输出级的栅极，以通过引发所述CLASS-AB输出级的栅极处的阻抗变化来动态调整所述CLASS-AB输出级的偏置电压和控制路径上的尾电流。

具体地，经放大的所述CLASS-AB输出级的栅极电压变化通过电流反馈的形式(例如，通过一个镜像的电流镜)输出给所述CLASS-AB输出级的栅极，从而导致图1或图2中的A和B点(即，所述CLASS-AB输出级的栅极)的阻抗和电流的变化，以达到快速且大动态范围地自动调整输出级偏置的目的，进而能够优化电路的压摆率和负载驱动能力。

下面分别针对所述差分共源输入级100、所述辅助放大级110以及所述反馈级120的具体结构进行解释和说明。

在一实施例中，所述差分共源输入级100可包括：两个P型MOS管(例如，图1中的M11、M12)以及第一电流源(例如，图1中的I1)。

其中，所述P型MOS管(例如，图1中的M11、M12)的漏极与所述CLASS-AB输出级的栅极(例如，图1中的栅极G)相连。前级输出提供的输入信号产生变化时，引起差分共源输入级100中的P型MOS管的漏极电流变化，从而引起CLASS-AB输出级的栅极电压的微小变化。

在一实施例中，所述辅助放大级110可为辅助运放。所述辅助放大级110的输入与所述CLASS-AB输出级的栅极(例如，图1中的栅极G)相连，以及所述辅助放大级110的输出与所述反馈级120的输入相连。

在一实施例中，所述反馈级120包括两个N型MOS管(例如，图1中的M13、M14)以及第二电流源(例如，图1中的I2)。

其中，所述两个N型MOS管(例如，图1中的M13、M14)形成差分结构，所述N型MOS管(例如，图1中的M13、M14)的栅极与所述辅助放大级110的输出相连，以及所述N型MOS管(例如，图1中的M13、M14)的源极与所述电流源(例如，图1中的I2)相连。

在一实施例中，所述动态偏置电路10还可包括压降器件组115。例如，所述压降器件组115可包括三个压降器件(例如，电阻或者MOS管)。压降器件组115可提供合适压降以确保CLASS-AB输出级的偏置在正常的工作状态，同时可以承受较高的电压避免栅极电压控制路径上的其他低压器件被击穿。

为了避免器件在高压下被较大的V

在一实施例中，所述动态偏置电路10还可包括：高压保护级130，用于使得所述差分共源输入级100与所述反馈级120中的各个器件工作在相应的击穿电压以下，如图2所示。

具体地，所述高压保护级130可包括多个高压MOS管，其中，所述多个高压MOS管的击穿电压大于电源的电压(例如，V

因此，动态偏置电路/差分动态偏置电路可包括一个差分共源输入级、高压保护级、反馈级以及一个辅助放大电路。动态偏置电路/差分动态偏置组成的四端口网络中两个为输入端口，其接前级输出(例如，运放的输出，具体可为轨到轨运放或者其他差分类型运放的输出)；两个为输出端口，其分别接CLASS-AB输出级电路的两个MOS的栅极。动态偏置电路/差分动态偏置电路用来产生一个自适应的动态偏置，同时增强压摆率及负载驱动能力。本实施例可适用于轨到轨高压运放。

相对于现有方案只稳定了静态工作点而言，本发明提出的差分动态偏置结构检测输入信号的微小变化后，通过电流反馈的形式改变偏置电压路径上的阻抗和电流，从而实现对输出偏置电压的动态调整(从速度和幅度两个方面)，同时优化了电路的压摆率和输出驱动能力。

综上所述，本发明创造性地响应于前级输出的变化，差分共源输入级的电流变化，以引发所述CLASS-AB输出级的栅极电压变化；通过辅助放大级来放大所述CLASS-AB输出级的栅极电压变化；通过反馈级将经放大的所述CLASS-AB输出级的栅极电压变化反馈至所述CLASS-AB输出级的栅极，以通过引发所述CLASS-AB输出级的栅极处的阻抗变化来动态调整所述CLASS-AB输出级的偏置电压。由此，本发明可动态调整CLASS-AB输出级的偏置电压和控制路径上的尾电流，从而可同时增强压摆率及负载驱动能力。

本发明一实施例提供一种轨到轨运放的输出级偏置补偿电路1，所述输出级偏置补偿电路可包括：所述的动态偏置电路10，如图3所示。

如图3所示，所述输出级偏置补偿电路1还可包括：高位钳位电路20，用于在电源的电压(V

具体地，所述高位钳位电路20包括：多个P型MOS管(例如，图4中的M1、M2、M3)，所述P型MOS管以二极管形式连接(例如，图4中的M、M2、M3)；以及分压电路(例如，图4中的M4、M5、M6、M7、M8)，用于通过偏压控制信号调整所述V

M1、M2、M3构成的堆叠的二极管形式，限定了VDD-VIN的范围。当VDD-VIN>3Vth，则该通路开始导通开始有电流流过，从而提供了一个VIN到VDD的低阻抗通路达到钳位的目的。但由于其在高压的应用场景下左侧的低压的堆叠二极管难以承受较高的V

所述低位钳位电路30包括：多个N型MOS管(例如，图5中的M1’、M2’、M3’)，所述N型MOS管以二极管形式连接；以及分压电路(例如，图5中的M4’、M5’、M6’、M7’、M8’)，用于通过偏压控制信号调整所述第二输入电压。

低位钳位电路30的原理与高位钳位电路20的原理相同且两者完全对偶，将高位钳位电路20的拓扑结构对偶后即可得到相应的低位钳位电路30。

因此，通过钳位电路来限制CLASS-AB输出级的MOS管的V

在一实施例中，所述输出级偏置补偿电路1还可包括：频率补偿电路40，用于提高相位裕度且增加所述输出级偏置补偿电路的稳定性，如图4所示。

具体地，所述频率补偿电路40可包括：第一频率补偿电路；和/或第二频率补偿电路。

其中，所述第一频率补偿电路包括：密勒电容(例如，图4中的C1)以及零点补偿电阻(例如，图4中的R1)。所述第二频率补偿电路包括：密勒电容(例如，图4中的C2)以及零点补偿电阻(例如，图4中的R2)。所述密勒电容与所述零点补偿电阻串联连接，例如，C1与R1串联连接；C2与R2串联连接，如图3所示。

其中，所述密勒电容C1与CLASS-AB输出级中的P型MOS管的栅极相连接，所述零点补偿电阻R1与CLASS-AB输出级中的P型MOS管的漏极相连接，用来提高相位裕度且增加所述输出级偏置补偿电路的稳定性。所述密勒电容C2与CLASS-AB输出级中的N型MOS管的栅极相连接，所述零点补偿电阻R2与CLASS-AB输出级中的N型MOS管的漏极相连接，用来提高相位裕度且增加所述输出级偏置补偿电路的稳定性。

有关本发明实施例提供的轨到轨运放的输出级偏置补偿电路的具体细节及益处可参阅上述针对动态偏置电路的描述，于此不再赘述。

本发明一实施例提供一种轨到轨运放，所述轨到轨运放包括：CLASS-AB输出级50；以及所述的轨到轨运放的输出级偏置补偿电路1(其至少包括所述动态偏置电路10)。

其中，所述CLASS-AB输出级50可包括P型MOS管(例如，图3中的M18)与N型MOS管(例如，图3中的M19)。所述P型MOS管(例如，图3中的M18)的漏极与所述N型MOS管(例如，图3中的M19)的漏极相连接，所述P型MOS管(例如，图3中的M18)的源极与电源相连，以及所述N型MOS管(例如，图3中的M19)的源极接地。所述CLASS-AB输出级50用来提供轨到轨输出的能力。

所述输出级偏置补偿电路1包括高位钳位电路20与低位钳位电路30。相应地，高位钳位电路20的V

有关本发明实施例提供的轨到轨运放的具体细节及益处可参阅上述针对轨到轨运放的输出级偏置补偿电路的描述，于此不再赘述。

本发明一实施例提供一种芯片，所述芯片包括所述的动态偏置电路、所述的轨到轨运放的输出级偏置补偿电路和/或所述的轨到轨运放。

有关本发明实施例提供的芯片的具体细节及益处可参阅上述针对动态偏置电路、轨到轨运放的输出级偏置补偿电路和/或轨到轨运放的描述，于此不再赘述。

以上结合附图详细描述了本发明实施例的可选实施方式，但是，本发明实施例并不限于上述实施方式中的具体细节，在本发明实施例的技术构思范围内，可以对本发明实施例的技术方案进行多种简单变型，这些简单变型均属于本发明实施例的保护范围。

另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施例对各种可能的组合方式不再另行说明。

此外，本发明实施例的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明实施例的思想，其同样应当视为本发明实施例所公开的内容。