HTOL测试板及其时钟电路

技术领域

本发明涉及半导体集成电路领域，尤其涉及一种HTOL测试板及其时钟电路。

背景技术

高温操作生命期(High Temperature Operating Life，简称HTOL)测试，目的是评估器件在超热和超电压情况下一段时间的耐久力，是当前芯片测试常用的一项检测手段。其中，HTOL测试的失效机制主要包括：电子迁移，氧化层破裂，相互扩散，不稳定性，离子玷污等。

现有的HTOL测试，所采用的方案多是使用测试座(socket)来装载芯片进行测试。具体而言，是将球栅阵列(Ball Grid Array，BGA)芯片放置于测试座上，用手压按之后将球栅阵列芯片固定装载于测试座上，将多个测试座焊接于主板上，然后将主板放入高温烤箱中进行HTOL测试。

但是，现有的HTOL测试板时钟电路采用单机台时钟方式，严重影响了HTOL测试的效率。

发明内容

本发明解决的问题是提供一种HTOL测试板时钟电路，以在HTOL测试中提供多时钟频率方案，可以满足不同的HTOL测试模块对时钟信号频率的不同需求，提高HTOL测试的效率。

为解决上述问题，本发明提供了一种HTOL测试板时钟电路，所述HTOL测试板时钟电路包括：

多路的时钟信号产生单元，适于产生相应的多个外部时钟信号；其中，所述多个外部时钟信号的频率不同。

可选地，所述时钟信号产生单元包括：

控制器模块，适于生成第一子外部时钟信号；

可选地，所述时钟信号产生单元还包括时钟信号产生模块；

所述控制器模块，还适于生成第一控制信号；

所述时钟信号产生模块，适于响应所述第一控制信号，生成第二子外部时钟信号。

可选地，所述第二子外部时钟信号与所述第一子外部时钟信号的时钟频率不同。

可选地，所述时钟信号产生模块包括：

有源振荡器，与所述控制器模块耦接，适于在接收到所述第一控制信号时，生成相应的有源振荡器时钟信号，作为所述第二子外部时钟信号。

可选地，所述时钟信号产生单元还包括：

第一阻抗匹配模块，适于在所述时钟信号产生模块与所述主芯片之间进行阻抗匹配。

可选地，所述第一阻抗匹配模块包括第一电阻。

可选地，所述时钟信号产生单元还包括：

第二阻抗匹配模块，适于在所述控制器模块与所述主芯片之间进行阻抗匹配。

可选地，所述第二阻抗匹配模块包括第二电阻。

可选地，所述时钟信号产生模块还包括限流子模块；

所述限流子模块，适于对所述时钟信号产生模块与所述控制器模块之间的电流进行限幅。

可选地，所述限流子模块包括第三电阻。

可选地，所述第一控制信号为高电平信号。

相应地，本发明实施例还提供了一种HTOL测试板，所述HTOL测试板包括：

主芯片；

如上述任一项所述HTOL测试板时钟电路，与所述HTOL测试板主芯片耦接，适于为所述主芯片提供外部时钟信号。

与现有技术相比，本发明的技术方案具有以下优点：

本发明实施例中的HTOL测试板时钟电路，多路的时钟信号产生单元，为HTOL测试板的主芯片提供频率各不相同的多个外部时钟信号，与现有的仅能提供一种频率的外部时钟信号的HTOL测试板时钟电路相比，可以提高HTOL测试所需的时钟信号的覆盖范围，而无需通过修改测试图案等满足不同的HTOL测试模块对于时钟信号频率的不同需求，故可以节省HTOL测试的时间，提高HTOL测试的效率。

附图说明

图1为本发明实施例中的HTOL测试板时钟电路的框架结构示意图；

图2为本发明实施例中的一种时钟信号产生单元的结构示意图；

图3为本发明实施例中的HTOL测试板时钟电路提供的具有一种时钟频率的外部时钟信号的波形图；

图4为本发明实施例中的HTOL测试板时钟电路提供的具有另一种时钟频率的外部时钟信号的波形图。

具体实施方式

由背景技术可知，现有的HTOL测试板时钟电路，严重影响了HTOL测试的效率。究其原因，在于：现有的HTOL测试板时钟电路仅能提供一种频率的时钟信号，而在进行HTOL测试时，往往需要不止一种频率的时钟信号。

为了解决所述技术问题，本发明实施例中的HTOL测试板时钟电路包括：多路的时钟信号产生单元，为HTOL测试板的主芯片提供频率各不相同的多个外部时钟信号，与现有的仅能提供一种频率的外部时钟信号的HTOL测试板时钟电路相比，可以提高HTOL测试所需的时钟信号的覆盖范围，而无需通过修改测试图案等满足不同的HTOL测试模块对于时钟信号频率的不同需求，故可以节省HTOL测试的时间，提高HTOL测试的效率。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1是本发明实施例中的一种HTOL测试板时钟电路的框架结构示意图，图2是本发明实施例中的一种时钟信号产生单元的框架结构示意图。

结合参考图1至图2，所述HTOL测试板时钟电路10，包括多路的时钟信号产生单元101～10n(n为大于1的正整数)。其中，所述多路的时钟信号产生单元101～10n分别具有对应的时钟信号输出端口，均与HTOL测试板的主芯片20的时钟信号输入端口耦接。

多路的时钟信号产生单元101～10n用于产生具有相应频率的外部时钟信号，且多路的时钟信号产生单元101～10n所产生的外部时钟信号的频率各不相同，从而可以为HTOL测试板的主芯片20提供具有多种频率的时钟信号。

在执行HTOL测试的过程中，采用多路的时钟信号产生单元101～10n中的相应的时钟信号产生单元10i(i为大于或等于1且小于或等于n的正整数)产生具有相应频率的时钟信号，并输入至HTOL测试的主芯片20的时钟信号输入端口，从而为HTOL测试的主芯片20提供具有相应频率的外部时钟信号，以作为待测试芯片的工作频率。

需要指出的是，多路的时钟信号产生单元101～10n的数量可以根据实际的HTOL测试的需要进行设置，在此不做限制。

本领域技术人员可以理解的是，当所设置的时钟信号产生单元101～10n的数量越多时，则本发明实施例中的HTOL测试板时钟电路所提供的时钟信号越将更加多样，则越可以满足HTOL测试中对于时钟信号频率的更加多样化的需求。

请参见图2，本实施例中，所述时钟信号产生单元包括相互耦接的控制器模块201和时钟信号产生模块202。其中，控制器模块201和时钟信号产生模块202之间相互耦接。

所述控制器模块201具有时钟信号输出端口和控制信号输出端口。其中，所述控制器模块201的时钟信号输出端口与HTOL测试的主芯片(未示出)的时钟信号输入端口耦接，所述控制器模块201的控制信号输出端口与所述时钟信号产生模块202的控制信号输入端口耦接。

所述控制器模块201具有时钟信号输出状态和非时钟信号输出状态。具体而言，在处于时钟信号输出状态时，所述控制器模块201可以生成对应的第一子外部时钟信号并输入至HTOL测试的主芯片的时钟信号输入端口；在所述非时钟信号输出状态时，所述控制器模块201可以生成第一控制信号并输入所述时钟信号产生模块202的控制信号输入端口。

本领域的技术人员可以理解的是，所述控制器模块201可以具有产生第一子外部时钟信号的功能模块和具有生成所述第一控制信号的功能模块，以实现所述控制器模块201生成所述第一子外部时钟信号和第一控制信号的功能。当然，所述控制器模块201还可以具有其他相应的功能模块，本发明在此不做限制，只要所述控制器模块201具有生成所述第一子外部时钟信号和第一控制信号的功能即可。

所述时钟信号产生模块202具有控制信号输入端口和时钟信号输出端口。其中，所述时钟信号产生模块202的控制信号输入端口与所述控制器模块201的控制信号输出端口耦接。当通过自身的控制信号输入端口接收到所述控制器模块201的控制信号输出端口输出的第一控制信号时，所述时钟信号产生模块202可以在所述第一控制信号的触发下，生成对应的第二子外部时钟信号。

这里需要指出的是，所述控制器模块201所产生的第一子外部时钟信号具有第一时钟频率，所述时钟信号产生模块202所生成的第二子外部时钟信号具有第二时钟频率，且所述第一时钟频率与第二时钟频率不同，从而使得所述控制器模块201与所述时钟信号产生模块202可以为HTOL测试板提供具有不同时钟频率的多种外部时钟信号，从而可以满足HTOL测试板的主芯片对于时钟频率的不同需求。

本实施例中，所述时钟信号产生模块202包括有源振荡器OSC。

所述有源振荡器OSC具有使能端口EN、接地端口GND、电源端口VCC和时钟信号输出端口OUT。其中，所述有源振荡器OSC具有使能端口EN作为所述时钟信号产生模块202的控制信号输入端口或与所述时钟信号产生模块202的控制信号输入端口耦接，所述有源振荡器OSC的接地端口GND接地，所述有源振荡器OSC的电源端口VCC与外部电源耦接，所述有源振荡器OSC的时钟信号输出端口OUT作为所述时钟信号产生模块202的时钟信号输出端口或与所述时钟信号产生模块202的时钟信号输出端口耦接。

在具体实施中，所述时钟信号产生模块202所接收到的第一控制信号作为所述有源振荡器OSC的使能信号，即所述有源振荡器OSC在通过其使能端口EN接收到所述控制器模块201输出的第一控制信号时使能，并生成对应的有源振荡器时钟信号，作为所述第二子外部时钟信号输出至所述HTOL测试板的主芯片的时钟信号输入端口，以向所述HTOL测试板的主芯片提供所述第二子外部时钟信号，作为待测试芯片的工作时钟信号。

具体而言，所述控制器模块201所生成的第一控制信号为高电平信号，也即所述有源振荡器OSC的使能信号为高电平信号，该高电平信号将所述有源振荡器OSC的使能端口EN上拉至高电平状态。此时，有源振荡器OSC处于低阻状态，有源振荡器OSC产生对应的有源振荡器时钟信号并输入至所述HTOL测试板的主芯片的时钟信号输入端口。

需要指出的是，本发明实施中的控制器模块201在处于时钟信号输出状态时，所述时钟信号产生模块202中的有源振荡器OSC则处于非时钟信号输出状态。相应地，当所述控制器模块201在自身处于时钟信号输出状态时，还生成对应的控制信号，使得有源振荡器OSC处于非使能状态。具体而言，所述控制器模块201可以生成第二控制信号，以将所述有源振荡器OSC的使能端口EN下拉至低电平状态，使得有源振荡器OSC处于高阻状态，从而使得有源振荡器OSC不会产生对应的有源振荡器时钟信号。

本发明实施例中的有源振荡器OSC可以采用车载或航天级的有源振荡器，或者其他类型的带有使能管脚的有源振荡器，以在所述控制器模块201下生成对应的有源振荡器时钟信号，作为所述第二子外部时钟信号。

上述以有源振荡器为例对本发明实施例中的时钟信号产生模块进行了详细的介绍，本发明并非限于此。可以理解的是，所述时钟信号产生模块还可以采用其他能够产生相应的时钟信号的功能结构实现，本领域技术人员可以根据实际的需要进行选择，在此不做限制。

上述以包括所述控制器模块和时钟信号产生模块为例对所述时钟信号产生模块进行了介绍。在其他实施例中，所述时钟信号产生单元还可以仅包括控制器模块和所述时钟信号产生模块中任一项，本领域技术人员可以根据实际需要设置，在此不做限制。

请继续参见图2，本实施例，所述时钟信号产生单元还包括第一阻抗匹配模块1011。

所述第一阻抗匹配模块1011具有第一端和第二端，所述第一阻抗匹配模块1011的第一端与所述时钟信号产生模块202耦接，所述第一阻抗匹配模块1011的第二端与所述HTOL测试板的主芯片的时钟信号输入端口耦接。所述第一阻抗匹配模块1011可以在所述时钟信号产生模块202与所述HTOL测试板的主芯片之间进行阻抗匹配，使得时钟信号产生模块202所生成的第二子外部时钟信号可以传输至所述HTOL测试板的主芯片的时钟信号输入端口，而不会有信号被反射回至所述时钟信号产生模块202，从而可以消除干扰，提升能源效益。

本实施例中，所述第一阻抗匹配模块1011包括第一电阻R1。其中，所述第一电阻R1的电阻值可以根据所述时钟信号产生模块202与所述HTOL测试板的主芯片之间的阻抗匹配的需要进行设置，在此不做限制。

这里需要指出的是，所述第一阻抗匹配模块还可以采用其他用于所述时钟信号产生模块与所述主芯片之间阻抗匹配的结构或功能模块实现，本领域技术人员可以根据实际的需要进行选择，在此不做限制。

请继续参见图2，本实施例中，所述时钟信号产生单元还包括第二阻抗匹配模块1012。

所述第二阻抗匹配模块1012具有第一端和第二端。其中，所述第二阻抗匹配模块1012的第一端与所述控制器模块201的时钟信号输出端耦接，所述第二阻抗匹配模块1012的第二端与所述HTOL测试板的主芯片的时钟信号输入端耦接。所述第二阻抗匹配模块1012可以用于在所述控制器模块201与所述HTOL测试板的主芯片之间实现阻抗匹配，以使得所述控制器模块201所生成的第一子外部时钟信号可以传输至所述HTOL测试板的主芯片的时钟信号输入端口，而不会有信号被反射回至所述控制器模块201，从而可以消除干扰，提升能源效益。

此外，所述第二阻抗匹配模块1012还可以在时钟信号产生模块202处于时钟信号输出状态且控制器模块201处于非时钟信号输出状态时，避免时钟信号传输路径的反射信号对控制器模块202的时钟信号产生干扰。

本实施例中，所述第二阻抗匹配模块1012包括第二电阻R2。其中，所述第二电阻R2的电阻值可以根据所述控制器模块201与所述HTOL测试板的主芯片之间的阻抗匹配的实际需要进行设置，在此不做限制。

这里需要指出的是，所述第二阻抗匹配模块还可以采用其他用于所述控制器模块与所述主芯片之间进行阻抗匹配的结构或功能模块实现，本领域技术人员可以根据实际的需要进行选择，在此不做限制。

请继续参见图2，本实施例中，所述时钟信号产生单元还包括限流子模块1013。

所述限流子模块1013具有第一端和第二端。其中，所述限流子模块1013的第一端与所述控制器模块201的控制信号输出端耦接，所述限流子模块1013的第二端与所述时钟信号产生模块202的控制信号输入端耦接。所述限流子模块1013可以对所述时钟信号产生模块202与所述控制器模块201之间的电流进行限幅，以避免电流过大对时钟信号产生模块202造成损坏，以提高安全性能。

本实施例中，所述限流子模块1013包括第三电阻R3。其中，所述第三电阻R3的电阻值可以根据所述时钟信号产生模块202与所述控制器模块201之间的电流限幅的需要进行设置，在此不做限制。

这里需要指出的是，所述限流子模块还可以采用其他能够用于所述控制器模块与所述时钟信号产生模块之间进行电流限幅的结构或功能模块实现，本领域技术人员可以根据实际的需要进行选择，在此不做限制。

请参见图3和图4，其中示出了本发明实施例中的时钟信号产生单元中的控制器模块所生成的第一子外部时钟信号与所述时钟信号产生模块所生成的第二子外部时钟信号的波形示意图。其中，控制器模块所生成的第一子外部时钟信号的时钟频率为10MHz，所述时钟信号产生模块所生成的第二子外部时钟信号的时钟频率为24MHz。

需要指出的是，控制器模块所生成的时钟频率为10MHz的第一子外部时钟信号，及所述时钟信号产生模块所生成的时钟频率为24MHz的第二子外部时钟信号仅作为一种示例，本领域的技术人员可以根据实际测试的需要设置各路时钟信号产生单元所产生的外部时钟信号的时钟频率，在此不做限制。

本发明实施例中的HTOL测试板时钟电路，由多路的时钟信号产生单元构成，且各路的时钟信号产生模块可以采用所述控制器模块201生成第一子外部时钟信号，并采用时钟信号产生模块202产生第二子外部时钟信号，第一子外部时钟信号与第二子外部时钟信号的频率不同，使得HTOL测试板时钟电路可以为HTOL测试板的主芯片提供多种频率的时钟信号，从而可以满足不用的测试需求。

在执行具体的HTOL测试时，可以根据实际的需要选择所述多路时钟信号产生单元中的一路时钟信号产生单元，并选取其中的控制器模块201提供的第一子外部时钟信号或者时钟信号产生模块202产生的第二子外部时钟信号作为测试芯片的工作频率，执行相应的HTOL测试，可以避免因HTOL测试板时钟电路所提供的时钟信号单一所导致的重新开发调试新的时钟信号而造成的测试时间较长的问题，故可以节省测试时间，提高HTOL测试的效率。

相应地，本发明实施例还提供了一种HTOL测试板，所述HTOL测试板包括：主芯片；HTOL测试板时钟电路，与所述主芯片耦接，适于为所述主芯片提供外部时钟信号。其中，所述HTOL测试板时钟电路请参见前述部分的详细介绍，不再赘述。

采用本发明实施例中的上述方案，多路的时钟信号产生单元，为HTOL测试板的主芯片提供频率各不相同的多个外部时钟信号，与现有的仅能提供一种频率的外部时钟信号的HTOL测试板时钟电路相比，可以提高HTOL测试所需的时钟信号的覆盖范围，而无需通过修改测试图案等满足不同的HTOL测试模块对于时钟信号频率的不同需求，故可以节省HTOL测试的时间，提高HTOL测试的效率。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。