一种三维存储器、制备方法及数据操作方法

技术领域

本发明属于存储器技术领域，更具体地，涉及一种三维存储器、制备方法及数据操作方法。

背景技术

在冯诺依曼体系计算机结构中，DRAM(动态随机存储器)在外存与CPU之间起到衔接的作用，对计算机系统的稳定性起着非常重要的作用。DRAM采取1T1C结构，即由1个晶体管和1个存储单元串联组成，由于晶体管作为三端口器件，其外围控制电路需要造成较大的面积消耗，且三端口器件不宜实现三维堆叠，使得DRAM难以通过三维集成来实现高密度存储，这也是目前制约DRAM性能最关键的因素。

为了解决DRAM存储密度低的问题，目前存储器领域的学术界和产业界已经探索了很多种可能取代DRAM的新型存储器，其中中国发明专利CN202111280349.1提到的由OTS选通管和电容串联在一起构成1S1C存储单元，在读、写、擦速度与功耗方面均可以和DRAM相媲美，是非常有希望取代DRAM的一种新型存储技术，但是目前尚未有研究针对其三维集成结构和三维集成后能否实现数据的读、写、擦功能相关的研究；

传统的crossbar结构通常应用于阻变存储器中，存储单元对于操作脉冲的极性要求不高，脉冲即可从存储器件的顶电极施加也可从存储器件的底电极施加，而对于1S1C存储单元，依靠电容上存储的电荷极性来存储数据，且每次写入的数据与选通器件的阈值电压和保持电压相关，选通管的阈值电压和保持电压在正反向存在偏差，因此1S1C存储器对于施加脉冲的极性十分敏感，进行读写操作时，必须精确控制脉冲施加的方式。

发明内容

针对现有技术的缺陷，本发明的目的在于提出了一种三维存储器，旨在解决1S1C存储器平面结构存储密度较低的问题。

本发明提供的三维存储器由多层结构在垂直方向上周期排列组成，多层结构包括第一导线层、第一电容层、第一选通管层、第二导线层、第二电容层和第二选通管层；第一导线层由若干根相互平行的导线组成；第一选通管层包括若干个选通管，且第一选通管层中每个选通管的下电极均与第一导线层中的一条导线相连；第一电容层包括若干个电容，且第一电容层中每个电容的下电极均与第一选通管层中的一个选通管的上电极相连；第二导线层包括若干根相互平行的导线，且第一电容层中的每个电容的上电极均与第二导线层中的一条导线相连；第二选通管层包括若干个选通管，且第二选通管层中每个选通管的下电极均与第二导线层中的一条导线相连；第二电容层包括若干个电容，且第二电容层中每个电容的下电极均与第二选通管层中的一个选通管的上电极相连，第二电容层中每个电容的上电极均与下一周期排列的多层结构的第一导线层中的一条导线相连。

其中，第一选通管层和第二选通管层均由若干个选通管均匀分布组成的阵列组成；第一电容层和第二电容层均由若干个电容均匀分布组成的阵列组成。

更进一步地，第二导线层由若干根相互平行且在水平方向上与第一导线层的导线呈一定角度的导线组成。

其中，角度优选为大于0小于等于90度。

更进一步地，第一电容层中的电容与所述第二电容层中的电容相同，所述第一选通管层中的选通管与所述第二选通管层中的选通管相同。

其中，第一选通管层与第二选通管层中的选通管均具有双向导通特性且在正向存在正向阈值电压Vth+、正向保持电压Vhold+，反向存在反向阈值电压Vth-、反向保持电压Vhold-。

本发明还提供了一种基于上述的三维存储器的数据操作方法，所述数据操作方法包括数据读取的操作方法、数据写入的操作方法：

(1)判断待操作的存储单元处于三维存储器的第几层；具体地，可以根据存储器控制模块传来的地址指令，将地址指令解码出来得到存储单元的物理地址位置，物理地址位置中就会包含该存储单元处于三维存储器的第几层。

(2)当需要进行数据读取操作时，若为第n层，则在与所述存储单元顶电极相连的字线电极上施加正向读电压Vread+，并在与所述存储单元底电极相连的位线电极上施加反向读电压Vread-；若为第n+1层，则在与所述存储单元顶电极相连的位线电极上施加正向读电压Vread+，并在与所述存储单元底电极相连的字线电极上施加反向读电压Vread-；

当需要进行数据写入操作时，若为第n层，则在与所述存储单元顶电极相连的字线电极上施加正向写电压Vwrite+，并在与所述存储单元底电极相连的位线电极上施加反向写电压Vwrite-；若为第n+1层，则在与所述存储单元顶电极相连的位线电极上施加正向写电压Vwrite+，并在与所述存储单元底电极相连的字线电极上施加反向写电压Vwrite-；

其中第n层单元和第n+1层单元共用字线，第n+1层单元和第n+2层单元共用位线，n为大于等于1的正整数，一般小于等于1000。

更进一步地，通过在存储单元两端分别施加正向写电压Vwrite+与反向写电压Vwrite-使得在存储单元两端形成电压差Vwrite，当选中的存储单元中的选通管两端电压差大于选通管的阈值电压Vth时选通管打开，对电容进行充电，使得存储单元中的电容电压Vc到达特定值，通过设计两种不同的Vwrite进而得到两种不同的电容电压Vc，将其中一种Vc标记为状态0，另外一种Vc标记为状态1，实现数据存储的功能。

其中，数据读取的操作方法包括通过在与选中的存储单元相连的第一导线层中的导线和与选中的存储单元相连的第二导线层中的导线上施加特定的电压(这里指的就是Vread+和Vread-)，在选中的存储单元两端形成电压差Vread，可以使处于状态0的存储单元中的选通管打开，处于状态1的存储单元中的选通管打不开，通过感测导线中电流的变化以判断所述存储单元的数据状态；在数据读取和写入时，在导线上施加的电压不会使未选中的存储单元中的选通管打开。

进一步优选地，数据读取操作与数据写入操作既可以实现按位操作，也可以实现整行操作，所述整行操作包括：在该行存储单元共用的导线施加字线电压V1，(字线电压V1的施加不会使存储单元中选通管打开)再依据每个存储单元要进行的操作，在与相应存储单元相连的另外一根导线上施加位线电压V2，位线电压V2与字线电压V1共同作用使存储单元中选通管打开，完成读写操作。

本发明还提供了一种基于上述的三维存储器的制备方法，包括下述步骤：

(1)在存储单元的衬底上形成由多个平行的条状电极构成的第一电极层；

(2)在第一电极层上形成第一绝缘层；

(3)选择性刻蚀去除第一绝缘层，留下多个贯穿第一绝缘层的孔洞阵列，孔洞均位于第一电极层条状电极的正上方；具体地，孔洞阵列可以为正方形，长方形或平行四边形；

(4)在孔洞内依次形成第一选通管层、第二电极层和第一电介质层；

(5)形成由多个互不相连且平行的条状电极构成的第三电极层，且与第一电极层的条状电极在水平方向上垂直，孔洞位于第一电极层与第三电极层的交叉处；

(6)依次重复步骤(2)～(5)且每一层形成的孔洞位置均比前一层形成的孔洞在水平方向上偏移2d，直至获得目标三维存储器层数；其中，d为孔洞的特征尺寸；

(7)刻蚀出每一层电极的接口并获得所述三维存储器。

通过本发明所构思的以上技术方案，与现有技术相比，本发明能够取得如下的有益效果：

(1)提出的该存储器结构较为简单，当需要制备多层1S1C存储器时，只需要简单的重复之前的步骤，能够在垂直方向上对1S1C存储单元进行堆叠，能大幅提升1S1C存储器的存储密度；以及crossbar结构中存储单元的结构完整性，并使得所有存储单元具有较优的状态均一性。

(2)提出的该存储器结构可以实现对每一个存储单元的独立寻址，实现按位操作，并且也能实现整行操作，丰富了该存储器的应用场景。

(3)提出了针对1S1C存储器crossbar结构的操作方法，因为1S1C存储器中选通管会在正反向有极性差异，进而导致1S1C存储器在正反向施加相同的电压会有不同的响应。而在传统crossbar结构中，选中存储单元之后，只用在字线施加V/2，位线施加-V/2，并不用关心与字线相连的是存储单元的顶电极还是底电极。本发明中通过判断存储单元所处的层数来调整在字线和位线上施加的电压，克服了选通器件的极性差异，使得存储单元的数据一致性较好。

(4)提出的1S1C存储器制备方法将在垂直方向上处于同一区域的孔洞位置相互错开，避免了因为下面层孔洞制备与填充材料时引起的表面凹凸对上面层孔洞的形状的影响，保证了随着堆叠层数增加，1S1C存储器性能的稳定性。

附图说明

图1是本发明实施例提供的三维存储器的结构示意图；

图2是本发明实施例提供的三维存储器施加写0脉冲示意图；

图3是本发明实施例提供的三维存储器施加写1脉冲示意图；

图4是本发明实施例提供的三维存储器施加读脉冲示意图；

图5是本发明实施例提供的三维存储器的制备方法实现流程图；

图6是本发明实施例提供的三维存储器中1S1C存储器部分区域俯视图。

在所有附图中，相同的附图标记用来表示相同的元件或结构，其中：1为位线，2为字线，3为选通管，4为电容，21为字线电压，22为电容电压，23为位线电压，42为流经存储单元的电流。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

图1示出了本发明实施例提供的三维存储器的结构，为了便于说明，仅示出了与本发明实施例相关的部分，现结合附图详述如下：

该存储器使用选通管3和电容4串联在一起构成最基本的存储单元，每个存储单元的其中一端与字线2连接，另外一端与位线1连接，存储单元被设置在字线2和位线1的交叉处，构成crossbar结构，在垂直方向上相邻的两个存储单元共用同一字线或者位线；如果将该三维存储器按照字线层、位线层、存储单元层这样进行结构划分，那么该三维存储器在垂直方向上会是字线层上方是存储单元层，存储单元层上方是位线层，位线层上方是下一存储单元层，存储单元层上方是下一字线层，将此作为一个结构周期并在垂直方向上如此周期性的堆叠，即可实现三维数据存储。

在该三维存储器中，所有的存储单元均采用的是相同材料，相同结构，在相同工艺条件下制备的，使得存储单元之间具有较好的一致性。

在该三维存储器中，选通管为具有双向导通特性，且在正反向均存在阈值电压Vth与保持电压Vhold，当选通管两端电压超过阈值电压Vth时，选通管由高阻态切换到低阻态，当处于低阻态的选通管两端电压低于保持电压Vhold时，选通管由低阻态切换到高阻态。

由该类型的选通管与电容串联构成的存储单元具有这样的特性，当在存储单元两端施加电压Vin使得选通管两端电压大于阈值电压Vth，会使得选通管打开，电容进行充电，电容上的电压Vc与在存储单元两端施的加电压Vin相关，因此通过设计两种不同的Vin进而得到两种不同的电容电压Vc，将其中一种Vc标记为存储状态0，另外一种Vc标记为存储状态1，即可实现数据存储的功能。

当对三维存储器中的存储单元进行操作时需要在与该存储单元相连的字线和位线上分别施加电压，字线电压和位线电压之间的电压差会被加载到存储单元上，进而可以实现对存储单元进行操作。

当对三维存储器中的存储单元进行数据写入操作时，字线电压和位线电压之间的电压差可以使被选中的存储单元的选通管打开，电容被充电到相应的电容电压Vc，而对于未被选中的存储单元，选通管处于关闭的状态，其电容电压Vc不会受到影响。

当对三维存储器中的存储单元进行数据读取操作时，字线电压和位线电压之间的电压差被加载到存储单元两端，可以使处于状态0的存储单元中的选通管打开，处于状态1的存储单元中的选通管打不开，通过感测导线中电流的变化来判断所述存储单元的数据状态。

该三维存储器不仅可以实现按位操作，还可以实现整行操作，当需要整行操作时，需要先在该行存储单元共用的字线上施加特定的电压，再依据每个存储单元要进行的操作，在与相应存储单元相连的另外一根导线上施加特定电压。

本发明1S1C存储器中选通管在正向和反向的导通存在差异，具体表现为选通管在正反向的阈值电压Vth和保持电压Vhold会存在0.2V左右的差异。而在本发明所采用的crossbar结构中，存储单元设置在字线和位线的交叉点上，相邻存储单元之间共用字线或者位线，第一层存储单元的下电极连接字线，上电极连接位线，第二层存储单元的下电极连接位线，上电极连接字线，常规存储器中的做法是，当选中了某一个存储单元进行操作时，并不关心该存储单元的上下电极连接的是字线还是位线，直接在字线施加V/2的电压，位线施加-V/2的电压，因为采用crossbar结构的常规存储器是基于阻值存储，所以对极性并不关注。而在1S1C存储器中，对极性相当敏感，比如当进行写1操作时，若固定字线施加V/2的电压，位线施加-V/2的电压，则对于存储单元上电极接字线和存储单元上电极接位线的单元来说，由于其选通管打开的方向不同，导致其写入电容上的电压会存在差异，因此会影响存储单元整体的状态均一性，容易产生数据存储出错。对于读取操作来说，也存在同样的现象，若固定字线和位线施加的读电压数值，因为选通管在正反向的导通电压不同，也同样会导致正反向的数据读取存在差异，这一差异会导致在读电路设计时降低读裕度，并且容易导致读错误。

因此本发明中按照存储单元所处的层数(即处于奇数层还是偶数层)来控制字线和位线施加不同的电压。

读操作：若为第n层，则在与该存储单元顶电极相连的字线电极上施加Vread+，与该存储单元底电极相连的位线电极上施加Vread-；若为第n+1层，则在与该存储单元顶电极相连的位线电极上施加Vread+，与该存储单元底电极相连的字线电极上施加Vread-；

写操作：若为第n层，则在与该存储单元顶电极相连的字线电极上施加Vwrite+，与该存储单元底电极相连的位线电极上施加Vwrite-；若为第n+1层，则在与该存储单元顶电极相连的位线电极上施加Vwrite+，与该存储单元底电极相连的字线电极上施加Vwrite-；

其中第n层单元和第n+1层单元共用字线，第n+1层单元和第n+2层单元共用位线；

在存储单元两端分别施加Vwrite+与Vwrite-可以在存储单元两端形成电压差Vwrite，使得选中的存储单元中的选通管两端电压差大于选通管的阈值电压Vth，选通管打开，对电容进行充电，使得存储单元中的电容电压Vc到达特定值，通过设计两种不同的Vwrite进而得到两种不同的电容电压Vc，将其中一种Vc标记为状态0，另外一种Vc标记为状态1，实现数据存储的功能；

数据读取的操作方法包括通过在与选中的存储单元相连的第一导线层中的导线和与选中的存储单元相连的第二导线层中的导线上施加特定的电压(这里指的就是Vread+和Vread-)，在选中的存储单元两端形成电压差Vread，可以使处于状态0的存储单元中的选通管打开，处于状态1的存储单元中的选通管打不开，通过感测导线中电流的变化以判断所述存储单元的数据状态；

在数据读取和写入时，在导线上施加的电压不会使未选中的存储单元中的选通管打开。

以下结合优选的实施例进一步进行详细说明：

实施例1：

本发明实施例提供的一种三维存储器，其中选用的选通管阈值电压Vth为4V，保持电压Vhold为3V。

如图2所示，设定当需要写入的数据0时，字线电压21为2.2V，位线电压23为-2.2V，因为初始态电容电压22为0V，所以在选通管两端形成4.4V的压差，大于4V的阈值电压，选通管打开，电容进行充电，当电容电压22到达1.4V时，选通管两端电压开始小于3V的保持电压，选通管关断，电容电压22维持在1.4V。

如图3所示，设定当需要写入的数据1时，字线电压21为-2.2V，位线电压23为2.2V，因为初始态电容电压22为0V，所以在选通管两端形成4.4V的压差，大于4V的阈值电压，选通管打开，电容进行充电，当电容电压22到达-1.4V时，选通管两端电压开始小于3V的保持电压，选通管关断，电容电压22维持在-1.4V。

这样便可以用电容电压为1.4V时来代表状态0，电容电压为-1.4V时来代表状态1，实现了数据存储的功能。在进行数据写入操作时，施加在字线和位线上的电压为2.2V或-2.2V，存储单元中电容的电压为1.4V或-1.4V，因此，对于半选中单元以及未选中单元来说，其选通管两端电压均小于4V，小于阈值电压，选通管不会打开，其存储的数据信息不会受到影响。

如图4所示，在进行数据读取操作时，字线电压21为1.5V，位线电压23为-1.5V，这样便在存储单元两端产生3V的压差。若被读取的单元处于状态0，即电容电压为1.4V，此时选通管两端电压为1.6V，小于阈值电压，选通管不会打开，不会产生读电流；若被读取的单元处于状态1，即电容电压为-1.4V，此时选通管两端电压为4.4V，大于阈值电压，选通管会打开，产生一个幅值较大的读电流42，因此通过感测字线以及位线中是否有大电流产生就可以判断被选中的存储单元的数据存储状态。

在进行数据读取操作时，施加在字线和位线上的电压为1.5V或-1.5V，存储单元中电容的电压为1.4V或-1.4V，因此，对于半选中单元以及未选中单元来说，其选通管两端电压均小于4V，小于阈值电压，选通管不会打开，其存储的数据信息不会受到影响。

数据读取和数据写入也可以实现整行操作。当进行数据读取操作时，将该行单元共用的字线电压设置为1.5V，再将与每个单元相连的位线上的电压设置为-1.5V，通过读取每根位线上电流的大小就可以感测出存储单元的存储状态；当进行数据写入操作时，先将该行单元共用的字线电压设置为2.2V，再将与需要进行写0操作的存储单元相连的位线电压设置为-2.2V，即可完成写0操作，再将该行单元共用的字线电压设置为-2.2V，再将与需要进行写1操作的存储单元相连的位线电压设置为2.2V，即可完成写1操作。通过以上方法，即可实现对存储单元的按行操作。

实施例2：

本发明实施例提供的三维存储器的制备方法包括以下步骤：

(1)在硅衬底上利用磁控溅射生长多个相互平行的条状电极W，厚度为100nm；

(2)利用PECVD生长一层SiO2作为绝缘层，厚度为100nm；

(3)利用干法刻蚀选择性的在SiO2中刻蚀出若干小孔，小孔过刻到电极钨，小孔呈方形排列，且每个小孔均位于条状电极正上方；

(4)利用磁控溅射在小孔内依次生长20nm GeTe9、100nm W；

(5)利用PECVD在小孔内生长20nm SiO2；

(6)利用磁控溅射生长多个相互平行的条状电极W，厚度为100nm，条状电极W与步骤(1)生长的条状电极W相互垂直；

(7)重复(2)～(6)，且每一层形成的孔洞位置均比前一层形成的孔洞在水平方向上偏移2d(d为孔洞的特征尺寸)，；

(8)利用干法刻蚀依次刻蚀出每一层电极的pad。

如图6所示，为本发明1S1C存储器部分区域俯视示意图，如图所示的区域为某一字线电极与位线电极交叉区域的俯视图，存储单元均设置字线电极与位线电极交叉区域，在图中可以看见三个不同位置的圆形孔洞，表示每一层的孔洞在水平方向上处于不同的位置，因为本发明所提出的1S1C存储器是在绝缘层中刻蚀孔洞，在孔洞内填充功能层材料来实现的，所以每一层孔洞内填充完材料之后，所形成的表面会有凹陷或突起，因此当第二层1S1C存储器在水平方向上仍在该位置刻蚀形成孔洞，所得到的孔洞的形状就会受到前面孔洞的形状影响，导致层数较高的1S1C存储单元性能受到影响，并且该形状的误差会产生累计，层数越高，导致孔洞的形状就会越差，因此本发明中将每一层的孔洞位置相比前一层偏移2个孔洞特征尺寸，因为孔洞的边缘形貌也会受到影响，这样就会避免前面层导致的表面形貌对后面层1S1C单元性能的影响。以上是本发明的较佳实施例，凡依本发明技术方案所作的改变，所产生的功能作用未超出本发明技术方案的范围时，均属于本发明的保护范围。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。