p-GaN高电子迁移率晶体管及其制作方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种p-GaN高电子迁移率晶体管及其制作方法。

背景技术

氮化镓材料具有禁带宽度大、临界击穿电场高、电子饱和漂移速度高、耐高温、抗辐射以及化学稳定性良好等优异特性。氮化镓高电子迁移率晶体管(high electronmobility transistor，HEMT)中氮化镓与铝镓氮(AlGaN)等材料形成具有高浓度、高电子迁移率的二维电子气(two-dimensional electron gas，2DEG)沟道,因此GaN HEMT适合应用在高压大功率以及高温等应用，成为极具应用潜力的晶体管之一。

但传统的GaN HEMT中由于电场调整难度较大，导致击穿电压较低，从而限制GaNHEMT的应用场景。

上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。

发明内容

本发明的主要目的在于提供一种p-GaN高电子迁移率晶体管及其制作方法，旨在解决现有技术中GaN HEMT中由于电场调整难度较大，导致击穿电压较低，从而限制GaNHEMT的应用场景的技术问题。

为实现上述目的，本发明提出一种p-GaN高电子迁移率晶体管，所述p-GaN高电子迁移率晶体管包括：基础结构、P型氮化镓区和至少一个外延P型氮化镓区；

所述P型氮化镓区和所述外延P型氮化镓区均处于所述基础结构上表面；

各所述外延P型氮化镓区依次连接后与所述P型氮化镓区的一端连接；

所述基础结构顶部还设置有电极结构。

可选地，所述电极结构包括：栅极、源极和漏极；

所述源极设置于所述基础结构顶部靠近所述P型氮化镓区的一端；

所述栅极设置于所述P型氮化镓区的顶部；

所述漏极设置于所述基础结构顶部远离所述源极的一端。

可选地，所述p-GaN高电子迁移率晶体管还包括：钝化层；

所述钝化层填充所述源极与所述漏极之间的区域。

可选地，所述p-GaN高电子迁移率晶体管还包括：浮空场板；

所述浮空场板均设置于所述钝化层顶部。

可选地，所述浮空场板的数目与所述外延P型氮化镓区的数目相同；

各所述浮空场板位于各自对应的所述外延P型氮化镓区边缘顶部方向上。

可选地，各所述浮空场板之间间隔设置。

可选地，所述p-GaN高电子迁移率晶体管还包括：源极场板和漏极场板；

所述源极场板位于所述钝化层顶部，且所述源极场板从所述源极向靠近所述源极的所述浮空场板延伸；

所述漏极场板位于所述钝化层顶部，且所述漏极场板从所述漏极向靠近所述漏极的所述浮空场板延伸。

此外，为实现上述目的，本发明还提出了一种p-GaN高电子迁移率晶体管制作方法，所述p-GaN高电子迁移率晶体管制作方法包括以下步骤：

在硅基衬底顶部依次设置氮化铝层、氮化镓缓冲层和铝镓氮势垒层形成基础结构；

在所述基础结构顶部设置P型氮化镓区和至少一个外延P型氮化镓区；

在所述基础结构顶部设置电极结构，获得p-GaN高电子迁移率晶体管。

可选地，所述在所述基础结构顶部设置电极结构，获得p-GaN高电子迁移率晶体管的步骤，包括：

在所述基础结构顶部沉积形成钝化层，所述钝化层包围所述P型氮化镓区和所述外延P型氮化镓区；

在所述钝化层上设置栅极、源极和漏极，获得p-GaN高电子迁移率晶体管。

可选地，所述在所述钝化层上设置栅极、源极和漏极，获得p-GaN高电子迁移率晶体管的步骤，包括：

刻蚀所述钝化层，并在刻蚀后的所述钝化层设置栅极、源极和漏极；

在刻蚀后的所述钝化层顶部沉积金属层，并对所述金属层进行刻蚀形成浮空场板，获得p-GaN高电子迁移率晶体管。

本发明提供了一种p-GaN高电子迁移率晶体管及其制作方法，该p-GaN高电子迁移率晶体管包括：基础结构、P型氮化镓区和至少一个外延P型氮化镓区；所述P型氮化镓区和所述外延P型氮化镓区均处于所述基础结构上表面；各所述外延P型氮化镓区依次连接后与所述P型氮化镓区的一端连接；所述基础结构顶部还设置有电极结构。由于本发明在基础结构顶部设置有P型氮化镓区和至少一个外延P型氮化镓区，并各外延P型氮化镓区依次连接后与P型氮化镓区的一端连接，相比于现有的，本发明采用多个P型氮化镓区，将耗尽区引入的负电荷进行延伸，等效地在表面引入所需的负电荷，进而提高击穿电压的效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明第一实施例提出p-GaN高电子迁移率晶体管的结构示意图；

图2为传统p-GaN高电子迁移率晶体管的结构示意图；

图3为本发明第二实施例提出p-GaN高电子迁移率晶体管的结构示意图；

图4为本发明p-GaN高电子迁移率晶体管制作方法的第一实施例的流程示意图；

图5为本发明p-GaN高电子迁移率晶体管制作方法的第一实施例的结构示意图；

图6为本发明p-GaN高电子迁移率晶体管制作方法的第二实施例的结构示意图。

附图标号说明：

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。

参照图1，图1为本发明第一实施例提出p-GaN高电子迁移率晶体管的结构示意图，在本实施例中，所述p-GaN高电子迁移率晶体管包括：基础结构、P型氮化镓区61和至少一个外延P型氮化镓区62；所述P型氮化镓区61和所述外延P型氮化镓区62均处于所述基础结构上表面；各所述外延P型氮化镓区62依次连接后与所述P型氮化镓区61的一端连接；所述基础结构顶部还设置有电极结构。

需要说明的是，如图1所示，图1中硅基衬底1、氮化铝层2、氮化铝/氮化镓层3、氮化镓缓冲层4和铝镓氮势垒层5共同组成上述基础结构，氮化铝层2设置于氮化铝/氮化镓层3与硅基衬底1之间，氮化镓缓冲层4位于氮化铝/氮化镓层3顶部，铝镓氮势垒层5位于氮化镓缓冲层4顶部，当氮化铝/氮化镓层3中全部为氮化铝时，可与硅基衬底1顶部的氮化铝层2划分为一层，当氮化铝/氮化镓层3中全部为氮化镓时，可与氮化镓缓冲层4划分为一层共同作为氮化镓缓冲层4。

可理解的是，上述外延P型氮化镓区62的数量可根据实际情况设置，本实施例采用两个外延P型氮化镓区62进行说明，并不对具体数量加以限制，外延P型氮化镓区62依次连接，且各外延P型氮化镓区62的组成可与P型氮化镓区61的组成一致。

进一步地，所述电极结构包括：栅极71、源极72和漏极73，所述源极72设置于所述基础结构顶部靠近所述P型氮化镓区61的一端，所述栅极71设置于所述P型氮化镓区61的顶部，所述漏极73设置于所述基础结构顶部远离所述源极72的一端。

应理解的是，如图1所示，栅极71的宽度可与上述P型氮化镓区61的宽度一致，源极72的高度可与漏极73的高度一致。

进一步地，所述p-GaN高电子迁移率晶体管还包括：钝化层8，所述钝化层8填充所述源极72与所述漏极73之间的区域。

为了便于理解本实施例的有益效果，参照图2进行说明，图2为传统p-GaN高电子迁移率晶体管的结构示意图。如图2所示，传统p-GaN高电子迁移率晶体管是在基础结构顶部设置上述P型氮化镓区61、并在P型氮化镓区61的顶部设置栅极71，在基础结构顶部靠近栅极71的一端设置源极72，在另一端设置漏极73，并通过钝化层8填充源极72和漏极73之间的区域，由于传统p-GaN高电子迁移率晶体管的结构如图2所示，进而导致传统p-GaN高电子迁移率晶体管的电场调整难度较大，击穿电压较低。

本实施例在P型氮化镓区61往漏极73的方向延伸设置有至少一个外延P型氮化镓区62，将耗尽区引入的负电荷有效地向漏极73方向延伸，从而在铝镓氮势垒层5的耗尽区上表面引入变化的负电荷，有效吸收了下方耐压区中的电离施主正电荷及极化正电荷，器件耐压区中整体电场分布趋于均匀分布，进而可根据需求灵活调整整体的电场分布，提高击穿电压的效果，增加了应用场景。

参照图3，图3为本发明第二实施例提出p-GaN高电子迁移率晶体管的结构示意图，在本实施例中，为了抑制器件的碰撞电离效用，如图3所示，所述p-GaN高电子迁移率晶体管还包括：浮空场板9，所述浮空场板9均设置于所述钝化层8顶部。

需要强调的是，所述浮空场板9的数目与所述外延P型氮化镓区62的数目相同，各所述浮空场板9位于各自对应的所述外延P型氮化镓区62边缘顶部方向上，本实施例中由于外延P型氮化镓区62的数量为两个，进而浮空场板9的数量也为两个，同时浮空场板9需位于对应的外延P型氮化镓区62的边缘顶部方向上，理论上浮空场板9的宽度方向中心位置与对应的外延P型氮化镓区62的边缘顶部方向上相对应实现的抑制效果最佳，具体位置本实施例不加以限制。

还需要强调的是，各所述浮空场板9之间间隔设置，具体的间隔本实施例不加以限制。

进一步地，所述p-GaN高电子迁移率晶体管还包括：源极场板91和漏极场板92；

所述源极场板91位于所述钝化层8顶部，且所述源极场板91从所述源极72向靠近所述源极72的所述浮空场板9延伸，所述漏极场板92位于所述钝化层8顶部，且所述漏极场板92从所述漏极73向靠近所述漏极73的所述浮空场板9延伸。

需要说明的是，上述源极场板91与靠近源极72的浮空场板9之间存在一定间隔，上述漏极场板92与靠近漏极73的浮空场板9之间也存在一定间隔。

在具体实现中，本实施例在钝化层8顶部设置浮空场板9，有效地调节铝镓氮势垒层5上方的电场，由于势垒层其它区域吸引正电荷的能力得到缓解，使器件耐压区中的整体电场得到进一步优化，抑制了器件的碰撞电离效应，实现较高的雪崩击穿电压。

本实施例通过在P型氮化镓区61靠近漏极73的方向延伸有至少一个外延P型氮化镓区62，且在钝化层8上方设置于外延P型氮化镓区62数量一致的浮空场板9，由于外延P型氮化镓区62边缘与浮空场板9的边缘均可有效抬高电场分布，从而使p-GaN高电子迁移率晶体管在关断时，沿2DEG沟道方向形成有效的耗尽，使得电场分布更均匀，从而显著提高击穿电压，增加了应用场景。

此外为实现上述目的，参照图4，图4为本发明p-GaN高电子迁移率晶体管制作方法的第一实施例的流程示意图。基于图4本发明还提出了一种p-GaN高电子迁移率晶体管制作方法，所述p-GaN高电子迁移率晶体管制作方法包括：

步骤S10：在硅基衬底1顶部依次设置氮化铝层2、氮化镓缓冲层4和铝镓氮势垒层5形成基础结构；

步骤S20：在所述基础结构顶部设置P型氮化镓区61和至少一个外延P型氮化镓区62；

步骤S30：在所述基础结构顶部设置电极结构，获得p-GaN高电子迁移率晶体管。

需要说明的是，硅基衬底1、氮化铝层2、氮化铝/氮化镓层3、氮化镓缓冲层4和铝镓氮势垒层5共同组成上述基础结构，氮化铝层2设置于氮化铝/氮化镓层3与硅基衬底1之间，氮化镓缓冲层4位于氮化铝/氮化镓层3顶部，铝镓氮势垒层5位于氮化镓缓冲层4顶部，当氮化铝/氮化镓层3中全部为氮化铝时，可与硅基衬底1顶部的氮化铝层2划分为一层，当氮化铝/氮化镓层3中全部为氮化镓时，可与氮化镓缓冲层4划分为一层共同作为氮化镓缓冲层4。

可理解的是，上述外延P型氮化镓区62的数量可根据实际情况设置，外延P型氮化镓区62依次连接，且各外延P型氮化镓区62的组成可与P型氮化镓区61的组成一致。

进一步地，所述电极结构包括：栅极71、源极72和漏极73，进而上述步骤S30包括：在所述基础结构顶部沉积形成钝化层8，所述钝化层8包围所述P型氮化镓区61和所述外延P型氮化镓区62；在所述钝化层8上设置栅极71、源极72和漏极73，获得p-GaN高电子迁移率晶体管。

为了便于理解，如图5所示，图5为本发明p-GaN高电子迁移率晶体管制作方法的第一实施例的结构示意图，图5中并未示出电极结构。

应理解的是，源极72设置于基础结构顶部靠近所述P型氮化镓区61的一端，栅极71设置于P型氮化镓区61的顶部，漏极73设置于所述基础结构顶部远离源极72的一端，栅极71的宽度可与上述P型氮化镓区61的宽度一致，源极72的高度可与漏极73的高度一致，上述钝化层8填充源极72与漏极73之间的区域。

在具体实现中，由于本实施例先在硅基衬底1顶部依次设置氮化铝层2、氮化镓缓冲层4和铝镓氮势垒层5形成基础结构，在基础结构顶部设置P型氮化镓区61和至少一个外延P型氮化镓区62，在基础结构顶部沉积形成钝化层8，钝化层8包围P型氮化镓区61和外延P型氮化镓区62，在钝化层8上设置栅极71、源极72和漏极73，获得p-GaN高电子迁移率晶体管。本实施例将耗尽区引入的负电荷有效地向漏极73方向延伸，从而在铝镓氮势垒层5的耗尽区上表面引入变化的负电荷，有效吸收了下方耐压区中的电离施主正电荷及极化正电荷，器件耐压区中整体电场分布趋于均匀分布，进而可根据需求灵活调整整体的电场分布，提高击穿电压的效果，增加了应用场景。

为了抑制器件的碰撞电离效用，在本实施例中，上述在所述钝化层8上设置栅极71、源极72和漏极73，获得p-GaN高电子迁移率晶体管的步骤，包括：

刻蚀所述钝化层8，并在刻蚀后的所述钝化层8设置栅极71、源极72和漏极73；在刻蚀后的所述钝化层8顶部沉积金属层，并对所述金属层进行刻蚀形成浮空场板9，获得p-GaN高电子迁移率晶体管。

需要说明的是，浮空场板9均设置于钝化层8顶部，浮空场板9的数目与所述外延P型氮化镓区62的数目相同，各浮空场板9位于各自对应的外延P型氮化镓区62边缘顶部方向上，本实施例中由于外延P型氮化镓区62的数量为两个，进而浮空场板9的数量也为两个，同时浮空场板9需位于对应的外延P型氮化镓区62的边缘顶部方向上，理论上浮空场板9的宽度方向中心位置与对应的外延P型氮化镓区62的边缘顶部方向上相对应实现的抑制效果最佳，具体位置本实施例不加以限制，为了便于理解，如图6所示，图6为本发明p-GaN高电子迁移率晶体管制作方法的第二实施例的结构示意图。

还需要强调的是，各浮空场板9之间间隔设置，具体的间隔本实施例不加以限制。

进一步地，上述并对所述金属层进行刻蚀形成浮空场板9，获得p-GaN高电子迁移率晶体管的步骤，包括：

对所述金属层进行刻蚀形成浮空场板9、源极场板91和漏极场板92，获得p-GaN高电子迁移率晶体管。

需要说明的是，上述源极场板91位于钝化层8顶部，且源极场板91从源极72向靠近源极72的浮空场板9延伸，漏极场板92位于钝化层8顶部，且漏极场板92从漏极73向靠近漏极73的浮空场板9延伸。

还需要说明的是，上述源极场板91与靠近源极72的浮空场板9之间存在一定间隔，上述漏极场板92与靠近漏极73的浮空场板9之间也存在一定间隔。

在具体实现中，本实施例刻蚀钝化层8，并在刻蚀后的钝化层8设置栅极71、源极72和漏极73；在刻蚀后的钝化层8顶部沉积金属层，并对金属层进行刻蚀形成浮空场板9、源极场板91和漏极场板92，获得p-GaN高电子迁移率晶体管。本实施例有效地调节铝镓氮势垒层5上方的电场，由于势垒层其它区域吸引正电荷的能力得到缓解，使器件耐压区中的整体电场得到进一步优化，抑制了器件的碰撞电离效应，实现较高的雪崩击穿电压。

本实施例通过在基础结构顶部设置P型氮化镓区61和至少一个外延P型氮化镓区62，且在刻蚀后的钝化层8顶部沉积金属层，并对金属层进行刻蚀形成浮空场板9，由于外延P型氮化镓区62边缘与浮空场板9的边缘均可有效抬高电场分布，从而使p-GaN高电子迁移率晶体管在关断时，沿2DEG沟道方向形成有效的耗尽，使得电场分布更均匀，从而显著提高击穿电压，增加了应用场景。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，本发明实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当人认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。