多沟道碳化硅MOSFET器件及其制造方法

技术领域

本发明属于半导体器件技术领域，具体涉及一种多沟道碳化硅MOSFET器件及其制造方法。

背景技术

电力电子系统的核心电子元器件是功率半导体器件。目前，硅基功率器件占据了功率半导体器件的主要市场。然而受限于硅材料的物理化学性质，传统硅基功率器件的性能逐渐达到瓶颈。

因其更高的热导率、更大的禁带宽度、更高的电子饱和速度、更高的临界击穿电场强度等优点，碳化硅（SiC）材料成为制作能够适应极端环境的大功率器件的最重要半导体材料之一。

SiC功率器件中，金属氧化物半导体场效应晶体管（MOSFET）因其栅极驱动简单、开关速度快等优点得到广泛应用。然而传统的平面栅型SiC MOSFET器件存在沟道密度较小、沟道迁移率较低等问题，严重限制了器件的导通能力。

相比平面栅型SiC MOSFET，沟槽型SiC MOSFET器件具有沟道迁移率较高、消除了寄生结型场效应晶体管效应等优点，可以实现更高的导通特性，然而沟槽拐角处的电场集聚效应使得栅介质易于击穿，降低了器件的可靠性。

发明内容

针对上述平面型、沟槽型SiC MOSFET器件的不足，本发明提供一种多沟道碳化硅MOSFET器件及其制造方法。本发明的目的是在规避栅介质可靠性问题的前提下，将沟槽结构引入平面型SiC MOSFET器件，以增大沟道宽度。通过增大沟道宽度，减小沟道电阻，进而减小器件的导通电阻，提升电流密度。

一种多沟道碳化硅MOSFET器件，包括，

漏极电极；

第一导电类型衬底，位于所述漏极电极之上；

第一导电类型外延层，位于所述第一导电类型衬底之上；

第二导电类型阱区，位于所述第一导电类型外延层之中；

第一导电类型源区，位于所述第二导电类型阱区之中；

第一沟槽，位于所述第二导电类型阱区之中并沿器件的长度方向，即x轴方向贯穿第一导电类型外延层、第一导电类型源区；

第二沟槽，位于所述第一沟槽之上、第一导电类型外延层之中、第二导电类型阱区之中、第一导电类型源区之中；

栅介质层，位于所述第一沟槽底部及侧壁、第二沟槽底部及侧壁、第一导电类型外延层之上、第二导电类型阱区之上及部分第一导电类型源区之上；

栅极电极，位于所述第一沟槽内并被栅介质层包裹，位于所述第二沟槽内并被栅介质层包裹，位于所述第一导电类型外延层之上、第二导电类型阱区之上及部分第一导电类型源区之上并被栅介质层隔开；

隔离介质层，位于所述栅介质层和栅极电极两侧及之上；

源极金属，位于所述隔离介质层两侧及之上。

多沟道的碳化硅MOSFET器件的制备方法，包括以下步骤：

步骤1、在第一导电类型衬底上外延生长形成第一导电类型外延层；

步骤2、在第一导电类型外延层中形成第二导电类型阱区，在第二导电类型阱区中形成第一导电类型源区；

步骤3、对第一导电类型外延层进行刻蚀，形成第二沟槽；

步骤4、对第二沟槽底部进行刻蚀，形成第一沟槽；

步骤5、在第一导电类型外延层顶部及第一、第二沟槽内部形成栅介质层；

步骤6、在第一导电类型外延层顶部的栅介质层之上，以及第一、第二沟槽中的栅介质层之内形成图形化的栅极电极材料，形成栅极电极；

步骤7、在栅极电极材料的顶部及两侧形成图形化的隔离介质层；

步骤8、通过源极电极窗口淀积源极金属，形成源极欧姆接触，在背面淀积漏极金属，形成漏极欧姆接触；

步骤9、在源极欧姆接触层表面形成源极电极，在漏极欧姆接触表面形成漏极电极。

作为多沟道碳化硅MOSFET器件的进一步优化方案，器件采用的半导体材料可以是3C-SiC、4H-SiC或6H-SiC。

作为多沟道碳化硅MOSFET器件的进一步优化方案，栅介质层材料可以是氧化硅、氮化硅、硼磷硅玻璃、氧化铝、蓝宝石或氧化铪。

作为多沟道碳化硅MOSFET器件的进一步优化方案，栅极电极材料可以是金属或掺杂多晶硅。

作为多沟道碳化硅MOSFET器件的进一步优化方案，第二沟槽深度0.5µm ~ 2.5µm，第一沟槽深度0.1µm ~ 1.0µm。

作为多沟道碳化硅MOSFET器件的进一步优化方案，第一导电类型外延层的掺杂浓度为1e15cm

作为多沟道碳化硅MOSFET器件的进一步优化方案，第二导电类型阱区的掺杂浓度为5e16cm

作为多沟道碳化硅MOSFET器件的进一步优化方案，所述隔离介质层可以是二氧化硅或者氮化物或者复合物。

本发明采用上述技术方案，具有如下有益效果：

（1）本发明提出的多沟道碳化硅MOSFET器件，沿垂直于xz平面的方向通过刻蚀形成第一、第二沟槽，第一、第二沟槽沿x方向贯穿器件有源区。于第一、第二沟槽中形成栅介质和栅电极。

（2）本发明提出的多沟道碳化硅MOSFET器件，在正向导通工作条件下，借助沟槽结构，栅电极、栅介质以及第二导电类型阱区形成了五条不同位置的沟道，通过控制第一、第二沟槽的深度和宽度，可以调节五种沟道的长度，进而控制器件整体的沟道宽度增加量。本结构有效增加了沟道宽度，使得器件的沟道电阻大幅降低，明显提升了器件的导通特性。

（3）本发明提出的多沟道碳化硅MOSFET器件在平面型SiC MOSFET器件的基础上，引入了沟槽结构。通过第二导电类型阱区的保护，规避了沟槽结构固有的栅介质易击穿问题。在不损害击穿特性的前提下，有效提升了器件的导通特性。另外，沟槽大部分完全包裹于第二导电类型阱区之中的设计，有效减小了栅漏电容，减小了器件的开关损耗，进而提升器件的开关特性。

附图说明

图1为实施例1的多沟道碳化硅MOSFET器件的结构示意图。

图2为实施例1的多沟道碳化硅MOSFET器件的xy平面剖面图。

图3为实施例1的多沟道碳化硅MOSFET器件AA’轴线所在的yz平面剖面图。

图4为实施例2的多沟道碳化硅MOSFET器件的结构示意图。

图5~图11为实施例1的多沟道碳化硅MOSFET器件的制备流程示意图。

附图标记说明：1、漏极电极；2、第一导电类型衬底；3、第一导电类型外延层；4、第二导电类型阱区；5、第一导电类型源区；6、栅介质层；7、栅极电极；8、隔离介质层；9、源极金属；10、第一沟槽；11、第二沟槽；12、第一导电类型电流扩展层。

实施方式

以下结合实施例对本发明作进一步的描述，实施例仅用于对本发明进行说明，并不构成对权利要求范围的限制，本领域技术人员可以想到的其他替代手段，均在本发明权利要求范围内。

此外,在本发明的描述中，需要说明的是，术语“中央”、“中心”、 “上”、“下”、左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

实施例1

一种多沟道碳化硅MOSFET器件，如图1所示，xy平面剖面图如图2所示，包括，漏极电极1；位于漏极电极1之上的第一导电类型衬底2，第一导电类型衬底2为第一导电类型SiC衬底；位于第一导电类型衬底2上的第一导电类型外延层3，第一导电类型外延层3为第一导电类型SiC外延层；位于第一导电类型外延层3之中的第二导电类型阱区4；位于所述第二导电类型阱区4之中的第一导电类型源区5；位于所述第二导电类型阱区4之中并沿x轴方向贯穿第一导电类型外延层3、第一导电类型源区5的第一沟槽10；位于所述第一沟槽10之上、第一导电类型外延层3之中、第二导电类型阱区4之中、第一导电类型源区5之中的第二沟槽11，第二沟槽11的顶部与第一导电类型外延层3、第二导电类型阱区4、第一导电类型源区5齐平；位于所述第一沟槽10底部及侧壁、第二沟槽11底部及侧壁、第一导电类型外延层3之上、第二导电类型阱区4之上及部分第一导电类型源区5之上的栅介质层6；位于所述第一沟槽10内并被栅介质层6包裹，位于所述第二沟槽11内并被栅介质层6包裹，位于所述第一导电类型外延层3之上、第二导电类型阱区4之上及部分第一导电类型源区5之上并被栅介质层6隔开的栅极电极7；即栅极电极7，在第一沟槽10、第二沟槽11中位于所述栅介质层6之中，在第一导电类型外延层3顶部位于所述栅介质层之上，栅极电极7的各部分之间连通。位于所述栅介质层6和栅极电极7两侧及之上的隔离介质层8；隔离介质层8覆盖在部分第一导电类型源区5；位于所述隔离介质层8两侧及之上的源极金属9，栅极电极7与源极金属9之间通过隔离介质层8隔开。图1中x轴方向为器件的长度方向，y轴方向为器件的高度方向，z轴方向为器件的宽度方向。本发明中所提到的深度也指的是y轴方向的高度。

第一导电类型衬底2和第一导电类型外延层3采用的半导体材料可以是3C-SiC、4H-SiC或6H-SiC。第一导电类型外延层的掺杂浓度为1e15cm

第一沟槽10与第二沟槽11个数相同，且至少为两个，本实施例中，第一沟槽10与第二沟槽11的个数为两个，第一沟槽10与第二沟槽11的个数视器件性能而定，第一沟槽10与第二沟槽11的个数越多，沟道的有效宽度越大，器件导通性能越佳；但工艺也越复杂，且第一沟槽10与第二沟槽11的个数增大到一定程度后，对器件导通能力的提升会达到饱和。因此本发明中对z轴方向的沟槽间间距进行限定，相邻第二沟槽11之间沿z轴方向的间距不小于0.5μm，不大于2.5μm；相邻第一沟槽10之间沿z轴方向的间距不小于0.2μm，不大于2μm，第一沟槽10沿z轴方向与器件边缘距离不小于0.5μm。

在xy平面剖面图中，本发明的器件结构为传统的平面MOSFET结构；在yz平面剖面图中，器件的沟槽结构得以体现。本实施例中的一种多沟道碳化硅MOSFET器件，AA’轴线所在的yz平面局部剖面图如图3所示，所述第一沟槽10、第二沟槽11之中设有栅介质层6和栅极电极7，且栅介质层6包裹栅极电极7，正向导通工作条件下，存在五种不同位置的沟道，其中，第一沟道（即图3中的沟道1）位于第二导电类型阱区4顶部表面，第二沟道（即图3中的沟道2）位于第二沟槽侧壁附近的第二导电类型阱区表面，第三沟道（即图3中的沟道3）位于第一沟槽上边界附近的第二导电类型阱区表面，第四沟道（即图3中的沟道4）位于第一沟槽侧壁附近的第二导电类型阱区表面，第五沟道（即图3中的沟道5）位于第一沟槽底部附近的第二导电类型阱区表面。元胞尺寸固定不变时，第一沟道的长度由第二沟槽宽度决定，第一沟道的长度与1/2个第二沟槽11宽度之和为1/2个元胞尺寸，这里的元胞尺寸即器件的宽度，因此固定元胞尺寸下，沟道1长度由第二沟槽宽度决定；第二沟道的长度由第二沟槽深度决定，第三沟道3的长度由第一沟槽宽度决定，第三沟道的长度为第一沟槽10、第二沟槽11宽度差值的一半；第四沟道的长度由第一沟槽深度决定，第五沟道的长度由第一沟槽宽度决定，第五沟道的长度为第一沟槽宽度的一半。器件整体的沟道宽度增加量取决于第一沟道、第二沟道、第三沟道、第四沟道与第五沟道的长度之和。第一沟道、第三沟道和第五沟道位于平行于器件表面的Si面，即平行于z轴，第二沟道和第四沟道位于垂直于器件表面的A面或M面，第二沟道和第四沟道平行于y轴；A面、M面的沟道迁移率一般明显高于Si面，因此正向导通工作条件下，沟道2、沟道4的迁移率明显大于沟道1、沟道3和沟道5的迁移率。要说明的是，图3给出的是一个第一沟槽10和一个第二沟槽11时在正向导通工作条件下存在的五种不同位置的沟道，当存在多个第一沟槽10和多个第二沟槽11时，上述条件等同，例如：一个第一沟槽10和一个第二沟槽11时，第一沟道的长度与1/2个第二沟槽11宽度之和为1/2个元胞尺寸；多个第一沟槽10和多个第二沟槽11时，所有第一沟道的总长度与1/2个所有第二沟槽11总宽度之和为1/2个元胞尺寸；所有第三沟道的总长度为所有第一沟槽10、所有第二沟槽11总宽度差值的一半；所有第五沟道的长度为所有第一沟槽宽度总和的一半。

本实施例的多沟道碳化硅MOSFET器件，在正向导通工作条件下，借助沟槽结构，栅极电极、栅介质层以及第二导电类型阱区形成了五条不同位置的沟道，通过控制第一、第二沟槽的深度和宽度，可以调节五种沟道的长度，进而控制器件整体的沟道宽度增加量。本发明的沟槽结构有效增加了沟道宽度，使得器件的沟道电阻大幅降低，明显提升了器件的导通特性。另外，沟槽大部分完全包裹于第二导电类型阱区之中的设计，有效减小了栅漏电容，减小了器件的开关损耗，进而提升器件的开关特性。

上述多沟道碳化硅MOSFET器件的制备方法，如图5~图11所示，包括以下步骤：

步骤1.如图5、图6所示，在第一导电类型衬底2上通过外延生长形成第一导电类型外延层3，第一导电类型外延层3掺杂浓度为1e15cm

步骤2.如图7所示，在步骤1制备的第一导电类型外延层3表面，通过化学气相沉积工艺生长离子注入掩膜层，再通过光刻工艺对离子注入掩膜层进行图形化处理，随后通过离子注入工艺，在第一导电类型外延层3之中形成第二导电类型阱区4；去除该掩膜层后，利用同样的方式在第二导电类型阱区4之中形成第一导电类型源区5，随后去除离子注入掩膜层；第二导电类型阱区4的底部高于第一沟槽10的底部，第二导电类型阱区4分为不接触的两部分，且对称设置在第一导电类型外延层3中的两侧上部，第二导电类型阱区4的两部分之间是第一导电类型外延层3；第一导电类型源区5分为不接触的两部分，分别设置在第二导电类型阱区4两部分中的两侧上部；第二导电类型阱区4的掺杂浓度为5e16cm

步骤3.如图8所示，在步骤2制备的器件表面，通过化学气相沉积工艺和光刻工艺形成图形化的刻蚀掩膜层，利用图形化的刻蚀掩膜层对第一导电类型外延层3进行ICP（Inductive Coupled Plasma，电感耦合等离子体）刻蚀，形成第二沟槽11，随后去除刻蚀掩膜层，本实施例中第二沟槽深度范围为0.5µm ~ 2.5µm，宽度范围为0.5µm ~ 1.5µm，在长度上贯穿整个器件；相邻第二沟槽11之间沿z轴方向的间距不小于0.5μm，不大于2.5μm。第二沟槽11的顶部与第一导电类型外延层3齐平，底部高于第一导电类型源区5，且在x方向刻穿第一导电类型外延层3、第二导电类型阱区4的两部分、第一导电类型源区5的两部分；

步骤4.如图9所示，在步骤3制备的器件表面以及第二沟槽11的侧壁通过化学气相沉积工艺和光刻工艺形成图形化的刻蚀掩膜层，利用图形化的刻蚀掩膜层，对第二沟槽11的底部进行各向同性干法刻蚀，采用的刻蚀气体可以是SF

步骤5.如图10所示，通过化学气相沉积工艺在步骤4制备的器件表面以及第一、第二沟槽内部形成栅介质层6，即栅介质层6位于所述第一沟槽10底部及侧壁、第二沟槽11底部及侧壁、第一导电类型外延层3之上、第二导电类型阱区4之上及部分第一导电类型源区5之上。通过化学气相沉积工艺在栅介质层6之上生长多晶硅材料，随后进行多晶硅注入。通过化学气相沉积工艺和光刻工艺形成图形化的刻蚀掩膜层，利用图形化的刻蚀掩膜层，对多晶硅材料进行图形化处理，以形成栅极电极7，即栅极电极7位于所述第一沟槽10内并被栅介质层6包裹，位于所述第二沟槽11内并被栅介质层6包裹，位于所述第一导电类型外延层3之上、第二导电类型阱区4之上及部分第一导电类型源区5之上并被栅介质层6隔开，栅极电极7的各部分之间连通。栅介质层材料可以是氧化硅、氮化硅、硼磷硅玻璃、氧化铝、蓝宝石或氧化铪。栅极电极材料可以是金属或掺杂多晶硅。

步骤6.如图11所示，在步骤5制备而得的器件表面淀积隔离介质层8，隔离介质层8位于所述栅介质层6和栅极电极7两侧及之上，且隔离介质层8覆盖在部分第一导电类型源区5；刻蚀隔离介质层8以形成源极电极窗口，通过此源极窗口淀积欧姆金属即源极金属9并退火，以形成源极欧姆接触，源极金属9与第一导电类型源区5交界的界面即为源极欧姆接触。栅极电极7与源极金属9之间通过隔离介质层8隔开。在第一导电类型衬底底层淀积漏极金属，形成漏极欧姆接触。在源极欧姆接触层表面形成源极电极，在漏极欧姆接触表面形成漏极电极。源极金属9位于第二沟槽11上、部分第一导电类型源区5上和隔离介质层8上，并与栅介质层6侧壁接触。

隔离介质层8的材料可以是二氧化硅、氮化物，或者二氧化硅与氮化物复合物。

本实施例提出的多沟道碳化硅槽栅MOSFET器件在平面型SiC MOSFET器件的基础上，引入了沟槽结构，通过第二导电类型阱区的保护，即设置第一沟槽、第二沟槽于第二导电类型阱区之中，第二导电类型阱区与第一导电类型外延层形成的PN结可以有效分担栅介质电场强度，规避了沟槽结构固有的栅介质易击穿问题。在不损害击穿特性的前提下，有效提升了器件的导通特性。

实施例2

一种多沟道碳化硅MOSFET器件，如图4所示，与实施例1基本相同，区别在于，还包括第一导电类型电流扩展层12，第一导电类型电流扩展层12位于第一导电类型外延层3中，第二导电类型阱区4位于所述第一导电类型电流扩展层12之中；第一沟槽10位于所述第二导电类型阱区4之中并沿器件的长度方向，即x轴方向贯穿第一导电类型电流扩展层12、第一导电类型源区5；第二沟槽11位于所述第一沟槽10之上、第一导电类型电流扩展层12之中、第二导电类型阱区4之中、第一导电类型源区5之中；栅介质层6位于所述第一沟槽10底部及侧壁、第二沟槽11底部及侧壁、第一导电类型电流扩展层12之上、第二导电类型阱区4之上及部分第一导电类型源区5之上；栅极电极7位于所述第一沟槽10内并被栅介质层6包裹，位于所述第二沟槽11内并被栅介质层6包裹，位于所述第一导电类型电流扩展层12之上、第二导电类型阱区4之上及部分第一导电类型源区5之上并被栅介质层6隔开。第一导电类型电流扩展层12可通过外延生长或离子注入的方式形成，其掺杂浓度为1e16cm

应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。