半导体元件的制备方法

技术领域

本申请案主张美国第17/829,518及17/829,699号专利申请案的优先权(即优先权日为“2022年6月1日”)，其内容以全文引用的方式并入本文中。

本公开关于一种半导体元件的制备方法。特别是有关于一种具有较少或没有底切蚀刻的半导体元件的制备方法。

背景技术

半导体元件广泛地用于电子产业。半导体元件可具有相对较小的尺寸、多功能特性及/或相对较低的制造成本。半导体元件技术的发展不断进步，新一代半导体元件的设计比上一代变得更小、更复杂。

湿蚀刻制程通常用于制造半导体元件。湿刻蚀制程通常采用酸性溶液进行刻蚀，但刻蚀制程的缺点是化学反应不具有方向性，对周围材料造成损伤，制程难以控制，可能形成未期望的底切。随着元件的尺寸变小，在制备方法期间产生的未期望的底切所引起的缺陷的影响可能会变得更加严重，并且可能相对应地影响制造良率。

上文的“先前技术”说明仅是提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

发明内容

本公开的一实施例提供一种半导体结构的制备方法，包括形成一第一隔离层在一基底上；形成具有一开口的一第二隔离层在该第一隔离层上；形成一导电线结构在该第二隔离层的该开口中，借此形成一接触通孔在该第二隔离层与该导电线结构之间；共形地形成一等离子体氧化物层在该导电线结构、该第二隔离层与该接触通孔上；形成一氮化物罩盖层在该等离子体氧化物层上，该氮化物罩盖层填充该接触通孔；将多个氮离子引入该氮化物罩盖层围绕该导电线结构的一表面中；以及执行一回蚀制程以移除该氮化物罩盖层的一部分，借此形成一重填接触通孔在该第二隔离层与该导电线结构之间。

本公开的另一实施例提供一种半导体元件的制备方法，包括形成具有一位元线接触点的一第一隔离层在一基底上；形成具有一位元线开口的一第二隔离层在该第一隔离层上；形成一位元线结构在该位元线开口中，该位元线结构电性连接到该位元线接触点，且一接触通孔围绕该位元线结构而形成并部分暴露该位元线接触点的一表面；共形地形成一氮化物间隙子层在该位元线结构、该第二隔离层以及该接触通孔上；共形地形成一等离子体氧化物层在该氮化物间隙子层上；形成一氮化物罩盖层在该等离子体氧化物层上，该氮化物罩盖层填充该接触通孔；将多个氮离子引入到该氮化物间隙子层围绕该位元线结构的一表面中；以及执行一回蚀制程以移除该氮化物罩盖层的一部分，借此形成一重填接触通孔在该第二隔离层与该位元线结构之间。

在一些实施例中，该等氮离子以一均匀集中分布而引入到该氮化物罩盖层的该表面中。

在一些实施例中，该等氮离子以一非均匀集中分布而引入到该氮化物罩盖层的该表面中。

在一些实施例中，借由一离子植入制程而执行将该等氮离子引入到该氮化物罩盖层的该表面中。

在一些实施例中，将该等氮离子引入到该氮化物罩盖层的该表面中的方法包括：形成一图案化遮罩层在该氮化物罩盖层上，该图案化遮罩层具有相对应该接触穿孔的一孔洞；将该等氮离子经由该图案化遮罩层的该孔洞而掺杂进入该氮化物罩盖层的该表面中；以及移除该图案化遮罩层。

在一些实施例中，该第一隔离层具有一导电接触点，设置在该第二隔离层中的该开口下方。

在一些实施例中，形成具有一开口的该第二隔离层的方法包括：形成一第二隔离层在该第一隔离层上；以及形成一开口在该第二隔离层中以暴露在该第一隔离层中的该导电接触点的一上表面，其中该开口的一宽度大于该导电接触点的该上表面的一宽度。

在一些实施例中，该导电接触点的一上表面借由在该第二隔离层中的该开口而完全暴露。

在一些实施例中，该导电接触点的一上表面借由在该接触通孔而部分暴露。

在一些实施例中，该接触通孔围绕该导电线结构。

在一些实施例中，在形成该等离子体氧化物层之前，该制备方法还包括共形地形成一氮化物间隙子层在该导电线结构、该第二隔离层以及该接触通孔上。

在一些实施例中，该等离子体氧化物层共形地设置在该氮化物间隙子层上。

在一些实施例中，借由使用包括磷酸的一湿蚀刻剂而执行回蚀制程。

在一些实施例中，借由使用该等离子体氧化物层当作一蚀刻终止层而执行该回蚀制程。

在一些实施例中，该重填接触通孔的一上表面是一平坦表面。

在该半导体结构或该半导体元件的制备方法中，执行一氮离子植入制程以在该氮化物罩盖层中产生不同的密度分布，并增加围绕该导电线结构的该氮化物罩盖层的密度。将该等氮离子植入到该氮化物罩盖层的可能发生一底切的一部分中，以便在该回蚀制程之后形成一大致平坦的表面。借由在该回蚀制程之前使用该氮离子植入制程，可避免或减少由未期望的底切引起的缺陷，并且可相对应地提高制造良率。因此，可提高元件效能。

上文已相当广泛地概述本公开的技术特征及优点，使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。

附图说明

借由参考详细描述以及权利要求可获得对本公开的更完整的理解。本公开还应理解为与图式的元件编号相关联，图式的元件编号是在整个描述中代表类似的元件。

图1是流程示意图，例示本公开一些实施例的半导体结构的制备方法。

图2到图9是剖视示意图，例示本公开一些实施例用于制备半导体结构的方法的一或多个阶段。

图10是流程示意图，例示本公开一些实施例的半导体元件的制备方法。

图11到图19是剖视示意图，例示本公开一些实施例用于制备半导体元件的方法的一或多个阶段。

其中，附图标记说明如下：

10：制备方法

20：半导体结构

100：制备方法

101：基底

103：第一隔离层

105：导电接触点

107：第二隔离层

109：开口

111：下导电材料层

113：上导电材料层

114：导电线结构

115：下导电线结构

117：上导电线结构

119：接触通孔

121：氮化物间隙子层

123：等离子体氧化物层

125：氮化物罩盖层

126：图案化遮罩层

127：重填接触通孔

128：孔洞

130：氮离子植入制程

200：半导体元件

201：基底

203：绝缘组件

205：主动区

207：字元线

208：下层

209：阻障层

211：上层

213：第一掺杂区

215：第二掺杂区

217：第一隔离层

219：位元线接触点

221：第二隔离层

223：位元线开口

225：下导电材料层

227：上导电材料层

228：位元线结构

229：下位元线结构

231：上位元线结构

233：接触通孔

235：氮化物间隙子层

236：图案化遮罩层

237：等离子体氧化物层

238：孔洞

239：氮化物罩盖层

240：氮离子植入制程

241：重填接触通孔

P1：部分

P2：部分

S1：上表面

S2：表面

S3：表面

S4：上表面

S5：表面

S6：表面

S11：步骤

S13：步骤

S15：步骤

S17：步骤

S19：步骤

S21：步骤

S23：步骤

S31：步骤

S33：步骤

S35：步骤

S37：步骤

S39：步骤

S41：步骤

S43：步骤

W1：宽度

W2：宽度

W3：宽度

W4：宽度

具体实施方式

现在使用特定语言描述附图中所示的本公开的实施例或例子。应当理解，本公开的范围无意由此受到限制。所描述的实施例的任何修改或改良，以及本文件中描述的原理的任何进一步应用，所属技术领域中具有通常知识者都认为是通常会发生的。元件编号可以在整个实施例中重复，但这并不一定意味着一个实施例的特征适用于另一实施例，即使它们共享相同的元件编号。

本文中使用的术语仅是为了实现描述特定实施例的目的，而非意欲限制本发明。如本文中所使用，单数形式“一(a)”、“一(an)”，及“该(the)”意欲亦包括复数形式，除非上下文中另作明确指示。将进一步理解，当术语“包括(comprises)”及/或“包括(comprising)”用于本说明书中时，该等术语规定所陈述的特征、整数、步骤、操作、元件，及/或组件的存在，但不排除存在或增添一或更多个其他特征、整数、步骤、操作、元件、组件，及/或上述各者的群组。

应当理解，当一个元件被称为形成在另一个元件“之上(on)”、“上方(above)”、“之下(below)”或“下方(underneath”时，它可以借由生长、沉积、蚀刻、附着、连接或耦接而直接地或间接地形成在所给定的元件之上或之下。

应当理解，虽然用语“第一(first)”、“第二(second)”、“第三(third)”等可用于本文中以描述不同的元件、部件、区域、层及/或部分，但是这些元件、部件、区域、层及/或部分不应受这些用语所限制。这些用语仅用于从另一元件、部件、区域、层或部分中区分一个元件、部件、区域、层或部分。因此，以下所讨论的“第一装置(first element)”、“部件(component)”、“区域(region)”、“层(layer)”或“部分(section)”可以被称为第二装置、部件、区域、层或部分，而不背离本文所教示。

除非内容中另有所指，否则当代表定向(orientation)、布局(layout)、位置(location)、形状(shapes)、尺寸(sizes)、数量(amounts)，或其他测量(measures)时，则如在本文中所使用的例如“同样的(same)”、“相等的(equal)”、“平坦的(planar)”，或是“共面的(coplanar)”等术语(terms)并非必要意指一精确地完全相同的定向、布局、位置、形状、尺寸、数量，或其他测量，但其意指在可接受的差异内，包含差不多完全相同的定向、布局、位置、形状、尺寸、数量，或其他测量，而举例来说，所述可接受的差异可因为制造流程(manufacturing processes)而发生。术语“大致地(substantially)”可被使用在本文中，以表现出此意思。举例来说，如大致地相同的(substantially the same)、大致地相等的(substantially equal)，或是大致地平坦的(substantially planar)，为精确地相同的、相等的，或是平坦的，或者是其可为在可接受的差异内的相同的、相等的，或是平坦的，而举例来说，所述可接受的差异可因为制造流程而发生。

图1是流程示意图，例示本公开一些实施例的半导体结构20的制备方法10。制备方法10可避免或显著减少由颗粒所引起的缺陷。制备方法10可以作为多个步骤来执行。应当理解，制备方法10可包括相同、更多或更少的步骤。应当理解，制备方法10可由一件或多件半导体制造设备或制造工具来执行。在一些实施例中，制备方法10包括操作(步骤)S11、S13、S15、S17、S19、S21以及S23。图1的步骤S11到S23将结合下列图式进行详细说明。

图2到图9是剖视示意图，例示本公开一些实施例用于制备半导体结构20的方法的一或多个阶段。请参考图1及图2，在步骤S11，提供一基底101，以及一第一隔离层103形成在基底101上。基底101可包含一半导体材料，例如硅、掺杂硅、硅锗、绝缘体上覆硅、蓝宝石上覆硅或碳化硅，但并不以此为限。第一隔离层103可包含氮化硅、氧化硅、氮氧化硅或其组合，但并不以此为限。

请参考图1、图3以及图4，在步骤S13，具有一开口109的一第二隔离层107形成在第一隔离层上。请参考图3，一导电接触点105可形成在第一隔离层103中。可形成多个导电接触点(图未示)，但在图3中仅显示一个导电接触点105。借由使用一微影制程而执行该制备方法，以图案化第一隔离层103，进而界定导电接触点105的位置。在该微影制程之后，可执行一蚀刻制程，例如一非等向性干蚀刻制程，以形成一接触孔(图未示)在第一隔离层103中。在该蚀刻制程之后，一导电材料层(图未示)借由一沉积制程而沉积在用于形成导电接触点105的该接触孔中，该导电材料层例如铝、铜、钨、钴或其他适合的金属或金属合金，而该蚀刻制程例如化学气相沉积、物理气相沉积、喷溅或类似的制程。在该沉积制程之后，可执行一平坦化制程，例如化学机械研磨，以移除多余的材料并提供一大致平坦表面给接下来的处理步骤。

请参考图4，第一隔离层103在第二隔离层107中的开口109之下可具有一导电接触点105。具有开口109的第二隔离层107形成在第一隔离层103上，以使导电接触点105的一上表面S1经由开口109而暴露。导电接触点105的一上表面S1经由开口109而完全或部分暴露。多个开口(图未示)可形成在一相对应的导电接触点上，但在途4中仅显示一个开口109。请参考图4，借由形成一第二隔离层107在第一隔离层103上而执行该制备方法。第二隔离层107可包含与第一隔离层103相同的材料，但并不以此为限。一微影制程可用于图案化第二隔离层107，以界定开口109的位置。在该微影制程之后，可执行一蚀刻制程，例如一非等向性干蚀刻制程，以形成开口109在第二隔离层107中。开口109可称为一位元线开口。开口109具有一宽度W1，其大于或大致相同于导电接触点105的一宽度W2，以使导电接触点105的一上表面S1借由开口109而完全暴露。宽度W1可为在开口109的任何位置的一宽度。宽度W1可为开口109的最大或最小宽度。宽度W2可为在导电接触点105的任何位置的一宽度。宽度W2可为导电接触点105的最大或最小宽度。在一些实施例中，开口109的最小宽度大于导电接触点105的上表面S1的宽度。开口109足够宽以有利于在接下来的步骤中在其中形成一导电线结构。开口109可具有一剖面形状，例如一矩形、一正方形、一上宽下窄形状，但并不以此为限。开口109亦可具有一类孔或类井形状。开口109可具有一倾斜侧壁、一大致垂直侧壁，但并不以此为限。

请参考图1、图5及图6，在步骤S15，一导电线结构114形成在第二隔离层107的开口109中，其中导电线结构114覆盖导电接触点105的上表面S1的一部分，借此形成一接触通孔119在第二隔离层107与导电线结构114之间。导电线结构114可为一单层或是一堆叠。在图5及图6中显示导电线结构114包括两个导电材料层。请参考图5，可执行该制备方法以经由一沉积制程而形成一下导电材料层111在开口109中与在第二隔离层109上，以及形成一上导电材料层113在下导电材料层111上。下导电材料层111可为一单层或是一多层，但并不以此为限，该单层包括掺杂多晶硅、一金属、一金属硅化物或是一金属化合物，而该多层包括上述材料的任意组合。上导电材料层113可包括一金属或是一金属化合物，但并不以此为限。一阻障层(图未示)可形成在下导电材料层111与上导电材料层113之间。该阻障层包含氮化钛或氮化钛钨，但并不以此为限。

请参考图6，该制备方法可经由一蚀刻制程而依次图案化上导电材料层113与下导电材料层111来形成具有下导电线结构115与上导电线结构117的导电线结构114。借由使用图案化遮罩层(图未示)作为一遮罩来执行蚀刻制程以图案化上导电材料层113与下导电材料层111。因此，两个图案化导电材料层共同形成导电线结构114。下导电线结构115与上导电线结构117可具有以一维方式水平延伸的一线形状，或一类插头形状或类柱状形状。导电线结构114具有比导电接触点105窄的一宽度，使得暴露导电接触点105的上表面S1的一部分。在形成导电线结构114之后，在第二隔离层107与导电线结构114之间形成接触通孔119并围绕导电线结构114。导电接触点105的上表面S1亦经由接触通孔119而部分暴露。为了避免接触通孔119影响该半导体结构的电性或特性，必须在接下来的步骤中重新填充接触通孔119。

请参考图1及图7，在步骤S17，一等离子体氧化物层123共形地形成在导电线结构114、第二隔离层107以及接触通孔119上。等离子体氧化物层123覆盖导电线结构114、第二隔离层107以及接触通孔119的各暴露的表面。在形成一等离子体氧化物层123之前，一氮化物间隙子层121可共形地沉积在导电线结构114、第二隔离层107以及接触通孔119上，且然后等离子体氧化物层123共形地设置在氮化物间隙子层121上。氮化物间隙子层121可形成在导电线结构114的各侧壁上。氮化物间隙子层121可包含氮化硅。等离子体氧化物层123可包括氧化硅、二氧化硅、氟氧化硅或是氮氧化硅，但并不以此为限。等离子体氧化物层123的制作技术可包含等离子体加强化学气相沉积、高密度等离子体化学气相沉积，或是热等离子体化学气相沉积，但并不以此为限。

请参考图1及图8，在步骤S19及S21，一氮化物罩盖层125形成在等离子体氧化物层123上，氮化物罩盖层125填充到接触通孔119中，且然后将多个氮离子引入到氮化物罩盖层125围绕导电线结构114的一表面S2。接触通孔119必须用氮化物罩盖层125填充以避免可能发生的突破。氮化物罩盖层125形成在接触通孔119中以及等离子体氧化物层123上。氮化物罩盖层125足够厚，使得完全重新填充接触通孔119。氮化物罩盖层125包含氮化硅。

然后，在氮化物罩盖层125以及导电线结构114上形成一图案化遮罩层126。图案化遮罩层126具有对应于接触通孔119的位置的一孔洞128。围绕导电线结构114的氮化物罩盖层125的一上表面S2借由孔洞128而暴露。执行一氮离子植入制程130以经由孔洞128而将该等氮离子引入氮化物罩盖层125的暴露的表面S2。将该等氮离子植入氮化物罩盖层125的一底部。氮离子植入制程130的剂量与能量不受限制，可依据需要而进行调整。掺杂有该等氮离子的氮化物罩盖层125的表面S2比氮化物罩盖层125的其他部分更紧密。氮离子掺杂氮化物罩盖层的密度大于未掺杂氮化物罩盖层的密度。氮离子掺杂氮化物罩盖层的密度是未掺杂氮化物罩盖层的大约两倍、大约三倍或更多。可以均匀或不均匀的浓度分布将该等氮离子引入氮化物罩盖层125的表面S2。然后移除图案化遮罩层126。

请参考图1及图9，在步骤S23，执行一回蚀制程以移除氮化物罩盖层125的一部分P1，借此在第二隔离层107与导电线结构114之间形成一重填接触通孔127。完全移除氮化物罩盖层125，除了在接触通孔119中的覆盖层之外。执行该回蚀制程以移除在接触通孔119上的氮化物罩盖层125。执行该回蚀制程以移除氮化物罩盖层125，直到暴露等离子体氧化物层123为止并形成重填接触通孔127。等离子体氧化层123用作一蚀刻终止层。在该回蚀制程中，氮化物罩盖层125的角落由于表面积原因是蚀刻最慢的位置，因此必须增加氮化物罩盖层125的底部上的刻蚀时间；然而，由于长期蚀刻，这可能导致损坏围绕导电线结构114的氮化物罩盖层125，因此形成一未预期的底切(图未示)。借由在该回蚀制程之前执行氮离子植入制程，可增加围绕导电线结构114的氮化物罩盖层125的表面S2的密度。因此，重填接触通孔127的一表面S3可为一大致平坦表面，并且不会形成一未期望的底切。借由使用包含磷酸的一湿蚀刻剂来执行该回蚀制程。该回蚀制程是在温度超过约160℃，例如约165℃的一浸浴中用热磷酸蚀刻执行的一等向性移除制程。

请参考图9，在执行该氮离子植入制程以及该回蚀制程之后，重填接触通孔127具有一平坦表面。重填接触通孔127不具有一底切表面。借由使用该氮离子植入制程来改变氮化物罩盖层125的密度，可避免在接下来的制程中产生由传统未预期的底切引起的缺陷。此外，使用该等氮离子作为掺杂物并不会影响该半导体结构的电性与效能。由于可有效地避免或减少由未期望的底切引起的缺陷，因此可以相对应地提高制造良率。

图10是流程示意图，例示本公开一些实施例的半导体元件200的制备方法100。制备方法100可避免或显著减少由粒子所引起的缺陷。制备方法100可作为多个步骤来执行。应当理解，制备方法100可包括相同、更多或更少的步骤。。应当理解，制备方法100可以由一件或多件半导体制造设备或制造工具来执行。在一些实施例中，制备方法100包括操作(步骤)S31、S33、S35、S37、S39、S41以及S43。图10的步骤S31到S43将结合下列图式进行详细说明。

图11到图19是剖视示意图，例示本公开一些实施例用于制备半导体元件200的方法的一或多个阶段。在一些实施例中，图11到图19中的一些相对应于图2到图9，并且在这些图式中，省略了关于相同部件或元件的类似描述。请参考图10及图11，界定一主动区205的一绝缘组件203形成在一基底201上。当在图式中显示两个绝缘组件203以及一个主动区205，其应当理解，基底201可包括任何适当数量的绝缘组件203与主动区205。其他部件或元件可包括该半导体元件中的任何适当数量。多个绝缘组件203在一剖视图中相互分离，并界定出多个主动区205。可借由执行一浅沟隔离(STI)制程来执行绝缘组件203的形成。多个绝缘组件203可包含一隔离材料，例如氧化硅、氮化硅、氮氧化硅、氧化氮化硅或是掺氟硅酸盐，但并不以此为限。

请参考图10及图12，一字元线207可形成在基底201中。当两个字元线207显示在图式中时，其应当理解，基底201可包括任何适当数量的字元线207。在一些实施例中，多个字元线207中的每一个可包括一下层208以及一上层211。举例来说，下层208可包含氧化硅、氮氧化硅、氧化氮化硅或氮化硅，但并不以此为限。举例来说，上层211可包含掺杂多晶硅、金属材料、金属硅化物，但并不以此为限。在一些实施例中，一阻障层209可形成在字元线207与基底201之间。然后，多个掺杂区可形成在基底201的该等主动区205中。多个掺杂区可包括一第一掺杂区213以及一第二掺杂区215。第一掺杂区213设置在两个相邻字元线207之间。多个第二掺杂区215分别设置在多个绝缘组件203与多个字元线207之间。第一掺杂区213与第二掺杂区215分别掺杂有一掺杂物，例如磷、砷或锑。

请参考图10及图13，在步骤S31，一第一隔离层217形成在基底201上，以及一位元线接触点219形成在第一隔离层217中。位元线接触点219设置在基底201的第一掺杂区213上方。位元线接触点219设置在第一掺杂区213上且电性连接到第一掺杂区213。

请参考图10及图14，在步骤S33，具有一位元线开口223的一第二隔离层221形成在第一隔离层217上，以使位元线接触点219的一上表面S4经由位元线开口223而暴露。请参考图14，借由形成一第二隔离层221在第一隔离层217上而执行该制备方法。一微影制程可用于图案化第二隔离层221，以界定位元线开口223的位置。在该微影制程之后，可执行一蚀刻制程，例如一非等向性该蚀刻制程，以形成位元线开口223在第二隔离层221中。位元线开口223可称为一位元线开口。位元线开口223具有一宽度W3，其大于或大致相同于导电接触点219的一宽度W4，以使位元线接触点219的一上表面S4借由位元线开口223而完全暴露。宽度W3可为在位元线开口223的任何位置处的一宽度。宽度W3可为位元线开口223的最大或最小宽度。宽度W4可为在位元线接触点219的任何位置处的一宽度。宽度W4可为位元线接触点219的最大或最小宽度。在一些实施例中，位元线开口223的一最小宽度大于位元接触点219的上表面S4的一宽度。位元线开口223足够宽，以有利于在接下来的步骤中在其中形成一导电线结构。位元线开口223可具有一剖面形状，例如一矩形、一正方形、一上宽下窄形状，但并不以此为限。位元线开口223的下表面的一宽度大致或大于位元线接触点219的上表面的一宽度。位元线开口223亦可具有一类孔或类井形状。位元线开口223可具有一倾斜侧壁、一大致垂直侧壁，但并不以此为限。

请参考图10、图15及图16，在步骤S35，一位元线结构228形成在第二隔离层221的位元线开口223中，其中位元线结构228覆盖位元线接触点219的上表面S4的一部分，借此形成一接触通孔233在第二隔离层221与位元线结构228之间。位元线结构228可为一单层或是一堆叠。在图15及图16中显示位元线结构228包括两个导电材料层。请参考图15，可执行该制备方法以经由一沉积制程而形成一下导电材料层225在位元线开口223中与在第二隔离层221上，以及形成一上导电材料层227在下导电材料层225上。下导电材料层225可为一单层或是一多层，但并不以此为限，该单层包括掺杂多晶硅、一金属、一金属硅化物或是一金属化合物，而该多层包括上述材料的任意组合。上导电材料层227可包括一金属或是一金属化合物，但并不以此为限。一阻障层(图未示)可形成在下导电材料层225与上导电材料层227之间。该阻障层包含氮化钛或氮化钛钨，但并不以此为限。

请参考图16，该制备方法可经由一蚀刻制程而依次图案化上导电材料层227与下导电材料层225来形成具有一下位元线结构229与一上位元线结构231的一位元线结构228。借由使用一图案化遮罩层(图未示)作为一遮罩来执行一蚀刻制程以图案化上导电材料层227与下导电材料层225。因此，两个图案化导电材料层共同形成位元线结构228。下位元线结构229与上位元线结构231可具有以一维方式水平延伸的一线形状，或一类插头形状或类柱状形状。位元线结构228具有比位元线接触点219更窄的一宽度，使得暴露位元接触点219的上表面S4的一部分。在形成位元线结构228之后，在第二隔离层221与位元线结构228之间形成一接触通孔233并围绕位元线结构228。位元线接触点219的上表面S4亦经由接触通孔233而部分暴露。为了避免接触通孔233影响该半导体结构的电性或特性，必须在接下来的步骤中重新填充接触通孔233。

请参考图10及图17，在步骤S37与S39，一氮化物间隙子层235共形地形成在位元线结构228、第二隔离层221以及接触通孔233上，然后一等离子体氧化物层237共形地形成在氮化物间隙子层235上。氮化物间隙子层235可形成在位元线结构228的各侧壁上。氮化物间隙子层235可包含氮化硅。等离子体氧化物层237可包括氧化硅、二氧化硅、氟氧化硅或是氮氧化硅，但并不以此为限。等离子体氧化物层237的制作技术可包含等离子体加强化学气相沉积、高密度等离子体化学气相沉积或是热等离子体化学气相沉积，但并不以此为限。

请参考图1及图18，在步骤S41与S43，一氮化物罩盖层239形成在等离子体氧化物层237上，氮化物罩盖层239填充进入接触通孔233中，然后多个氮离子引入到氮化物罩盖层239围绕位元线结构228的一表面S5中。接触通孔233必须用氮化物罩盖层239进行填充，以便避免可能发生的突破。氮化物罩盖层239形成在接触通孔233中以及在等离子体氧化物层237上。氮化物罩盖层239足够厚，以便完全重新填充接触通孔233。氮化物罩盖层239包含氮化硅。

然后，一图案化遮罩层236形成在氮化物罩盖层239与位元线结构228上。图案化遮罩层236具有对应于接触通孔233的位置的一孔洞238。围绕位元线结构228的氮化物罩盖层239的一上表面S5借由孔洞238而暴露。执行一氮离子植入制程240以经由孔洞238而将该等氮离子引入氮化物罩盖层239的暴露的表面S5。将该等氮离子植入氮化物罩盖层239的一底部。氮离子植入制程240的剂量与能量不受限制，可依据需要而进行调整。掺杂有该等氮离子的氮化物罩盖层239的表面S5比氮化物罩盖层239的其他部分更紧密。氮离子掺杂氮化物罩盖层的密度大于未掺杂氮化物罩盖层的密度。氮离子掺杂氮化物罩盖层的密度是未掺杂氮化物罩盖层的大约两倍、大约三倍或更多。可以均匀或不均匀的浓度分布将该等氮离子引入氮化物罩盖层239的表面S5。然后移除图案化遮罩层236。

请参考图1及图19，在步骤S45，执行一回蚀制程以移除氮化物罩盖层239的一部分P2，借此在第二隔离层221与位元线结构228之间形成一重填接触通孔241。完全移除氮化物罩盖层239，除了在接触通孔233中的覆盖层之外。执行该回蚀制程以移除在接触通孔233上的氮化物罩盖层239。执行该回蚀制程以移除氮化物罩盖层239，直到暴露等离子体氧化物层237为止并形成一重填接触通孔241。等离子体氧化层237用作一蚀刻终止层。在该回蚀制程中，氮化物罩盖层239的角落由于表面积原因是蚀刻最慢的位置，因此必须增加氮化物罩盖层239的底部上的刻蚀时间；然而，由于长期蚀刻，这可能导致损坏围绕位元线结构228的氮化物罩盖层239，因此形成一未预期的底切(图未示)。借由在该回蚀制程之前执行氮离子植入制程，可增加围绕位元线结构228的氮化物罩盖层239的表面S5的密度。因此，重填接触通孔241的一表面S6可为一大致平坦表面，并且不会形成一未期望的底切。借由使用包含磷酸的一湿蚀刻剂来执行该回蚀制程。该回蚀制程是在温度超过约160℃，例如约165℃的一浸浴中用热磷酸蚀刻执行的一等向性移除制程。

请参考图19，在执行该氮离子植入制程以及该回蚀制程之后，重填接触通孔241具有一平坦表面。重填接触通孔241不具有一底切表面。借由使用该氮离子植入制程来改变氮化物罩盖层239的密度，可避免在接下来的制程中产生由传统未预期的底切引起的缺陷。此外，使用该等氮离子作为掺杂物并不会影响该半导体结构的电性与效能。由于可有效地避免或减少由未期望的底切引起的缺陷，因此可以相对应地提高制造良率。

在该半导体结构或该半导体元件的制备方法中，执行一氮离子植入制程以在该氮化物罩盖层中产生不同的密度分布，并增加围绕该导电线结构的该氮化物罩盖层的密度。将该等氮离子植入到该氮化物罩盖层的可能发生一底切的一部分中，以便在该回蚀制程之后形成一大致平坦的表面。借由在该回蚀制程之前使用该氮离子植入制程，可避免或减少由未期望的底切引起的缺陷，并且可相对应地提高制造良率。因此，可提高元件效能。

虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。

再者，本申请案的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，此等制程、机械、制造、物质组成物、手段、方法、或步骤是包含于本申请案的权利要求内。