半导体装置及半导体存储装置

相关申请案

本申请案享受以日本专利申请第2022-099891号(申请日：2022年6月21日)为基础申请的优先权。本申请案通过参考所述基础申请案而包含基础申请案的所有内容。

技术领域

本发明的实施方式涉及一种半导体装置及半导体存储装置。

背景技术

在氧化物半导体层形成通道的氧化物半导体晶体管具备断开动作时的通道漏电流极小的优异特性。因此，例如，能将氧化物半导体晶体管应用于动态随机存取存储器(DRAM：Dynamic Random Access Memory)的存储单元的开关晶体管。

发明内容

实施方式的半导体装置具备：第1电极，包含金属氧化物；第2电极，包含金属氧化物；氧化物半导体层，设置在所述第1电极与所述第2电极之间；栅极电极，包围所述氧化物半导体层；栅极绝缘层，设置在所述栅极电极与所述氧化物半导体层之间，包含硅(Si)及氮(N)；第1绝缘层，设置在所述第1电极与所述栅极电极之间；第2绝缘层，设置在所述第2电极与所述栅极电极之间；第1导电层，与所述第1电极中和所述氧化物半导体层相反侧的面相接，包含选自由金属、金属氮化物及金属碳化物所组成的群的至少一个导电体；第2导电层，与所述第2电极中和所述氧化物半导体层相反侧的面相接，包含选自由金属、金属氮化物及金属碳化物所组成的群的至少一个导电体；第1层，在与从所述第1电极朝向所述第2电极的第1方向垂直的第1剖面中包围所述第1电极，与所述第1导电层相接，包含选自由氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化铪、氧化钽、氮化硅、氮化铝、氮氧化硅及氮氧化铝所组成的群的至少一个绝缘体、或者选自由金属、金属氮化物及金属碳化物所组成的群的至少一个导电体；第2层，在与所述第1方向垂直的第2剖面中包围所述第2电极，与所述第2导电层相接，包含选自由氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化铪、氧化钽、氮化硅、氮化铝、氮氧化硅及氮氧化铝所组成的群的至少一个绝缘体、或者选自由金属、金属氮化物及金属碳化物所组成的群的至少一个导电体；第3绝缘层，设置在所述第1电极与所述第1绝缘层之间，与所述栅极绝缘层及所述第1层相接，包含选自由氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化铪、氧化钽、氮化硅、氮化铝、氮氧化硅及氮氧化铝所组成的群的至少一个绝缘体；及第4绝缘层，设置在所述第2电极与所述第2绝缘层之间，与所述栅极绝缘层及所述第2层相接，包含选自由氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化铪、氧化钽、氮化硅、氮化铝、氮氧化硅及氮氧化铝所组成的群的至少一个绝缘体。

根据本实施方式，能提供一种晶体管特性优异的半导体装置。

附图说明

图1是第1实施方式的半导体装置的示意剖视图。

图2是第1实施方式的半导体装置的示意剖视图。

图3是第1实施方式的半导体装置的示意剖视图。

图4是第1实施方式的半导体装置的示意剖视图。

图5是表示第1实施方式的半导体装置的制造方法的一例的示意剖视图。

图6是表示第1实施方式的半导体装置的制造方法的一例的示意剖视图。

图7是表示第1实施方式的半导体装置的制造方法的一例的示意剖视图。

图8是表示第1实施方式的半导体装置的制造方法的一例的示意剖视图。

图9是表示第1实施方式的半导体装置的制造方法的一例的示意剖视图。

图10是表示第1实施方式的半导体装置的制造方法的一例的示意剖视图。

图11是表示第1实施方式的半导体装置的制造方法的一例的示意剖视图。

图12是表示第1实施方式的半导体装置的制造方法的一例的示意剖视图。

图13是比较例的半导体装置的示意剖视图。

图14是比较例的半导体装置的问题的说明图。

图15是第1实施方式的第1变化例的半导体装置的示意剖视图。

图16是第1实施方式的第2变化例的半导体装置的示意剖视图。

图17是第1实施方式的第3变化例的半导体装置的示意剖视图。

图18是第2实施方式的半导体装置的示意剖视图。

图19是第2实施方式的半导体装置的示意剖视图。

图20是第2实施方式的半导体装置的示意剖视图。

图21是第2实施方式的半导体装置的示意剖视图。

图22是第2实施方式的半导体装置的示意剖视图。

图23是表示第2实施方式的半导体装置的制造方法的一例的示意剖视图。

图24是表示第2实施方式的半导体装置的制造方法的一例的示意剖视图。

图25是表示第2实施方式的半导体装置的制造方法的一例的示意剖视图。

图26是表示第2实施方式的半导体装置的制造方法的一例的示意剖视图。

图27是表示第2实施方式的半导体装置的制造方法的一例的示意剖视图。

图28是表示第2实施方式的半导体装置的制造方法的一例的示意剖视图。

图29是表示第2实施方式的半导体装置的制造方法的一例的示意剖视图。

图30是表示第2实施方式的半导体装置的制造方法的一例的示意剖视图。

图31是表示第2实施方式的半导体装置的制造方法的一例的示意剖视图。

图32是表示第2实施方式的半导体装置的制造方法的一例的示意剖视图。

图33是表示第2实施方式的半导体装置的制造方法的一例的示意剖视图。

图34是第3实施方式的半导体装置的示意剖视图。

图35是第3实施方式的半导体装置的示意剖视图。

图36是第3实施方式的半导体装置的示意剖视图。

图37是第3实施方式的半导体装置的示意剖视图。

图38是表示第3实施方式的半导体装置的制造方法的一例的示意剖视图。

图39是表示第3实施方式的半导体装置的制造方法的一例的示意剖视图。

图40是表示第3实施方式的半导体装置的制造方法的一例的示意剖视图。

图41是表示第3实施方式的半导体装置的制造方法的一例的示意剖视图。

图42是表示第3实施方式的半导体装置的制造方法的一例的示意剖视图。

图43是表示第3实施方式的半导体装置的制造方法的一例的示意剖视图。

图44是表示第3实施方式的半导体装置的制造方法的一例的示意剖视图。

图45是表示第3实施方式的半导体装置的制造方法的一例的示意剖视图。

图46是表示第3实施方式的半导体装置的制造方法的一例的示意剖视图。

图47是第4实施方式的半导体存储装置的等效电路图。

图48是第4实施方式的半导体存储装置的示意剖视图。

具体实施方式

以下，参考附图且说明本发明的实施方式。另外，在以下说明中，有对相同或类似的部件等标注相同的符号，关于已说明过一次的部件等适当省略其说明的情况。

另外，本说明书中，有为了方便而使用“上”、“下”、“上部”、“下部”、“上方”或“下方”等用语的情况。“上”、“下”、“上部”、“下部”、“上方”或“下方”只是表示附图内的相对位置关系的用语，而非规定相对于重力的位置关系的用语。

构成本说明书中的半导体装置及半导体存储装置的部件的化学组成的定性分析及定量分析例如能通过二次离子质谱法(Secondary Ion Mass Spectrometry：SIMS)、能量分散X射线光谱法(Energy Dispersive X-ray Spectroscopy：EDX)、卢瑟福背散射谱法(Rutherford Back-Scattering Spectroscopy：RBS)而进行。另外，例如，能使用透射型电子显微镜(Transmission Electron Microscope：TEM)，测定构成半导体装置及半导体存储装置的部件的厚度、部件间的距离、结晶粒径等。

(第1实施方式)

第1实施方式的半导体装置具备：第1电极，包含金属氧化物；第2电极，包含金属氧化物；氧化物半导体层，设置在第1电极与第2电极之间；栅极电极，包围氧化物半导体层；栅极绝缘层，设置在栅极电极与氧化物半导体层之间，包含硅(Si)及氮(N)；第1绝缘层，设置在第1电极与栅极电极之间；第2绝缘层，设置在第2电极与栅极电极之间；第1导电层，与第1电极中和氧化物半导体层相反侧的面相接，包含选自由金属、金属氮化物及金属碳化物所组成的群的至少一个导电体；第2导电层，与第2电极中和氧化物半导体层相反侧的面相接，包含选自由金属、金属氮化物及金属碳化物所组成的群的至少一个导电体；第1层，在与从第1电极朝向第2电极的第1方向垂直的第1剖面中包围第1电极，与第1导电层相接，包含选自由氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化铪、氧化钽、氮化硅、氮化铝、氮氧化硅及氮氧化铝所组成的群的至少一个绝缘体、或者选自由金属、金属氮化物及金属碳化物所组成的群的至少一个导电体；第2层，在与第1方向垂直的第2剖面中包围第2电极，与第2导电层相接，包含选自由氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化铪、氧化钽、氮化硅、氮化铝、氮氧化硅及氮氧化铝所组成的群的至少一个绝缘体、或者选自由金属、金属氮化物及金属碳化物所组成的群的至少一个导电体；第3绝缘层，设置在第1电极与第1绝缘层之间，与栅极绝缘层及第1层相接，包含选自由氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化铪、氧化钽、氮化硅、氮化铝、氮氧化硅及氮氧化铝所组成的群的至少一个绝缘体；及第4绝缘层，设置在第2电极与第2绝缘层之间，与栅极绝缘层及第2层相接，包含选自由氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化铪、氧化钽、氮化硅、氮化铝、氮氧化硅及氮氧化铝所组成的群的至少一个绝缘体。

图1、图2、图3及图4是第1实施方式的半导体装置的示意剖视图。图2是图1的AA’剖视图。图3是图1的BB’剖视图。图4是图1的CC’剖视图。图1中，将上下方向称为第1方向。图1中，将左右方向称为第2方向。第2方向垂直于第1方向。

BB’剖面是第1剖面的一例。CC’剖面是第2剖面的一例。

第1实施方式的半导体装置是晶体管100。晶体管100是在氧化物半导体中形成通道的氧化物半导体晶体管。晶体管100中，栅极电极包围形成通道的氧化物半导体层而设置。晶体管100是所谓环绕栅极式晶体管(SGT：Surrounding Gate Transistor)。晶体管100是所谓纵型晶体管。

晶体管100具备下部电极12、上部电极14、氧化物半导体层16、栅极电极18、栅极绝缘层20、下部绝缘层22、上部绝缘层24、下部势垒导电层26、上部势垒导电层28、第1侧壁势垒层30、第2侧壁势垒层32、下部势垒绝缘层34、上部势垒绝缘层36、金属层38、下部层间绝缘层40、及上部层间绝缘层42。栅极绝缘层20包含第1栅极绝缘膜20a及第2栅极绝缘膜20b。

下部电极12是第1电极的一例。上部电极14是第2电极的一例。下部绝缘层22是第1绝缘层的一例。上部绝缘层24是第2绝缘层的一例。下部势垒导电层26是第1导电层的一例。上部势垒导电层28是第2导电层的一例。第1侧壁势垒层30是第1层的一例。第2侧壁势垒层32是第2层的一例。下部势垒绝缘层34是第3绝缘层的一例。上部势垒绝缘层36是第4绝缘层的一例。第1栅极绝缘膜20a是第1膜的一例。第2栅极绝缘膜20b是第2膜的一例。

下部电极12设置在氧化物半导体层16之下。下部电极12电连接于氧化物半导体层16。下部电极12例如与氧化物半导体层16相接。下部电极12作为晶体管100的源极电极或漏极电极发挥功能。

下部电极12为导电体。下部电极12包含导电性的金属氧化物。下部电极12例如包含铟(In)、锡(Sn)及氧(O)。下部电极12例如包含氧化铟锡。下部电极12例如是氧化铟锡层。

上部电极14设置在氧化物半导体层16之上。上部电极14电连接于氧化物半导体层16。上部电极14例如与氧化物半导体层16相接。上部电极14作为晶体管100的源极电极或漏极电极发挥功能。

上部电极14为导电体。上部电极14包含导电性的金属氧化物。上部电极14例如包含铟(In)、锡(Sn)及氧(O)。上部电极14例如包含氧化铟锡。上部电极14例如是氧化铟锡层。

下部电极12与上部电极14例如包含相同的材料。下部电极12及上部电极14中包含的金属氧化物例如包含铟(In)及锡(Sn)。下部电极12及上部电极14例如包含氧化铟锡。下部电极12及上部电极14例如是氧化铟锡层。

氧化物半导体层16设置在下部电极12与上部电极14之间。氧化物半导体层16例如与下部电极12相接。氧化物半导体层16例如与上部电极14相接。

在氧化物半导体层16中，在晶体管100的接通动作时，形成作为电流路径的通道。

氧化物半导体层16是氧化物半导体。氧化物半导体层16例如为非晶质。

氧化物半导体层16例如包含选自由铟(In)、镓(Ga)、硅(Si)、铝(Al)及锡(Sn)所组成的群的至少一种元素、锌(Zn)、及氧(O)。氧化物半导体层16例如包含铟(In)、镓(Ga)、锌(Zn)、及氧(O)。氧化物半导体层16例如包含氧化铟镓锌。氧化物半导体层16例如是氧化铟镓锌层。

氧化物半导体层16例如包含选自由钛(Ti)、锌(Zn)及钨(W)所组成的群的至少一种元素、及氧(O)。氧化物半导体层16例如包含氧化钛、氧化锌或氧化钨。氧化物半导体层16例如是氧化钛层、氧化锌层或氧化钨层。

氧化物半导体层16例如具有与下部电极12的化学组成、及上部电极14的化学组成不同的化学组成。

氧化物半导体层16包含氧空位。氧化物半导体层16中的氧空位作为供体发挥功能。

氧化物半导体层16的第1方向上的长度例如为80nm以上且200nm以下。氧化物半导体层16的第2方向上的长度例如为20nm以上且100nm以下。

第1方向是从下部电极12朝向上部电极14的方向。第2方向是垂直于第1方向的方向。

栅极电极18与氧化物半导体层16对向。栅极电极18以其第1方向上的位置坐标成为下部电极12与上部电极14各自的第1方向上的位置坐标之间的值的方式设置。

如图2所示，栅极电极18在与第1方向垂直的剖面中，包围氧化物半导体层16。栅极电极18设置在氧化物半导体层16周围。

栅极电极18为导电体。栅极电极18例如为金属、金属化合物或半导体。栅极电极18例如包含钨(W)。栅极电极18例如是钨层。

栅极电极18的第1方向上的长度例如为20nm以上且100nm以下。

栅极绝缘层20设置在氧化物半导体层16与栅极电极18之间。栅极绝缘层20在与第1方向垂直的剖面中，包围氧化物半导体层16。栅极绝缘层20设置在下部电极12与上部电极14之间。栅极绝缘层20与下部势垒绝缘层34及上部势垒绝缘层36相接。栅极绝缘层20例如与下部电极12及上部电极14相接。

栅极绝缘层20包含硅(Si)及氮(N)。栅极绝缘层20例如包含氮化硅。

栅极绝缘层20例如包含第1栅极绝缘膜20a及第2栅极绝缘膜20b。第2栅极绝缘膜20b设置在第1栅极绝缘膜20a与栅极电极18之间。

第2栅极绝缘膜20b例如与下部电极12及上部电极14相接。第2栅极绝缘膜20b例如与下部势垒绝缘层34及上部势垒绝缘层36相接。

第1栅极绝缘膜20a例如为氧化物。第1栅极绝缘膜20a例如包含硅(Si)及氧(O)。第1栅极绝缘膜20a例如包含氧化硅。第1栅极绝缘膜20a例如为氧化硅膜。

第2栅极绝缘膜20b例如为氮化物。第2栅极绝缘膜20b例如包含硅(Si)及氮(N)。第2栅极绝缘膜20b例如包含氮化硅。第2栅极绝缘膜20b例如为氮化硅膜。

栅极绝缘层20的厚度例如为2nm以上且10nm以下。

下部绝缘层22设置在下部电极12之上。下部绝缘层22设置在下部电极12与栅极电极18之间。

下部绝缘层22在与第1方向垂直的面上，包围氧化物半导体层16。下部绝缘层22在与第1方向垂直的面上，包围栅极绝缘层20。

下部绝缘层22为绝缘体。下部绝缘层22例如为氧化物、氮化物或氮氧化物。下部绝缘层22例如包含硅(Si)及氧(O)。下部绝缘层22例如包含氧化硅。下部绝缘层22例如为氧化硅层。

上部绝缘层24设置在栅极电极18之上。上部绝缘层24例如设置在栅极电极18与上部电极14之间。

上部绝缘层24在与第1方向垂直的面上，包围氧化物半导体层16。上部绝缘层24在与第1方向垂直的面上，包围栅极绝缘层20。

上部绝缘层24为绝缘体。上部绝缘层24例如为氧化物、氮化物或氮氧化物。上部绝缘层24例如包含硅(Si)及氧(O)。上部绝缘层24例如包含氧化硅。上部绝缘层24例如为氧化硅层。

下部势垒导电层26设置在下部电极12之下。下部势垒导电层26与下部电极12中和氧化物半导体层16相反侧的面相接。

下部势垒导电层26具有抑制氧从下部电极12脱离、或氧侵入下部电极12的功能。下部势垒导电层26例如具有抑制设置在下部势垒导电层26之下的未图示的金属层氧化的功能。

下部势垒导电层26为导电体。下部势垒导电层26包含与下部电极12不同的材料。下部势垒导电层26由与下部电极12不同的材料形成。下部势垒导电层26包含选自由金属、金属氮化物及金属碳化物所组成的群的至少一个导电体。

下部势垒导电层26例如包含选自由钨(W)、钼(Mo)、铜(Cu)、铝(Al)、钛(Ti)及钽(Ta)所组成的群的一种金属元素。下部势垒导电层26例如为钨层、钼层、铜层、铝层、钛层、或钽层。

下部势垒导电层26例如包含选自由钛(Ti)、钨(W)、钼(Mo)及钽(Ta)所组成的群的至少一种金属元素、及氮(N)。下部势垒导电层26例如包含氮化钛、氮化钨、氮化钼、或氮化钽。下部势垒导电层26例如为氮化钛层、氮化钨层、氮化钼层或氮化钽层。

下部势垒导电层26例如包含选自由钛(Ti)、钨(W)、钼(Mo)及钽(Ta)所组成的群的至少一种金属元素、及碳(C)。下部势垒导电层26例如包含碳化钛、碳化钨、碳化钼或碳化钽。下部势垒导电层26例如为碳化钛层、碳化钨层、碳化钼层或碳化钽层。

下部势垒导电层26例如由氧透过率比下部电极12低的材料形成。下部势垒导电层26例如由氧透过率比氧化铟锡低的材料形成。

下部势垒导电层26例如由氧透过率比下部层间绝缘层40低的材料形成。下部势垒导电层26例如由氧透过率比氧化硅低的材料形成。

上部势垒导电层28设置在上部电极14之上。上部势垒导电层28与上部电极14中和氧化物半导体层16相反侧的面相接。

上部势垒导电层28具有抑制氧从上部电极14脱离、或氧侵入上部电极14的功能。上部势垒导电层28例如具有抑制设置在上部电极14之上的金属层38氧化的功能。

上部势垒导电层28为导电体。上部势垒导电层28包含与上部电极14不同的材料。上部势垒导电层28由与上部电极14不同的材料形成。上部势垒导电层28包含选自由金属、金属氮化物及金属碳化物所组成的群的至少一个导电体。

上部势垒导电层28例如包含选自由钨(W)、钼(Mo)、铜(Cu)、铝(Al)、钛(Ti)及钽(Ta)所组成的群的一种金属元素。上部势垒导电层28例如为钨层、钼层、铜层、铝层、钛层、或钽层。

上部势垒导电层28例如包含选自由钛(Ti)、钨(W)、钼(Mo)及钽(Ta)所组成的群的至少一种金属元素、及氮(N)。上部势垒导电层28例如包含氮化钛、氮化钨、氮化钼、或氮化钽。上部势垒导电层28例如为氮化钛层、氮化钨层、氮化钼层或氮化钽层。

上部势垒导电层28例如包含选自由钛(Ti)、钨(W)、钼(Mo)及钽(Ta)所组成的群的至少一种金属元素、及碳(C)。上部势垒导电层28例如包含碳化钛、碳化钨、碳化钼或碳化钽。上部势垒导电层28例如为碳化钛层、碳化钨层、碳化钼层或碳化钽层。

上部势垒导电层28例如由氧透过率比上部电极14低的材料形成。上部势垒导电层28例如由氧透过率比氧化铟锡低的材料形成。

上部势垒导电层28例如由氧透过率比上部层间绝缘层42低的材料形成。上部势垒导电层28例如由氧透过率比氧化硅低的材料形成。

第1侧壁势垒层30包围下部电极12的侧面。如图3所示，第1侧壁势垒层30在与第1方向垂直的第1剖面中包围下部电极12。图3所示的BB’剖面是第1剖面的一例。

第1侧壁势垒层30与下部势垒导电层26及下部势垒绝缘层34相接。第1侧壁势垒层30例如与下部电极12相接。第1侧壁势垒层30例如与下部电极12的侧面相接。

第1侧壁势垒层30具有抑制氧从下部电极12脱离、或氧侵入下部电极12的功能。

第1侧壁势垒层30例如为导电体。第1侧壁势垒层30包含与下部电极12不同的材料。第1侧壁势垒层30由与下部电极12不同的材料形成。

第1侧壁势垒层30例如包含与下部势垒导电层26相同的材料。第1侧壁势垒层30例如由与下部势垒导电层26相同的材料形成。第1侧壁势垒层30例如与下部势垒导电层26连续。第1侧壁势垒层30例如包含选自由金属、金属氮化物及金属碳化物所组成的群的至少一个导电体。

第1侧壁势垒层30例如包含选自由钨(W)、钼(Mo)、铜(Cu)、铝(Al)、钛(Ti)及钽(Ta)所组成的群的一种金属元素。第1侧壁势垒层30例如为钨层、钼层、铜层、铝层、钛层、或钽层。

第1侧壁势垒层30例如包含选自由钛(Ti)、钨(W)、钼(Mo)及钽(Ta)所组成的群的至少一种金属元素、及氮(N)。第1侧壁势垒层30例如包含氮化钛、氮化钨、氮化钼、或氮化钽。第1侧壁势垒层30例如为氮化钛层、氮化钨层、氮化钼层或氮化钽层。

第1侧壁势垒层30例如包含选自由钛(Ti)、钨(W)、钼(Mo)及钽(Ta)所组成的群的至少一种金属元素、及碳(C)。下部势垒导电层26例如包含碳化钛、碳化钨、碳化钼或碳化钽。第1侧壁势垒层30例如为碳化钛层、碳化钨层、碳化钼层或碳化钽层。

第1侧壁势垒层30例如由氧透过率比下部电极12低的材料形成。第1侧壁势垒层30例如由氧透过率比氧化铟锡低的材料形成。

第1侧壁势垒层30例如由氧透过率比下部层间绝缘层40低的材料形成。第1侧壁势垒层30例如由氧透过率比氧化硅低的材料形成。

第2侧壁势垒层32包围上部电极14的侧面。如图4所示，第2侧壁势垒层32在与第1方向垂直的第2剖面中包围上部电极14。图4所示的CC’剖面是第2剖面的一例。

第2侧壁势垒层32与上部势垒导电层28及上部势垒绝缘层36相接。第2侧壁势垒层32例如与上部电极14相接。第2侧壁势垒层32例如与上部电极14的侧面及上部势垒导电层28的侧面相接。

第2侧壁势垒层32具有抑制氧从上部电极14脱离、或氧侵入上部电极14的功能。

第2侧壁势垒层32例如为绝缘体。第2侧壁势垒层32例如包含选自由氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化铪、氧化钽、氮化硅、氮化铝、氮氧化硅及氮氧化铝所组成的群的至少一个绝缘体。第2侧壁势垒层32例如为氧化铝层、氧化镁层、氧化镓层、氧化锗层、氧化钇层、氧化锆层、氧化镧层、氧化铪层、氧化钽层、氮化硅层、氮化铝层、氮氧化硅层、或氮氧化铝层。

第2侧壁势垒层32例如由氧透过率比上部电极14低的材料形成。第2侧壁势垒层32例如由氧透过率比氧化铟锡低的材料形成。

第2侧壁势垒层32例如由氧透过率比上部层间绝缘层42低的材料形成。第2侧壁势垒层32例如由氧透过率比氧化硅低的材料形成。

下部势垒绝缘层34设置在下部电极12与下部绝缘层22之间。下部势垒绝缘层34例如在与第1方向垂直的剖面上，包围氧化物半导体层16及栅极绝缘层20。

下部势垒绝缘层34与栅极绝缘层20及第1侧壁势垒层30相接。下部势垒绝缘层34例如与第2栅极绝缘膜20b相接。下部势垒绝缘层34例如与下部电极12相接。

下部势垒绝缘层34具有抑制氧从下部电极12脱离、或氧侵入下部电极12的功能。

下部势垒绝缘层34为绝缘体。下部势垒绝缘层34包含与下部绝缘层22不同的材料。下部势垒绝缘层34由与下部绝缘层22不同的材料形成。

下部势垒绝缘层34例如包含选自由氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化铪、氧化钽、氮化硅、氮化铝、氮氧化硅及氮氧化铝所组成的群的至少一个绝缘体。下部势垒绝缘层34例如为氧化铝层、氧化镁层、氧化镓层、氧化锗层、氧化钇层、氧化锆层、氧化镧层、氧化铪层、氧化钽层、氮化硅层、氮化铝层、氮氧化硅层、或氮氧化铝层。

下部势垒绝缘层34例如由氧透过率比下部电极12低的材料形成。下部势垒绝缘层34例如由氧透过率比氧化铟锡低的材料形成。

下部势垒绝缘层34例如由氧透过率比下部绝缘层22低的材料形成。下部势垒绝缘层34例如由氧透过率比氧化硅低的材料形成。

上部势垒绝缘层36设置在上部电极14与上部绝缘层24之间。上部势垒绝缘层36例如在与第1方向垂直的剖面上，包围氧化物半导体层16及栅极绝缘层20。

上部势垒绝缘层36与栅极绝缘层20及第2侧壁势垒层32相接。上部势垒绝缘层36例如与第2栅极绝缘膜20b相接。上部势垒绝缘层36例如与上部电极14相接。

上部势垒绝缘层36具有抑制氧从上部电极14脱离、或氧侵入上部电极14的功能。

上部势垒绝缘层36为绝缘体。上部势垒绝缘层36包含与上部绝缘层24不同的材料。上部势垒绝缘层36由与上部绝缘层24不同的材料形成。

上部势垒绝缘层36例如包含选自由氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化铪、氧化钽、氮化硅、氮化铝、氮氧化硅及氮氧化铝所组成的群的至少一个绝缘体。上部势垒绝缘层36例如为氧化铝层、氧化镁层、氧化镓层、氧化锗层、氧化钇层、氧化锆层、氧化镧层、氧化铪层、氧化钽层、氮化硅层、氮化铝层、氮氧化硅层、或氮氧化铝层。

上部势垒绝缘层36例如由氧透过率比上部电极14低的材料形成。上部势垒绝缘层36例如由氧透过率比氧化铟锡低的材料形成。

上部势垒绝缘层36例如由氧透过率比上部绝缘层24低的材料形成。上部势垒绝缘层36例如由氧透过率比氧化硅低的材料形成。

金属层38设置在上部势垒导电层28之上。在金属层38与上部电极14之间设置上部势垒导电层28。金属层38例如与上部势垒导电层28相接。

金属层38为导电体。金属层38包含与上部势垒导电层28不同的材料。金属层38由与上部势垒导电层28不同的材料形成。金属层38包含金属。

金属层38例如包含选自由钨(W)、钼(Mo)、铜(Cu)、铝(Al)、钛(Ti)及钽(Ta)所组成的群的一种金属元素。金属层38例如为钨层、钼层、铜层、铝层、钛层、或钽层。

下部层间绝缘层40设置在下部势垒绝缘层34之下。下部层间绝缘层40设置在下部电极12的侧方。

下部层间绝缘层40在与第1方向垂直的剖面上，包围下部电极12。下部层间绝缘层40在与第1方向垂直的剖面上，包围第1侧壁势垒层30。

下部层间绝缘层40例如具有将未图示的配线层与下部电极12之间电绝缘的功能。

下部层间绝缘层40为绝缘体。下部层间绝缘层40例如为氧化物、氮化物或氮氧化物。下部层间绝缘层40例如包含硅(Si)及氧(O)。下部层间绝缘层40例如包含氧化硅。下部层间绝缘层40例如为氧化硅层。

上部层间绝缘层42设置在上部势垒绝缘层36之上。上部层间绝缘层42设置在上部电极14的侧方。

上部层间绝缘层42在与第1方向垂直的剖面上，包围上部电极14。上部层间绝缘层42在与第1方向垂直的剖面上，包围第2侧壁势垒层32。

上部层间绝缘层42例如具有将未图示的配线层与上部电极14之间电绝缘的功能。

上部层间绝缘层42为绝缘体。上部层间绝缘层42例如为氧化物、氮化物或氮氧化物。上部层间绝缘层42例如包含硅(Si)及氧(O)。下部层间绝缘层40例如包含氧化硅。上部层间绝缘层42例如为氧化硅层。

接着，对第1实施方式的半导体装置的制造方法的一例进行说明。

图5、图6、图7、图8、图9、图10、图11及图12是表示第1实施方式的半导体装置的制造方法的一例的示意剖视图。图5～图12分别表示与图1对应的剖面。图5～图12是表示晶体管100的制造方法的一例的图。

以下，以下部电极12为氧化铟锡层，上部电极14为氧化铟锡层，氧化物半导体层16为氧化铟镓锌层，栅极电极18为钨层，栅极绝缘层20为氧化硅膜与氮化硅膜的积层构造，下部绝缘层22为氧化硅层，上部绝缘层24为氧化硅层，下部势垒导电层26为氮化钛层，上部势垒导电层28为氮化钛层，第1侧壁势垒层30为氮化钛层，第2侧壁势垒层32为氮化硅层，下部势垒绝缘层34为氮化硅层，上部势垒绝缘层36为氮化硅层，金属层38为钨层，下部层间绝缘层40为氧化硅层，上部层间绝缘层42为氧化硅层的情况为例进行说明。

首先，在未图示的衬底之上形成第1氧化硅膜51。第1氧化硅膜51例如通过化学气相沉积法(CVD(Chemical Vapor Deposition)法)而形成。

接着，在第1氧化硅膜51形成未图示的开口部。第1氧化硅膜51的开口部例如使用光刻法、及反应性离子蚀刻法(RIE(Reactive Ion Etching)法)而形成。

接着，在第1氧化硅膜51的开口部中，形成第1氮化钛膜52及第1氧化铟锡膜53。第1氮化钛膜52及第1氧化铟锡膜53例如使用CVD法而形成。

接着，去除第1氧化硅膜51表面的第1氮化钛膜52及第1氧化铟锡膜53(图5)。例如，使用化学机械抛光法(CMP(Chemical Mechanical Polishing)法)，去除第1氮化钛膜52及第1氧化铟锡膜53。

第1氧化硅膜51最终成为下部层间绝缘层40。第1氮化钛膜52最终成为下部势垒导电层26及第1侧壁势垒层30。第1氧化铟锡膜53最终成为下部电极12。

接着，在第1氧化铟锡膜53之上，沿第1方向依序积层第1氮化硅膜54、第2氧化硅膜55、第1钨膜56、第3氧化硅膜57、及第2氮化硅膜58(图6)。第1氮化硅膜54、第2氧化硅膜55、第1钨膜56、第3氧化硅膜57及第2氮化硅膜58例如使用CVD法而形成。

第1氮化硅膜54的一部分最终成为下部势垒绝缘层34。第2氧化硅膜55的一部分最终成为下部绝缘层22。第1钨膜56的一部分最终成为栅极电极18。第3氧化硅膜57的一部分最终成为上部绝缘层24。第2氮化硅膜58的一部分最终成为上部势垒绝缘层36。

接着，从第2氮化硅膜58的表面贯通第2氮化硅膜58、第3氧化硅膜57、第1钨膜56、第2氧化硅膜55及第1氮化硅膜54，形成到达第1氧化铟锡膜53的开口部60(图7)。开口部60例如使用光刻法、及RIE法而形成。

接着，在开口部60的内部的侧面，形成第3氮化硅膜61及第4氧化硅膜62(图8)。第3氮化硅膜61及第4氧化硅膜62例如通过CVD法的沉堆、及RIE法的蚀刻而形成。第3氮化硅膜61最终成为第2栅极绝缘膜20b。另外，第4氧化硅膜62最终成为第1栅极绝缘膜20a。

接着，以氧化铟镓锌膜63埋入开口部60(图9)。氧化铟镓锌膜63最终成为氧化物半导体层16。氧化铟镓锌膜63例如在以CVD法堆积后，使用CMP法去除上部的一部分。

接着，在氧化铟镓锌膜63之上，依序形成第2氧化铟锡膜64、第2氮化钛膜65及第2钨膜66。第2氧化铟锡膜64、第2氮化钛膜65及第2钨膜66例如使用CVD法而形成。

接着，将第2氧化铟锡膜64、第2氮化钛膜65及第2钨膜66图案化(图10)。第2氧化铟锡膜64、第2氮化钛膜65及第2钨膜66的图案化例如使用光刻法、及RIE法而进行。

第2氧化铟锡膜64最终成为上部电极14。第2氮化钛膜65最终成为上部势垒导电层28。另外，第2钨膜66最终成为金属层38。

接着，进行调整氧化铟镓锌膜63中的氧空位的量的热处理。例如，在欲增多氧空位的量的情况下，进行非氧化性气氛下的热处理，促进氧从氧化铟镓锌膜63脱离。另外，例如，在欲减少氧空位的量的情况下，进行氧化性气氛下的热处理，促进对氧化铟镓锌膜63的氧供给。

第2氧化铟锡膜64成为氧从氧化铟镓锌膜63脱离的路径、或对氧化铟镓锌膜63供给氧的路径。通过调整氧化铟镓锌膜63中的氧空位的量，例如，能将晶体管的阈值电压设定为期望的值。

接着，在第2氧化铟锡膜64、第2氮化钛膜65及第2钨膜66的侧面，形成第4氮化硅膜67(图11)。第4氮化硅膜67通过CVD法的堆积及RIE法的蚀刻而形成。第4氮化硅膜67最终成为第2侧壁势垒层32。

接着，在第4氮化硅膜67的侧面形成第5氧化硅膜68(图12)。第5氧化硅膜68例如通过CVD法而形成。第5氧化硅膜68最终成为上部层间绝缘层42。

通过以上的制造方法，制造图1、图2、图3及图4所示的晶体管100。

接着，对第1实施方式的半导体装置的作用及效果进行说明。

在氧化物半导体晶体管中，有因形成晶体管构造后的热处理，而晶体管特性发生变动的情况。例如，有因氧从形成晶体管的通道的氧化物半导体层脱离，或者对氧化物半导体层供给氧，而晶体管的阈值电压发生变化的情况。

晶体管的阈值电压的变化是因氧化物半导体层中有助于成为供体的氧空位的量发生变化而引起。例如，通过氧空位的量变化，晶体管的通道长度变化，晶体管的阈值电压变化。

图13是比较例的半导体装置的示意剖视图。图13是与第1实施方式的图1对应的图。

比较例的半导体装置是晶体管900。比较例的晶体管900与第1实施方式的晶体管100的不同点在于，不具备第1侧壁势垒层30、第2侧壁势垒层32、下部势垒绝缘层34及上部势垒绝缘层36。

图14是比较例的半导体装置的问题的说明图。

例如，设想在形成图14所示的比较例的晶体管900的构造之后，施加热处理的情况。例如，当进行非氧化性的气氛中的热处理时，氧通过下部电极12或上部电极14从氧化物半导体层16脱离。另外，例如，当进行氧化性的气氛中的热处理时，通过下部电极12或上部电极14对氧化物半导体层16供给氧。

在比较例的晶体管900中，由于存在如图14中以虚线的双箭头所示般的氧的移动路径，所以容易发生氧从氧化物半导体层16脱离、或对氧化物半导体层16供给氧。因容易发生氧从氧化物半导体层16脱离、或对氧化物半导体层16供给氧，所以容易产生晶体管特性的变动。

第1实施方式的晶体管100具备第1侧壁势垒层30、第2侧壁势垒层32、下部势垒绝缘层34及上部势垒绝缘层36。第1实施方式的晶体管100中，下部电极12、氧化物半导体层16及上部电极14由栅极绝缘层20、下部势垒导电层26、上部势垒导电层28、第1侧壁势垒层30、第2侧壁势垒层32、下部势垒绝缘层34、及上部势垒绝缘层36包围。

栅极绝缘层20、下部势垒导电层26、上部势垒导电层28、第1侧壁势垒层30、第2侧壁势垒层32、下部势垒绝缘层34、及上部势垒绝缘层36对氧的势垒性较高。换句话说，栅极绝缘层20、下部势垒导电层26、上部势垒导电层28、第1侧壁势垒层30、第2侧壁势垒层32、下部势垒绝缘层34、及上部势垒绝缘层36的氧透过率较低。

例如，栅极绝缘层20、下部势垒导电层26、上部势垒导电层28、第1侧壁势垒层30、第2侧壁势垒层32、下部势垒绝缘层34、及上部势垒绝缘层36的氧透过率比下部绝缘层22、上部绝缘层24、下部层间绝缘层40及上部层间绝缘层42低。另外，例如，栅极绝缘层20、下部势垒导电层26、上部势垒导电层28、第1侧壁势垒层30、第2侧壁势垒层32、下部势垒绝缘层34、及上部势垒绝缘层36的氧透过率比下部电极12或上部电极14低。

例如，栅极绝缘层20、下部势垒导电层26、上部势垒导电层28、第1侧壁势垒层30、第2侧壁势垒层32、下部势垒绝缘层34、及上部势垒绝缘层36的氧透过率比氧化硅低。另外，例如，栅极绝缘层20、下部势垒导电层26、上部势垒导电层28、第1侧壁势垒层30、第2侧壁势垒层32、下部势垒绝缘层34、及上部势垒绝缘层36的氧透过率比氧化铟锡低。

第1实施方式的晶体管100中，下部电极12、氧化物半导体层16及上部电极14由栅极绝缘层20、下部势垒导电层26、上部势垒导电层28、第1侧壁势垒层30、第2侧壁势垒层32、下部势垒绝缘层34、及上部势垒绝缘层36包围。换句话说，第1实施方式的晶体管100的下部电极12、氧化物半导体层16及上部电极14由对氧具有势垒性的层包围。因此，抑制在形成晶体管构造后，伴随热处理而氧从氧化物半导体层16脱离、或对氧化物半导体层16供给氧。

因此，抑制伴随热处理的晶体管特性的变动。因此，根据第1实施方式，能够实现晶体管特性优异的晶体管100。

基于实现对氧的高势垒性的观点，下部势垒导电层26、上部势垒导电层28及第1侧壁势垒层30优选为金属氮化物。基于实现对氧的高势垒性的观点，下部势垒导电层26、上部势垒导电层28及第1侧壁势垒层30优选为包含钛(Ti)及氮(N)。基于实现对氧的高势垒性的观点，下部势垒导电层26、上部势垒导电层28及第1侧壁势垒层30优选为包含氮化钛。

基于实现对氧的高势垒性的观点，栅极绝缘层20、第2侧壁势垒层32、下部势垒绝缘层34及上部势垒绝缘层36优选为氮化物或氮氧化物。基于实现对氧的高势垒性的观点，栅极绝缘层20、第2侧壁势垒层32、下部势垒绝缘层34及上部势垒绝缘层36优选为包含硅(Si)及氮(N)。基于实现对氧的高势垒性的观点，栅极绝缘层20、第2侧壁势垒层32、下部势垒绝缘层34及上部势垒绝缘层36优选为包含氮化硅。

(第1变化例)

第1实施方式的第1变化例的半导体装置与第1实施方式的半导体装置的不同点在于，第1侧壁势垒层30为绝缘体，第2侧壁势垒层32为导电体。

图15是第1实施方式的第1变化例的半导体装置的示意剖视图。第1实施方式的第1变化例的半导体装置是晶体管101。图15是与第1实施方式的图1对应的图。

第1侧壁势垒层30为绝缘体。第1侧壁势垒层30包含选自由氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化铪、氧化钽、氮化硅、氮化铝、氮氧化硅及氮氧化铝所组成的群的至少一个绝缘体。第2侧壁势垒层32例如为氧化铝层、氧化镁层、氧化镓层、氧化锗层、氧化钇层、氧化锆层、氧化镧层、氧化铪层、氧化钽层、氮化硅层、氮化铝层、氮氧化硅层、或氮氧化铝层。

第2侧壁势垒层32为导电体。第2侧壁势垒层32例如包含选自由金属、金属氮化物及金属碳化物所组成的群的至少一个导电体。

第2侧壁势垒层32例如包含选自由钨(W)、钼(Mo)、铜(Cu)、铝(Al)、钛(Ti)及钽(Ta)所组成的群的一种金属元素。第2侧壁势垒层32例如为钨层、钼层、铜层、铝层、钛层、或钽层。

第2侧壁势垒层32例如包含选自由钛(Ti)、钨(W)、钼(Mo)及钽(Ta)所组成的群的至少一种金属元素、及氮(N)。第2侧壁势垒层32例如包含氮化钛、氮化钨、氮化钼、或氮化钽。第2侧壁势垒层32例如为氮化钛层、氮化钨层、氮化钼层或氮化钽层。

第2侧壁势垒层32例如包含选自由钛(Ti)、钨(W)、钼(Mo)及钽(Ta)所组成的群的至少一种金属元素、及碳(C)。下部势垒导电层26例如包含碳化钛、碳化钨、碳化钼或碳化钽。第2侧壁势垒层32例如为碳化钛层、碳化钨层、碳化钼层或碳化钽层。

第1实施方式的第1变化例的晶体管101中，下部电极12、氧化物半导体层16及上部电极14由对氧具有势垒性的层包围。因此，与第1实施方式的晶体管100同样，抑制伴随热处理而产生的晶体管特性的变动。

(第2变化例)

第1实施方式的第2变化例的半导体装置与第1实施方式的半导体装置的不同点在于，还具备由氧化物半导体层包围的核心绝缘层。

图16是第1实施方式的第2变化例的半导体装置的示意剖视图。第1实施方式的第2变化例的半导体装置是晶体管102。图16是与第1实施方式的图1对应的图。

晶体管102具备核心绝缘层70。核心绝缘层70设置在下部电极12与上部电极14之间。核心绝缘层70由氧化物半导体层16包围。核心绝缘层70在与第1方向垂直的剖面中，由氧化物半导体层16包围。

第1实施方式的第2变化例的晶体管102中，下部电极12、氧化物半导体层16及上部电极14由对氧具有势垒性的层包围。因此，与第1实施方式的晶体管100同样，抑制伴随热处理而产生的晶体管特性的变动。

(第3变化例)

第1实施方式的第3变化例的半导体装置与第1实施方式的半导体装置的不同点在于，氧化物半导体层具有锥形状。

图17是第1实施方式的第3变化例的半导体装置的示意剖视图。第1实施方式的第3变化例的半导体装置是晶体管103。图17是与第1实施方式的图1对应的图。

晶体管103的氧化物半导体层16具有锥形状。氧化物半导体层16在与第1方向平行的剖面中，具有正锥形状。换句话说，氧化物半导体层16的第2方向上的宽度从上部电极14朝向下部电极12变窄。

第1实施方式的第3变化例的晶体管103中，下部电极12、氧化物半导体层16及上部电极14由对氧具有势垒性的层包围。因此，与第1实施方式的晶体管100同样，抑制伴随热处理而产生的晶体管特性的变动。

以上，根据第1实施方式及变化例，能够抑制伴随热处理的晶体管特性的变动，实现晶体管特性优异的半导体装置。

(第2实施方式)

第2实施方式的半导体装置具备：第1电极，包含金属氧化物；第2电极，包含金属氧化物；氧化物半导体层，设置在第1电极与第2电极之间；栅极电极，包围氧化物半导体层；栅极绝缘层，设置在栅极电极与氧化物半导体层之间，包含硅(Si)及氮(N)；第1绝缘层，设置在第1电极与栅极电极之间；第2绝缘层，在与第1绝缘层之间设置着栅极电极；第1导电层，与第1电极中和氧化物半导体层相反侧的面相接，包含选自由金属、金属氮化物及金属碳化物所组成的群的至少一个导电体；第2导电层，与第2电极中和氧化物半导体层相反侧的面相接，在与从第1电极朝向第2电极的第1方向垂直的第1剖面中由第1电极包围，包含选自由金属、金属氮化物及金属碳化物所组成的群的至少一个导电体；金属层，在第1剖面中由第2导电层包围；第1层，在与第1方向垂直的第2剖面中包围第1电极，与第1导电层相接，包含选自由氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化铪、氧化钽、氮化硅、氮化铝、氮氧化硅及氮氧化铝所组成的群的至少一个绝缘体、或者选自由金属、金属氮化物及金属碳化物所组成的群的至少一个导电体；第3绝缘层，设置在第1电极与第1绝缘层之间，与栅极绝缘层及第1层相接，包含选自由氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化铪、氧化钽、氮化硅、氮化铝、氮氧化硅及氮氧化铝所组成的群的至少一个绝缘体；及第4绝缘层，在与栅极电极之间设置着第2绝缘层，在与第1方向垂直的第3剖面中包围金属层，与第2导电层及栅极绝缘层相接，包含选自由氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化铪、氧化钽、氮化硅、氮化铝、氮氧化硅及氮氧化铝所组成的群的至少一个绝缘体。

第2实施方式的半导体装置与第1实施方式的半导体装置的不同点在于，第2导电层由上部电极包围，金属层由第2导电层包围。另外，第2实施方式的半导体装置与第1实施方式的半导体装置的不同点在于，不具备第2层。以下，关于与第1实施方式重复的内容，有省略一部分记述的情况。

图18、图19、图20、图21及图22是第2实施方式的半导体装置的示意剖视图。图19是图18的DD’剖视图。图20是图18的EE’剖视图。图21是图18的FF’剖视图。图22是图18的GG’剖视图。图18中，将上下方向称为第1方向。图18中，将左右方向称为第2方向。第2方向垂直于第1方向。

EE’剖面是第2剖面的一例。FF’剖面是第1剖面的一例。GG’剖面是第3剖面的一例。

第2实施方式的半导体装置是晶体管200。晶体管200是在氧化物半导体中形成通道的氧化物半导体晶体管。晶体管200中，栅极电极包围形成通道的氧化物半导体层而设置。晶体管200是所谓的SGT。晶体管200是所谓的纵型晶体管。

晶体管200具备下部电极12、上部电极14、氧化物半导体层16、栅极电极18、栅极绝缘层20、下部绝缘层22、上部绝缘层24、下部势垒导电层26、上部势垒导电层28、第1侧壁势垒层30、下部势垒绝缘层34、上部势垒绝缘层36、金属层38、及下部层间绝缘层40。栅极绝缘层20包含第1栅极绝缘膜20a及第2栅极绝缘膜20b。

下部电极12是第1电极的一例。上部电极14是第2电极的一例。下部绝缘层22是第1绝缘层的一例。上部绝缘层24是第2绝缘层的一例。下部势垒导电层26是第1导电层的一例。上部势垒导电层28是第2导电层的一例。第1侧壁势垒层30是第1层的一例。下部势垒绝缘层34是第3绝缘层的一例。上部势垒绝缘层36是第4绝缘层的一例。第1栅极绝缘膜20a是第1膜的一例。第2栅极绝缘膜20b是第2膜的一例。

上部电极14设置在氧化物半导体层16之上。上部电极14电连接于氧化物半导体层16。上部电极14例如与氧化物半导体层16相接。上部电极14作为晶体管200的源极电极或漏极电极发挥功能。

如图21所示，上部电极14由上部绝缘层24及栅极绝缘层20包围。上部电极14在与第1方向垂直的第1剖面中，由上部绝缘层24及栅极绝缘层20包围。上部电极14例如与栅极绝缘层20相接。图21所示的FF’剖面是第1剖面的一例。

如图19所示，栅极电极18在与第1方向垂直的剖面中，包围氧化物半导体层16。栅极电极18设置在氧化物半导体层16周围。

上部势垒导电层28设置在上部电极14之上。上部势垒导电层28与上部电极14中和氧化物半导体层16的相反侧的面相接。

如图21所示，上部势垒导电层28由上部电极14包围。上部势垒导电层28在与第1方向垂直的第1剖面中，由上部电极14包围。

第1侧壁势垒层30包围下部电极12的侧面。如图20所示，第1侧壁势垒层30在与第1方向垂直的第2剖面中包围下部电极12。图20所示的EE’剖面是第2剖面的一例。

上部势垒绝缘层36设置在上部绝缘层24之上。在栅极电极18与上部势垒绝缘层36之间，设置上部绝缘层24。如图22所示，上部势垒绝缘层36在与第1方向垂直的第3剖面中包围金属层38。图22所示的GG’剖面是第3剖面的一例。

上部势垒绝缘层36与上部势垒导电层28及栅极绝缘层20相接。上部势垒绝缘层36例如与第2栅极绝缘膜20b相接。上部势垒绝缘层36例如与上部电极14相接。

在上部势垒绝缘层36与氧化物半导体层16之间，设置上部电极14。

金属层38设置在上部势垒导电层28之上。在金属层38与上部电极14之间设置上部势垒导电层28。金属层38例如与上部势垒导电层28相接。

如图21所示，金属层38由上部势垒导电层28包围。金属层38在与第1方向垂直的第1剖面中，由上部势垒导电层28包围。

接着，对第2实施方式的半导体装置的制造方法的一例进行说明。

图23、图24、图25、图26、图27、图28、图29、图30、图31、图32及图33是表示第2实施方式的半导体装置的制造方法的一例的示意剖视图。图23～图33分别表示与图18对应的剖面。图23～图33是表示晶体管200的制造方法的一例的图。

以下，以下部电极12为氧化铟锡层，上部电极14为氧化铟锡层，氧化物半导体层16为氧化铟镓锌层，栅极电极18为钨层，栅极绝缘层20为氧化硅膜与氮化硅膜的积层构造，下部绝缘层22为氧化硅层，上部绝缘层24为氧化硅层，下部势垒导电层26为氮化钛层，上部势垒导电层28为氮化钛层，第1侧壁势垒层30为氮化钛层，下部势垒绝缘层34为氮化硅层，上部势垒绝缘层36为氮化硅层，金属层38为钨层，下部层间绝缘层40为氧化硅层的情况为例进行说明。

首先，在未图示的衬底之上形成第1氧化硅膜51。第1氧化硅膜51例如通过CVD法而形成。

接着，在第1氧化硅膜51上形成未图示的开口部。第1氧化硅膜51的开口部例如使用光刻法、及RIE法而形成。

接着，在第1氧化硅膜51的开口部中，形成第1氮化钛膜52及第1氧化铟锡膜53。第1氮化钛膜52及第1氧化铟锡膜53例如使用CVD法而形成。

接着，去除第1氧化硅膜51表面的第1氮化钛膜52及第1氧化铟锡膜53(图23)。对于第1氮化钛膜52及第1氧化铟锡膜53的去除例如使用CMP法。

第1氧化硅膜51最终成为下部层间绝缘层40。第1氮化钛膜52最终成为下部势垒导电层26及第1侧壁势垒层30。第1氧化铟锡膜53最终成为下部电极12。

接着，在第1氧化铟锡膜53之上，沿第1方向依序积层第1氮化硅膜54、第2氧化硅膜55、第1钨膜56、及第3氧化硅膜57(图24)。第1氮化硅膜54、第2氧化硅膜55、第1钨膜56、及第3氧化硅膜57例如使用CVD法而形成。

第1氮化硅膜54的一部分最终成为下部势垒绝缘层34。第2氧化硅膜55的一部分最终成为下部绝缘层22。第1钨膜56的一部分最终成为栅极电极18。第3氧化硅膜57的一部分最终成为上部绝缘层24。

接着，从第3氧化硅膜57的表面贯通第3氧化硅膜57、第1钨膜56、第2氧化硅膜55及第1氮化硅膜54，形成到达第1氧化铟锡膜53的开口部60(图25)。开口部60例如使用光刻法、及RIE法而形成。

接着，在开口部60的内部的侧面，形成第2氮化硅膜58及第4氧化硅膜62(图26)。第2氮化硅膜58及第4氧化硅膜62例如通过CVD法的堆积及RIE法的蚀刻而形成。第2氮化硅膜58最终成为第2栅极绝缘膜20b。另外，第4氧化硅膜62最终成为第1栅极绝缘膜20a。

接着，以氧化铟镓锌膜63埋入开口部60(图27)。氧化铟镓锌膜63最终成为氧化物半导体层16。氧化铟镓锌膜63例如在以CVD法堆积后，使用CMP法去除上部的一部分。

接着，选择性地对氧化铟镓锌膜63的上部的一部分进行回蚀(图28)。氧化铟镓锌膜63的回蚀例如使用RIE法而进行。

接着，在氧化铟镓锌膜63之上，依序形成第2氧化铟锡膜64、第2氮化钛膜65及第2钨膜66(图29)。第2氧化铟锡膜64、第2氮化钛膜65及第2钨膜66例如使用CVD法而形成。

第2氧化铟锡膜64的一部分最终成为上部电极14。第2氮化钛膜65的一部分最终成为上部势垒导电层28。另外，第2钨膜66的一部分最终成为金属层38。

接着，去除第2氧化铟锡膜64、第2氮化钛膜65及第2钨膜66的上部而将之平坦化(图30)。第2氧化铟锡膜64、第2氮化钛膜65及第2钨膜66的上部例如使用CMP法而平坦化。

接着，相对于第2钨膜66，选择性回蚀第2氧化铟锡膜64、第2氮化钛膜65、第4氧化硅膜62及第2氮化硅膜58、第3氧化硅膜57(图31)。第2钨膜66以突出的状态残存。选择性的回蚀例如通过RIE法而进行。

接着，进行调整氧化铟镓锌膜63中的氧空位的量的热处理。例如，在欲增多氧空位的量的情况下，进行非氧化性气氛下的热处理，而促进氧从氧化铟镓锌膜63脱离。另外，例如，在欲减少氧空位的量的情况下，进行氧化性气氛下的热处理，而促进对氧化铟镓锌膜63的氧供给。

第2氧化铟锡膜64成为氧从氧化铟镓锌膜63脱离的路径、或对氧化铟镓锌膜63供给氧的路径。通过调整氧化铟镓锌膜63中的氧空位的量，例如，能将晶体管的阈值电压设定为期望的值。

接着，在第2氧化铟锡膜64、第2氮化钛膜65及第2钨膜66之上，形成第3氮化硅膜61(图32)。第3氮化硅膜61例如使用CVD法而形成。第3氮化硅膜61的一部分最终成为上部势垒绝缘层36。

接着，将第3氮化硅膜61的上表面平坦化，使第2钨膜66的表面露出(图33)。第3氮化硅膜61的上表面的平坦化例如使用CMP法而进行。

通过以上的制造方法，制造图18、图19、图20、图21及图22所示的晶体管200。

接着，对第2实施方式的半导体装置的作用及效果进行说明。

第2实施方式的晶体管200中，下部电极12、氧化物半导体层16及上部电极14由栅极绝缘层20、下部势垒导电层26、上部势垒导电层28、第1侧壁势垒层30、下部势垒绝缘层34、及上部势垒绝缘层36包围。换句话说，第2实施方式的晶体管200中，下部电极12、氧化物半导体层16及上部电极14由对氧具有势垒性的层包围。因此，抑制在形成晶体管构造后，伴随热处理而氧从氧化物半导体层16脱离、或对氧化物半导体层16供给氧。

因此，通过与第1实施方式的半导体装置同样的作用，抑制伴随热处理而产生的晶体管特性的变动。因此，根据第2实施方式，能够实现晶体管特性优异的晶体管200。

另外，在晶体管200中，能将金属层38以相对于氧化物半导体层16自对准的方式形成于氧化物半导体层16的上方。因此，例如，无需在形成金属层38时确保相对于氧化物半导体层16的对位余裕。因此，例如，在将晶体管200阵列状配置时，能缩小晶体管200的间隔。

以上，根据第2实施方式，能够抑制伴随热处理的晶体管特性的变动，且实现晶体管特性优异的半导体装置。

(第3实施方式)

第3实施方式的半导体装置具备：第1电极，包含金属氧化物；第2电极，包含金属氧化物；氧化物半导体层，设置在第1电极与第2电极之间；栅极电极，包围氧化物半导体层；栅极绝缘层，设置在栅极电极与氧化物半导体层之间，在与从第1电极朝向第2电极的第1方向垂直的第1剖面中包围第2电极，包含硅(Si)及氮(N)；第1绝缘层，设置在第1电极与栅极电极之间；第2绝缘层，在与第1绝缘层之间设置着栅极电极；第1导电层，与第1电极中和氧化物半导体层相反侧的面相接，包含选自由金属、金属氮化物及金属碳化物所组成的群的至少一个导电体；第2导电层，与第2电极中和氧化物半导体层相反侧的面相接，与栅极绝缘层相接，在与栅极电极之间设置着第2绝缘层，包含选自由金属、金属氮化物及金属碳化物所组成的群的至少一个导电体；第1层，在与第1方向垂直的第2剖面中包围第1电极，与第1导电层相接，包含选自由氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化铪、氧化钽、氮化硅、氮化铝、氮氧化硅及氮氧化铝所组成的群的至少一个绝缘体、或者选自由金属、金属氮化物及金属碳化物所组成的群的至少一个导电体；及第3绝缘层，设置在第1电极与第1绝缘层之间，与栅极绝缘层及第1层相接，包含选自由氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化铪、氧化钽、氮化硅、氮化铝、氮氧化硅及氮氧化铝所组成的群的至少一个绝缘体。

第3实施方式的半导体装置与第1实施方式的半导体装置的不同点在于，第2电极由栅极绝缘层包围，且不具备第2层及第4绝缘层。以下，关于与第1实施方式重复的内容，有省略一部分记述的情况。

图34、图35、图36及图37是第3实施方式的半导体装置的示意剖视图。图35是图34的HH’剖视图。图36是图34的II’剖视图。图37是图34的JJ’剖视图。图34中，将上下方向称为第1方向。图34中，将左右方向称为第2方向。第2方向垂直于第1方向。

II’剖面是第2剖面的一例。JJ’剖面是第1剖面的一例。

第3实施方式的半导体装置是晶体管300。晶体管300是在氧化物半导体中形成通道的氧化物半导体晶体管。晶体管300中，栅极电极包围形成通道的氧化物半导体层而设置。晶体管300是所谓的SGT。晶体管300是所谓的纵型晶体管。

晶体管300具备下部电极12、上部电极14、氧化物半导体层16、栅极电极18、栅极绝缘层20、下部绝缘层22、上部绝缘层24、下部势垒导电层26、上部势垒导电层28、第1侧壁势垒层30、下部势垒绝缘层34、金属层38、下部层间绝缘层40、及上部层间绝缘层42。栅极绝缘层20包含第1栅极绝缘膜20a及第2栅极绝缘膜20b。

下部电极12是第1电极的一例。上部电极14是第2电极的一例。下部绝缘层22是第1绝缘层的一例。上部绝缘层24是第2绝缘层的一例。下部势垒导电层26是第1导电层的一例。上部势垒导电层28是第2导电层的一例。第1侧壁势垒层30是第1层的一例。下部势垒绝缘层34是第3绝缘层的一例。第1栅极绝缘膜20a是第1膜的一例。第2栅极绝缘膜20b是第2膜的一例。

上部电极14设置在氧化物半导体层16之上。上部电极14电连接于氧化物半导体层16。上部电极14例如与氧化物半导体层16相接。上部电极14作为晶体管300的源极电极或漏极电极发挥功能。

如图37所示，上部电极14由上部绝缘层24及栅极绝缘层20包围。上部电极14在与第1方向垂直的第1剖面中，由上部绝缘层24及栅极绝缘层20包围。图37所示的JJ’剖面是第1剖面的一例。

如图35所示，栅极电极18在与第1方向垂直的剖面中，包围氧化物半导体层16。栅极电极18设置在氧化物半导体层16周围。

上部势垒导电层28设置在上部电极14之上。上部势垒导电层28与上部势垒导电层28中和氧化物半导体层16相反侧的面相接。

上部势垒导电层28与栅极绝缘层20相接。上部势垒导电层28例如与第2栅极绝缘膜20b相接。

在上部势垒导电层28与栅极电极之间，设置上部绝缘层24。

第1侧壁势垒层30包围下部电极12的侧面。如图36所示，第1侧壁势垒层30在与第1方向垂直的第2剖面中包围下部电极12。图36所示的II’剖面是第2剖面的一例。

金属层38设置在上部势垒导电层28之上。在金属层38与上部电极14之间设置上部势垒导电层28。金属层38例如与上部势垒导电层28相接。

接着，对第3实施方式的半导体装置的制造方法的一例进行说明。

图38、图39、图40、图41、图42、图43、图44、图45及图46是表示第3实施方式的半导体装置的制造方法的一例的示意剖视图。图38～图46分别表示与图34对应的剖面。图38～图46是表示晶体管300的制造方法的一例的图。

以下，以下部电极12为氧化铟锡层，上部电极14为氧化铟锡层，氧化物半导体层16为氧化铟镓锌层，栅极电极18为钨层，栅极绝缘层20为氧化硅膜与氮化硅膜的积层构造，下部绝缘层22为氧化硅层，上部绝缘层24为氧化硅层，下部势垒导电层26为氮化钛层，上部势垒导电层28为氮化钛层，第1侧壁势垒层30为氮化钛层，下部势垒绝缘层34为氮化硅层，金属层38为钨层、下部层间绝缘层40为氧化硅层、上部层间绝缘层42为氧化硅层的情况为例进行说明。

首先，在未图示的衬底之上形成第1氧化硅膜51。第1氧化硅膜51例如通过CVD法而形成。

接着，在第1氧化硅膜51形成未图示的开口部。第1氧化硅膜51的开口部例如使用光刻法及RIE法而形成。

接着，在第1氧化硅膜51的开口部中，形成第1氮化钛膜52及第1氧化铟锡膜53。第1氮化钛膜52及第1氧化铟锡膜53例如使用CVD法而形成。

接着，去除第1氧化硅膜51表面的第1氮化钛膜52及第1氧化铟锡膜53(图38)。对于第1氮化钛膜52及第1氧化铟锡膜53的去除例如使用CMP法。

第1氧化硅膜51最终成为下部层间绝缘层40。第1氮化钛膜52最终成为下部势垒导电层26及第1侧壁势垒层30。第1氧化铟锡膜53最终成为下部电极12。

接着，在第1氧化铟锡膜53之上，沿第1方向依序积层第1氮化硅膜54、第2氧化硅膜55、第1钨膜56、及第3氧化硅膜57(图39)。第1氮化硅膜54、第2氧化硅膜55、第1钨膜56、及第3氧化硅膜57例如使用CVD法而形成。

第1氮化硅膜54的一部分最终成为下部势垒绝缘层34。第2氧化硅膜55的一部分最终成为下部绝缘层22。第1钨膜56的一部分最终成为栅极电极18。第3氧化硅膜57的一部分最终成为上部绝缘层24。

接着，从第3氧化硅膜57的表面贯通第3氧化硅膜57、第1钨膜56、第2氧化硅膜55及第1氮化硅膜54，形成到达第1氧化铟锡膜53的开口部60(图40)。开口部60例如使用光刻法及RIE法而形成。

接着，在开口部60的内部的侧面，形成第2氮化硅膜58及第4氧化硅膜62(图41)。第2氮化硅膜58及第4氧化硅膜62例如通过CVD法的堆积及RIE法的蚀刻而形成。第2氮化硅膜58最终成为第2栅极绝缘膜20b。另外，第4氧化硅膜62最终成为第1栅极绝缘膜20a。

接着，以氧化铟镓锌膜63埋入开口部60(图42)。氧化铟镓锌膜63的一部分最终成为氧化物半导体层16。氧化铟镓锌膜63例如在以CVD法堆积后，使用CMP法去除上部的一部分。

接着，选择性地对氧化铟镓锌膜63的上部的一部分进行回蚀(图43)。氧化铟镓锌膜63的回蚀例如使用RIE法而进行。

接着，在氧化铟镓锌膜63之上形成第2氧化铟锡膜64(图44)。第2氧化铟锡膜64例如在以CVD法堆积后，使用CMP法去除第3氧化硅膜57表面的部分。第2氧化铟锡膜64最终成为上部电极14。

接着，进行调整氧化铟镓锌膜63中的氧空位的量的热处理。例如，在欲增多氧空位的量的情况下，进行非氧化性气氛下的热处理，而促进氧从氧化铟镓锌膜63脱离。另外，例如，在欲减少氧空位的量的情况下，进行氧化性气氛下的热处理，而促进对氧化铟镓锌膜63的氧供给。

第2氧化铟锡膜64成为氧从氧化铟镓锌膜63脱离的路径、或对氧化铟镓锌膜63供给氧的路径。通过调整氧化铟镓锌膜63中的氧空位的量，例如，能将晶体管的阈值电压设定为期望的值。

接着，在第2氧化铟锡膜64之上，形成第2氮化钛膜65及第2钨膜66。第2氮化钛膜65及第2钨膜66例如使用CVD法而形成。

接着，将第2氮化钛膜65及第2钨膜66图案化(图45)。第2氮化钛膜65及第2钨膜66的图案化例如使用光刻法及RIE法而进行。

第2氮化钛膜65最终成为上部势垒导电层28。另外，第2钨膜66最终成为金属层38。

接着，在第2氮化钛膜65及第2钨膜66的侧面形成第5氧化硅膜68(图46)。第5氧化硅膜68例如通过CVD法而形成。第5氧化硅膜68最终成为上部层间绝缘层42。

通过以上的制造方法，制造图34、图35、图36及图37所示的晶体管300。

接着，对第3实施方式的半导体装置的作用及效果进行说明。

第3实施方式的晶体管300中，下部电极12、氧化物半导体层16及上部电极14由栅极绝缘层20、下部势垒导电层26、上部势垒导电层28、第1侧壁势垒层30、及下部势垒绝缘层34包围。换句话说，第3实施方式的晶体管300中，下部电极12、氧化物半导体层16及上部电极14由对氧具有势垒性的层包围。因此，抑制在形成晶体管构造后的伴随热处理而氧从氧化物半导体层16脱离、或对氧化物半导体层16的氧供给。

因此，通过与第1实施方式的半导体装置同样的作用，抑制伴随热处理而产生的晶体管特性的变动。因此，根据第3实施方式，能够实现晶体管特性优异的晶体管300。

另外，在晶体管300中，上部电极14由栅极绝缘层20包围。因此，例如，无需第1实施方式的晶体管100所具备的第2侧壁势垒层32及上部势垒绝缘层36。因此，例如，与第1实施方式的晶体管100相比，能够将制造步骤简化。

以上，根据第3实施方式，能够抑制伴随热处理的晶体管特性的变动，实现晶体管特性优异的半导体装置。

(第4实施方式)

第4实施方式的半导体存储装置具备第1实施方式的半导体装置、及电连接于第1电极或第2电极的电容器。

第4实施方式的半导体存储装置是半导体存储器400。第4实施方式的半导体存储装置是DRAM。半导体存储器400将第1实施方式的晶体管100作为DRAM的存储单元的开关晶体管使用。

以下，关于与第1实施方式重复的内容，省略一部分记述。

图47是第4实施方式的半导体存储装置的等效电路图。图47例示存储单元MC为1个的情况，但是存储单元MC例如也可阵列状设置多个。

半导体存储器400具备存储单元MC、字线WL、位线BL及板线PL。存储单元MC包含开关晶体管TR及电容器CA。图47中，由虚线包围的区域为存储单元MC。

字线WL电连接于开关晶体管TR的栅极电极。位线BL电连接于开关晶体管TR的源极、漏极电极中的一个。电容器CA的一个电极电连接于开关晶体管TR的源极、漏极电极中的另一个。电容器CA的另一个电极连接于板线PL。

存储单元MC通过在电容器CA存储电荷而存储数据。通过使开关晶体管TR进行接通动作而进行数据的写入及读出。

例如，在对位线BL施加期望的电压的状态下使开关晶体管TR进行接通动作，进行对存储单元MC的数据写入。

另外，例如，使开关晶体管TR进行接通动作，检测与电容器中存储的电荷量相应的位线BL的电压变化，进行存储单元MC的数据的读出。

图48是第4实施方式的半导体存储装置的示意剖视图。图48表示半导体存储器400的存储单元MC的剖面。

半导体存储器400包含硅衬底10、开关晶体管TR及电容器CA。

开关晶体管TR具有与第1实施方式的晶体管100同样的构造。

电容器CA设置在硅衬底10与开关晶体管TR之间。电容器CA设置在硅衬底10与下部电极12之间。电容器CA电连接于下部电极12。

电容器CA具备单元电极71、板电极72、电容器绝缘膜73。单元电极71电连接于下部电极12。单元电极71例如与下部势垒导电层26相接。

单元电极71及板电极72例如为氮化钛。电容器绝缘膜73例如具有氧化锆、氧化铝、氧化锆的积层构造。

栅极电极18例如电连接于未图示的字线WL。上部电极14例如电连接于未图示的位线BL。板电极72例如连接于未图示的板线PL。

半导体存储器400将断开动作时的通道漏电流极小的氧化物半导体晶体管应用于开关晶体管TR。因此，实现电荷保持特性优异的DRAM。

另外，半导体存储器400的开关晶体管TR抑制伴随热处理的晶体管特性的变动。因此，例如，存储单元MC的动作特性稳定。因此，能实现动作特性优异的半导体存储器400。

在第4实施方式中，已以应用第1实施方式的晶体管的半导体存储器为例进行说明，但是本发明的实施方式的半导体存储器也可为应用第1实施方式的变化例的晶体管、第2实施方式的晶体管、或第3实施方式的晶体管的半导体存储器。

在第4实施方式中，已以单元电极电连接于下部电极12的半导体存储器为例进行说明，但是本发明的实施方式的半导体存储器也可为单元电极电连接于上部电极14的半导体存储器。

另外，电容器CA也可为设置在开关晶体管TR之上的构造。也可为在硅衬底10与电容器CA之间设置开关晶体管TR的构造。

以上，已说明本发明的若干个实施方式，但是所述实施方式是作为示例而提出的，并未意欲限定发明的范围。所述新颖的实施方式能以其它各种方式实施，在不脱离发明主旨的范围内，能进行各种省略、置换、变更。例如，可将一个实施方式的构成要件置换或变更为另一个实施方式的构成要件。所述实施方式或其变化包含在发明的范围或主旨中，且包含在权利要求书的范围所记载的发明及其均等的范围内。

[符号说明]

12下部电极(第1电极)

14上部电极(第2电极)

16氧化物半导体层

18栅极电极

20栅极绝缘层

20a第1栅极绝缘膜(第1膜)

20b第2栅极绝缘膜(第2膜)

22下部绝缘层(第1绝缘层)

24上部绝缘层(第2绝缘层)

26下部势垒导电层(第1导电层)

28上部势垒导电层(第2导电层)

30第1侧壁势垒层(第1层)

32第2侧壁势垒层(第2层)

34下部势垒绝缘层(第3绝缘层)

36上部势垒绝缘层(第4绝缘层)

38金属层

100晶体管(半导体装置)

200晶体管(半导体装置)

300晶体管(半导体装置)

400半导体存储器(半导体存储装置)

CA电容器。