一种校时误差确定方法、装置、芯片及存储介质

技术领域

本发明涉及电力系统技术领域，尤其涉及一种校时误差确定方法、装置、芯片及存储介质。

背景技术

随着电力系统规模的持续扩大以及电网结构的复杂化，电力系统的时钟同步需求愈发迫切。目前，电力同步时钟在电力行业中的应用非常广泛，如电网调度、保护、控制、监测、运行和管理等方面。通过时钟同步可以确保各种运行设备的同步性和一致性。其中，由于校时误差是判断时钟同步效果的重要因素，因此对电力设备的校时误差进行确定是非常有必要的。

现有技术中，通常通过额外的时钟同步装置，输出一种串行时间交换码(Inter-Range Instrumentation Group-B，IRIG-B)至被测模组。上述时钟同步装置可以包括全球卫星定位系统(Global Positioning System，GPS)和北斗卫星导航系统。然后，可以根据IRIG-B码执行对时以及校时误差确定的操作。

但是，现有技术需要采用额外的时钟同步装置，导致对时测试的成本较高，效率较低。

发明内容

本发明提供了一种校时误差确定方法、装置、芯片及存储介质，可以实现快速、准确地对待测模组的校时误差进行确定，降低了对时测试成本，提高了对时测试的效率。

根据本发明的一方面，提供了一种校时误差确定方法，应用于芯片，该方法包括：

按照预设中断周期对计数器的数值进行累计，如果计数器的当前数值对应整秒时刻，则根据计数器的当前数值以及预设时钟数据，生成当前时钟数据；

按照B码格式输出当前时钟数据对应的码元信息，并将码元信息对应的电平信号传输至待测模组；

按照预设中断周期，接收待测模组针对电平信号反馈的秒脉冲信号，根据秒脉冲信号以及计数器的当前数值，确定待测模组对应的校时误差结果。

可选的，根据秒脉冲信号以及计数器的当前数值，确定待测模组对应的校时误差结果，包括：

获取秒脉冲信号对应的电平值，根据电平值判断秒脉冲信号是否处于上升沿；

若是，则根据计数器的当前数值，确定待测模组对应的校时误差结果；

若否，则返回执行按照预设中断周期，接收待测模组针对电平信号反馈的秒脉冲信号的操作，直至待测模组反馈的秒脉冲信号处于上升沿为止。

可选的，根据计数器的当前数值，确定待测模组对应的校时误差结果，包括：

获取计数器对应的历史数值；

其中，历史数值为上一秒脉冲信号处于上升沿时，计数器对应的累计数值；

根据计数器的当前数值以及历史数值，判断计数器的当前数值对应时刻是否为有效秒脉冲时刻；

若是，则根据有效秒脉冲时刻，确定待测模组对应的校时误差结果。

可选的，根据计数器的当前数值以及历史数值，判断计数器的当前数值对应时刻是否为有效秒脉冲时刻，包括：

确定计数器的当前数值与历史数值之间的差值；

判断差值是否处于预设数值区间内；

若是，则确定计数器的当前数值对应时刻为有效秒脉冲时刻。

可选的，根据有效秒脉冲时刻，确定待测模组对应的校时误差结果，包括：

根据预设整秒数值与预设中断周期之间的数值关系，确定参考值；

获取有效秒脉冲时刻对应的计数器当前数值，对计数器当前数值与参考值进行取余，并将取余结果作为待测模组对应的校时误差结果。

可选的，芯片包括B码发生模块和秒脉冲接收模块；待测模组包括对时接口和秒脉冲输出接口；

按照B码格式输出当前时钟数据对应的码元信息，并将码元信息对应的电平信号传输至待测模组，包括：

通过B码发生模块，按照B码格式输出当前时钟数据对应的码元信息，并将码元信息对应的电平信号通过对时接口传输至待测模组；

按照预设中断周期，接收待测模组针对电平信号反馈的秒脉冲信号，包括：

通过秒脉冲接收模块，按照预设中断周期接收待测模组中秒脉冲输出接口反馈的秒脉冲信号。

根据本发明的另一方面，提供了一种校时误差确定装置，应用于芯片，该装置包括：

时钟数据生成模块，用于按照预设中断周期对计数器的数值进行累计，如果计数器的当前数值对应整秒时刻，则根据计数器的当前数值以及预设时钟数据，生成当前时钟数据；

码元信息输出模块，用于按照B码格式输出当前时钟数据对应的码元信息，并将码元信息对应的电平信号传输至待测模组；

校时误差确定模块，用于按照预设中断周期，接收待测模组针对电平信号反馈的秒脉冲信号，根据秒脉冲信号以及计数器的当前数值，确定待测模组对应的校时误差结果。

根据本发明的另一方面，提供了一种芯片，芯片包括：

至少一个处理器；以及

与至少一个处理器通信连接的存储器；其中，

存储器存储有可被至少一个处理器执行的计算机程序，计算机程序被至少一个处理器执行，以使至少一个处理器能够执行本发明任一实施例的校时误差确定方法。

根据本发明的另一方面，提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机指令，计算机指令用于使处理器执行时实现本发明任一实施例的校时误差确定方法。

根据本发明的另一方面，提供了一种计算机程序产品，其特征在于，计算机程序产品包括计算机程序，计算机程序在被处理器执行时实现本发明任一实施例的校时误差确定方法。

本发明实施例的技术方案，通过按照预设中断周期对计数器的数值进行累计，如果计数器的当前数值对应整秒时刻，则根据计数器的当前数值以及预设时钟数据，生成当前时钟数据；按照B码格式输出当前时钟数据对应的码元信息，并将码元信息对应的电平信号传输至待测模组；按照预设中断周期，接收待测模组针对电平信号反馈的秒脉冲信号，根据秒脉冲信号以及计数器的当前数值，确定待测模组对应的校时误差结果的技术手段，可以实现快速、准确地对待测模组的校时误差进行确定，降低了对时测试成本，提高了对时测试的效率。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据本发明实施例一提供的一种校时误差确定方法的流程图；

图2a是根据本发明实施例二提供的一种校时误差确定系统的结构示意图；

图2b是根据本发明实施例二提供的另一种校时误差确定方法的流程图；

图2c是根据本发明实施例二提供的一种电平信号确定方法的流程图；

图3a是根据本发明实施例三提供的另一种校时误差确定方法的流程图；

图3b是根据本发明实施例三提供的一种有效秒脉冲判断方法的流程图；

图4是根据本发明实施例四提供的一种校时误差确定装置的结构示意图

图5是实现本发明实施例的校时误差确定方法的电子设备的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

实施例一

图1是根据本发明实施例一提供的一种校时误差确定方法的流程图，本实施例可适用于对待测模组的校时误差进行确定的情况，该方法可以由校时误差确定装置来执行，该校时误差确定装置可以采用硬件和/或软件的形式实现，该校时误差确定装置可配置于芯片中。如图1所示，该方法包括：

S110、按照预设中断周期对计数器的数值进行累计，如果计数器的当前数值对应整秒时刻，则根据计数器的当前数值以及预设时钟数据，生成当前时钟数据。

在本实施例中，预设中断周期可以是每次中断之间的时间间隔，如1ms。计数器的当前数值可以为不小于0的任意整数。

在一个具体实施方式中，首先，可以每隔预设中断周期执行一次中断，并且在每次中断执行时增加计数器的数值。然后，可以在计数器的数值递增后，判断计数器的当前数值是否等于整秒时刻对应数值。由于整秒时刻可以为1秒、2秒、3秒和4秒等，因此整秒时刻对应的数值可以为1000、2000、3000和4000等。计数器每次递增的数值可以根据预设中断周期进行确定。例如，如果预设中断周期为1毫秒，则计数器的当前数值增加1。

如果计数器的当前数值等于整秒时刻对应数值，则可以采用计数器的当前数值除以1000，并根据相除结果以及预设时钟数据，生成当前时钟数据。具体的，当前时钟数据的计算公式可以如下所示：

Time＝Tstart+Tick/1000

其中，Time为当前时钟数据，Tstart为预设时钟数据，Tick为计数器的当前数值。

示例性的，假设预设时钟数据为2020年1月1日0时0分0秒，且预设中断周期为1毫秒，则可以在计数器的当前数值为1000时，生成当前时钟数据，也即2020年1月1日0时0分1秒。

S120、按照B码格式输出当前时钟数据对应的码元信息，并将码元信息对应的电平信号传输至待测模组。

在本实施例中，码元信息可以包括基准码元、识别标志和时间信息数据等。上述基准码元可以包括8毫秒高电平和2毫秒低电平。电平信号可以是IRIG-B码信号。

在此步骤，具体的，可以通过通用输入/输出端口(General Purpose I/O Ports，GPIO)输出码元信息对应的电平信号。例如，码元信息中的“0”可以表示为先高电平持续2毫秒，后低电平持续8毫秒；“1”可以表示为先高电平持续5毫秒，后低电平持续5毫秒。

S130、按照预设中断周期，接收待测模组针对电平信号反馈的秒脉冲信号，根据秒脉冲信号以及计数器的当前数值，确定待测模组对应的校时误差结果。

在本实施例中，校时误差结果可以是电平信号受到外界干扰而产生的时间偏差。

在此步骤，具体的，可以每隔预设中断周期，接收待测模组经过校时后输出的秒脉冲信号。然后，可以在接收到秒脉冲信号的时刻，获取计数器的当前数值，并根据上述当前数值确定校时误差结果。最后，可以判断上述校时误差结果是否满足待测模组的实际应用要求。

这样设置的好处在于，相比于采用额外的时间同步装置输出B码信息的现有技术，本实施例的技术方案无需外部基准时钟，仅以预设时钟数据为基准，降低了对时测试成本，提高了对时测试的效率。其次，相比于采用示波器观察待测模组输出的秒脉冲信号，以确定校时误差结果的现有技术，本实施例的技术方案根据计数器的当前数值确定校时误差结果，可以实现快速、准确地对待测模组的校时误差进行确定。

本实施例的技术方案，通过按照预设中断周期对计数器的数值进行累计，如果计数器的当前数值对应整秒时刻，则根据计数器的当前数值以及预设时钟数据，生成当前时钟数据；按照B码格式输出当前时钟数据对应的码元信息，并将码元信息对应的电平信号传输至待测模组；按照预设中断周期，接收待测模组针对电平信号反馈的秒脉冲信号，根据秒脉冲信号以及计数器的当前数值，确定待测模组对应的校时误差结果的技术手段，解决了采用额外的时间同步装置发送B码信息，导致对时测试的成本较高的问题，可以实现快速、准确地对待测模组的校时误差进行确定，降低了对时测试成本，提高了对时测试的效率。

实施例二

图2a是根据本发明实施例二提供的一种校时误差确定系统的结构示意图，本实施例是对上述技术方案的进一步细化，本实施例中的技术方案可以与上述一个或者多个实施例中的各个可选方案结合。

如图2a所示，本实施例公开的一种校时误差确定系统，包括：被测模组和芯片。其中，被测模组包括对时接口和秒脉冲输出接口。芯片包括B码发生模块和秒脉冲接收模块。具体的，B码发生模块可以按照B码格式输出当前时钟数据对应的码元信息，并将码元信息对应的电平信号通过对时接口传输至待测模组。秒脉冲接收模块可以按照预设中断周期接收待测模组中秒脉冲输出接口反馈的秒脉冲信号。然后，可选的，秒脉冲接收模块可以对上述秒脉冲信号进行解码，得到计数器的当前数值。

这样设置的好处在于，相比于需要采用额外设备进行对时测试的现有技术，本实施例的技术方案采用芯片进行对时测试，使得测试环境搭建更加简单，操作更加容易，进而提高了对时测试的效率。其次，相比于额外的时间同步装置，本实施例的技术方案采用成本较低的芯片进行对时测试，降低了对时测试的成本。

图2b是根据本发明实施例二提供的另一种校时误差确定方法的流程图，如图2b所示，该方法包括：

S210、按照预设中断周期对计数器的数值进行累计，如果计数器的当前数值对应整秒时刻，则根据计数器的当前数值以及预设时钟数据，生成当前时钟数据。

S220、按照B码格式输出当前时钟数据对应的码元信息，并将码元信息对应的电平信号传输至待测模组。

图2c是根据本发明实施例二提供的一种电平信号确定方法的流程图。如图2c所示，在芯片对应的测试板上电后，首先初始化B码发生模块对应的GPIO引脚和预设时钟数据，清零计数器的当前数值。然后，可以开启1ms中断，也即开启预设中断周期为1ms的中断程序。具体的，在对时测试未停止时，每隔1ms执行一次中断。之后，可以判断是否到中断时间，若是，则在中断程序执行时，增加计数器的当前数值。在计数器的当前数值递增后，判断计数器的当前数值是否对应整秒时刻。若是，则更新预设时钟数据(也即生成当前时钟数据)，并按照B码格式输出当前时钟数据对应的码元信息。若否，则按照B码格式输出预设时钟数据对应的码元信息。最后，通过GPIO口将码元信息对应的电平信号传输至待测模组。

S230、按照预设中断周期，接收待测模组针对电平信号反馈的秒脉冲信号。

S240、获取秒脉冲信号对应的电平值，根据电平值判断秒脉冲信号是否处于上升沿，若是，则执行S250，若否，则返回执行S230。

在本实施例中，电平值可以包括0和1。

示例性的，如果电平值为1，则可以认为秒脉冲信号处于上升沿。如果电平值为0，则可以认为秒脉冲信号处于下降沿。

S250、根据计数器的当前数值，确定待测模组对应的校时误差结果。

在此步骤，具体的，可以根据计数器的当前数值，以及预设整秒数值，确定校时误差结果。

这样设置的好处在于，由于只有在秒脉冲信号处于上升沿时，当前时刻为整秒时刻，因此通过在秒脉冲信号处于上升沿时获取计数器的当前数值，并根据当前数值确定校时误差结果，提高了校时误差确定的准确性。

本实施例的技术方案，通过按照预设中断周期对计数器的数值进行累计，如果计数器的当前数值对应整秒时刻，则根据计数器的当前数值以及预设时钟数据，生成当前时钟数据；通过B码发生模块，按照B码格式输出当前时钟数据对应的码元信息，并将码元信息对应的电平信号通过对时接口传输至待测模组；通过秒脉冲接收模块，按照预设中断周期接收待测模组中秒脉冲输出接口反馈的秒脉冲信号；获取秒脉冲信号对应的电平值，根据电平值判断秒脉冲信号是否处于上升沿，若是，则根据计数器的当前数值，确定待测模组对应的校时误差结果；若否，则返回执行按照预设中断周期，接收待测模组针对电平信号反馈的秒脉冲信号的操作，直至待测模组反馈的秒脉冲信号处于上升沿为止的技术手段，解决了采用额外的时间同步装置发送B码信息，导致对时测试的成本较高的问题，可以实现快速、准确地对待测模组的校时误差进行确定，降低了对时测试成本，提高了对时测试的效率。

实施例三

图3a是根据本发明实施例三提供的另一种校时误差确定方法的流程图，本实施例是对上述技术方案的进一步细化，本实施例中的技术方案可以与上述一个或者多个实施例中的各个可选方案结合。如图3a所示，该方法包括：

S310、按照预设中断周期对计数器的数值进行累计，如果计数器的当前数值对应整秒时刻，则根据计数器的当前数值以及预设时钟数据，生成当前时钟数据。

S320、按照B码格式输出当前时钟数据对应的码元信息，并将码元信息对应的电平信号传输至待测模组。

S330、按照预设中断周期，接收待测模组针对电平信号反馈的秒脉冲信号。

S340、获取秒脉冲信号对应的电平值，根据电平值判断秒脉冲信号是否处于上升沿，若是，则执行S350，若否，则返回执行S330。

S350、获取计数器对应的历史数值。

在本实施例中，历史数值可以为上一秒脉冲信号处于上升沿时，计数器对应的累计数值。

S360、根据计数器的当前数值以及历史数值，判断计数器的当前数值对应时刻是否为有效秒脉冲时刻，若是，则执行S370，若否，则返回执行S330。

在本发明实施例的一个可选实施方式中，根据计数器的当前数值以及历史数值，判断计数器的当前数值对应时刻是否为有效秒脉冲时刻，包括：确定计数器的当前数值与历史数值之间的差值；判断差值是否处于预设数值区间内；若是，则确定计数器的当前数值对应时刻为有效秒脉冲时刻。

在本实施例中，预设数值区间可以包括预设最大数值和预设最小数值。预设最大数值和预设最小数值之间的差值可以为预设比例的预设整秒数值。上述预设比例可以根据用户需求进行设置，如10％。上述预设整秒数值可以为整秒时刻对应的数值，如1000。

在此步骤，具体的，假设计数器的当前数值为2023,历史数值为1000，预设数值区间为大于990且小于1090，则可以认为当前数值与历史数值之间的差值处于预设数值区间内。此时可以确定计数器的当前数值对应时刻为有效秒脉冲时刻。

S370、根据有效秒脉冲时刻，确定待测模组对应的校时误差结果。

在此步骤，可选的，可以获取有效秒脉冲时刻对应的计数器当前数值。然后，根据对计数器当前数值与预设整秒数值进行取余，并将取余结果作为待测模组对应的校时误差结果。预设整秒数值可以根据用户需求进行设置。

这样设置的好处在于，由于整秒时刻为1000的倍数，因此可以将计数器当前数值与1000取余后数值作为校时误差结果。

在本发明实施例的一个可选实施方式中，根据有效秒脉冲时刻，确定待测模组对应的校时误差结果，包括：根据预设整秒数值与预设中断周期之间的数值关系，确定参考值；获取有效秒脉冲时刻对应的计数器当前数值，对计数器当前数值与参考值进行取余，并将取余结果作为待测模组对应的校时误差结果。

在本实施例中，参考值可以为预设整秒数值除以预设中断周期得到的结果。示例性的，假设预设整秒数值为1000，预设中断周期为1ms，则参考值为1000。此时，如果计数器当前数值为1023，则可以得到校时误差结果为23ms。

本实施例的技术方案，通过按照B码格式输出当前时钟数据对应的码元信息，并将码元信息对应的电平信号传输至待测模组；按照预设中断周期，接收待测模组针对电平信号反馈的秒脉冲信号；获取秒脉冲信号对应的电平值，根据电平值判断秒脉冲信号是否处于上升沿，若是，则获取计数器对应的历史数值；根据计数器的当前数值以及历史数值，判断计数器的当前数值对应时刻是否为有效秒脉冲时刻，若是，则根据有效秒脉冲时刻，确定待测模组对应的校时误差结果；若否，则返回执行按照预设中断周期，接收待测模组针对电平信号反馈的秒脉冲信号的操作，直至待测模组反馈的秒脉冲信号处于上升沿为止的技术手段，解决了采用额外的时间同步装置发送B码信息，导致对时测试的成本较高的问题，可以实现快速、准确地对待测模组的校时误差进行确定，降低了对时测试成本，提高了对时测试的效率。

图3b是根据本发明实施例三提供的一种有效秒脉冲判断方法的流程图。如图3b所示，在芯片对应的测试板上电后，首先初始化B码发生模块对应的GPIO引脚和预设时钟数据，清零计数器的当前数值。然后，可以开启1ms中断。判断是否到中断时间，若是，则可以通过GPIO获取秒脉冲信号对应的电平值。之后，可以根据电平值判断秒脉冲信号是否处于上升沿。若是，则可以获取计数器对应的当前数值和历史数值，并根据当前数值和历史数值判断上述秒脉冲信号是否为有效秒脉冲。如果上述秒脉冲信号为有效秒脉冲，则可以计数器当前数值对应时刻作为有效秒脉冲时刻，也即将上升沿时刻作为有效秒脉冲时刻。如果上述秒脉冲信号非有效秒脉冲，则返回执行按照预设中断周期，接收待测模组针对电平信号反馈的秒脉冲信号的操作，直至待测模组反馈的秒脉冲信号处于上升沿为止。

实施例四

图4是根据本发明实施例四提供的一种校时误差确定装置的结构示意图。如图4所示，该装置包括：

时钟数据生成模块41，用于按照预设中断周期对计数器的数值进行累计，如果计数器的当前数值对应整秒时刻，则根据计数器的当前数值以及预设时钟数据，生成当前时钟数据；

码元信息输出模块42，用于按照B码格式输出当前时钟数据对应的码元信息，并将码元信息对应的电平信号传输至待测模组；

校时误差确定模块43，用于按照预设中断周期，接收待测模组针对电平信号反馈的秒脉冲信号，根据秒脉冲信号以及计数器的当前数值，确定待测模组对应的校时误差结果。

本实施例中的技术方案，通过时钟数据生成模块、码元信息输出模块和校时误差确定模块的相互配合，解决了采用额外的时间同步装置发送B码信息，导致对时测试的成本较高的问题，可以实现快速、准确地对待测模组的校时误差进行确定，降低了对时测试成本，提高了对时测试的效率。

可选的，校时误差确定模块43，包括：

上升沿判断单元，用于获取秒脉冲信号对应的电平值，根据电平值判断秒脉冲信号是否处于上升沿；

校时误差确定单元，用于当秒脉冲信号处于上升沿时，则根据计数器的当前数值，确定待测模组对应的校时误差结果；

秒脉冲信号接收单元，用于当秒脉冲信号未处于上升沿时，则返回执行按照预设中断周期，接收待测模组针对电平信号反馈的秒脉冲信号的操作，直至待测模组反馈的秒脉冲信号处于上升沿为止；

历史数值获取单元，用于获取计数器对应的历史数值；其中，历史数值为上一秒脉冲信号处于上升沿时，计数器对应的累计数值；

秒脉冲时刻判断单元，用于根据计数器的当前数值以及历史数值，判断计数器的当前数值对应时刻是否为有效秒脉冲时刻；若是，则根据有效秒脉冲时刻，确定待测模组对应的校时误差结果；

差值确定单元，用于确定计数器的当前数值与历史数值之间的差值；

差值区间判断单元，用于判断差值是否处于预设数值区间内；

有效秒脉冲确定单元，用于当差值处于预设数值区间内时，则确定计数器的当前数值对应时刻为有效秒脉冲时刻；

参考值确定单元，用于根据预设整秒数值与预设中断周期之间的数值关系，确定参考值；

取余运算单元，用于获取有效秒脉冲时刻对应的计数器当前数值，对计数器当前数值与参考值进行取余，并将取余结果作为待测模组对应的校时误差结果；

信号接收单元，用于通过秒脉冲接收模块，按照预设中断周期接收待测模组中秒脉冲输出接口反馈的秒脉冲信号。

可选的，码元信息输出模块42，包括：

码元信息输出单元，用于通过B码发生模块，按照B码格式输出当前时钟数据对应的码元信息，并将码元信息对应的电平信号通过对时接口传输至待测模组。

本发明实施例所提供的校时误差确定装置可执行本发明任意实施例所提供的校时误差确定方法，具备执行方法相应的功能模块和有益效果。

实施例五

图5示出了可以用来实施本发明的实施例的电子设备10的结构示意图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备(如头盔、眼镜、手表等)和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本发明的实现。

如图5所示，电子设备10包括至少一个处理器11，以及与至少一个处理器11通信连接的存储器，如只读存储器(ROM)12、随机访问存储器(RAM)13等，其中，存储器存储有可被至少一个处理器执行的计算机程序，处理器11可以根据存储在只读存储器(ROM)12中的计算机程序或者从存储单元18加载到随机访问存储器(RAM)13中的计算机程序，来执行各种适当的动作和处理。在RAM 13中，还可存储电子设备10操作所需的各种程序和数据。处理器11、ROM 12以及RAM 13通过总线14彼此相连。输入/输出(I/O)接口15也连接至总线14。

电子设备10中的多个部件连接至I/O接口15，包括：输入单元16，例如键盘、鼠标等；输出单元17，例如各种类型的显示器、扬声器等；存储单元18，例如磁盘、光盘等；以及通信单元19，例如网卡、调制解调器、无线通信收发机等。通信单元19允许电子设备10通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。

处理器11可以是各种具有处理和计算能力的通用和/或专用处理组件。处理器11的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的处理器、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。处理器11执行上文所描述的各个方法和处理，例如校时误差确定方法。

在一些实施例中，校时误差确定方法可被实现为计算机程序，其被有形地包含于计算机可读存储介质，例如存储单元18。在一些实施例中，计算机程序的部分或者全部可以经由ROM 12和/或通信单元19而被载入和/或安装到电子设备10上。当计算机程序加载到RAM 13并由处理器11执行时，可以执行上文描述的校时误差确定方法的一个或多个步骤。备选地，在其他实施例中，处理器11可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行校时误差确定方法。

本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。

用于实施本发明的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。

在本发明的上下文中，计算机可读存储介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。备选地，计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。

为了提供与用户的交互，可以在电子设备上实施此处描述的系统和技术，该电子设备具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给电子设备。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。

可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)、区块链网络和互联网。

计算系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与VPS服务中，存在的管理难度大，业务扩展性弱的缺陷。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。