一种存储器兼容系统、方法及电子设备

技术领域

本申请涉及通信领域，特别涉及一种存储器兼容系统、方法及电子设备。

背景技术

通信装置作为物联网行业中连接的纽带，为万物互联提供助力。随着5G大带宽高速率模块的逐渐普及，客户的产品应用愈加广泛。而针对不同的产品，客户对内存模块的容量配置的需求不同。以应用于CPE市场的5G蜂窝模块为例，运营商需要安装多种App，则需要32GB(NAND)+2GB(LPDDR4x)容量的内存模块；而对于不需要安装App的产品，则1GB(NAND)+1GB(LPDDR4x)容量的内存模块即可满足客户产品需求，从而降低模块成本。

由于空间限制，通信装置多采用MCP(Multiple Chip Package，多芯片封装)器件作为内存模块。对于市面上MCP器件，小容量的内存以nMCP(NAND+LPDDR)设计，其中NAND选择SLC NAND器件，大容量内存以eMCP(eMMC+LPDDR)设计，原因在于eMMC内有控制器能够更有效的管理NAND器件。以当前采用双通道LPDDR4x的eMCP和nMCP的内存的产品为例，通信装置需要兼容eMCP和nMCP通常采用共PCB设计，即在同一个PCB上通过电阻跳线，实现兼容eMCP和nMCP，但由于NAND和eMMC有12条信号线共用，则需要增加24颗跳线电阻，PCB走线增加12条，这在当前的高密度5G通信装置上根本无法实现，即使能够实现，也会带来严重的PCB EMC问题。

因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。

发明内容

本申请的目的是提供一种存储器兼容系统、方法及电子设备，能够不增加PCB面积以及器件和PCB走线复杂度，不影响PCB的EMC性能，使得模块产品PCB归一化，极大的降低了研发投入与产品认证成本。

为解决上述技术问题，本申请提供了一种存储器兼容系统，包括：

当前存储器；所述当前存储器为任意一类目标存储器，各类所述目标存储器的引脚的数量相同，所述引脚包括区别引脚，所述区别引脚为各类所述目标存储器处于相同位置且配置信息不同的所述引脚；

电源管理器，用于确定所述当前存储器的类别，根据所述类别确定所述当前存储器的供电需求，按所述供电需求向所述当前存储器输出供电电压；

基带处理器，用于确定所述当前存储器的类别，根据所述类别确定所述当前存储器的所述区别引脚的当前配置信息，按所述当前配置信息处理与所述当前存储器交互的信号。

可选的，所述电源管理器，还用于根据所述当前存储器的类别输出配置信号；

所述基带处理器，用于根据所述配置信号确定所述当前存储器的类别。

可选的，所述电源管理器包括使能引脚，所述使能引脚可选择地连接分类电阻，以调整所述使能引脚的当前电平，所述当前电平用于指示所述当前存储器的类别；

所述电源管理器，用于根据所述使能引脚的当前电平输出配置信号。

可选的，所述分类电阻为跳线电阻。

可选的，所述电源管理器包括多个供电输出引脚，每一所述供电输出引脚连接所述当前存储器的一个电源引脚，各所述供电输出引脚输出不同的供电电压；

所述电源管理器，用于确定所述当前存储器的类别，根据所述类别确定所有所述供电输出引脚中的目标供电引脚，控制所述目标供电引脚输出供电电压，并控制非所述目标供电引脚的所述供电输出引脚不输出供电电压。

可选的，所述存储器兼容系统还包括：

与所述当前存储器连接的稳压电容，用于当所述当前存储器设有核心稳压器时，调节所述核心稳压器的输出电压。

可选的，所述基带处理器包括选择开关组件和多个接口，每一所述接口包括其对应的所述目标存储器的所述区别引脚的配置信息，所述选择开关组件的各第一端与各所述接口一一对应连接，所述选择开关组件的第二端与所述当前存储器连接，所述选择开关组件，用于根据所述类别导通所述类别对应的接口与所述当前存储器连接。

可选的，所述选择开关组件包括多个单刀多掷开关。

为解决上述技术问题，本申请还提供了一种电子设备，包括如上文任意一项所述的存储器兼容系统。

为解决上述技术问题，本申请还提供了一种存储器兼容方法，应用于如上文任意一所述的存储器兼容系统，所述存储器兼容方法包括：

通过电源管理器确定当前存储器的类别，根据所述类别确定所述当前存储器的供电需求，按所述供电需求向所述当前存储器输出供电电压；

通过基带处理器确定所述当前存储器的类别，根据所述类别确定所述当前存储器的所述区别引脚的当前配置信息，按所述当前配置信息处理与所述当前存储器交互的信号。

所述当前存储器为任意一类目标存储器，各类所述目标存储器的引脚的数量相同，所述引脚包括区别引脚，所述区别引脚为各类所述目标存储器处于相同位置且配置信息不同的所述引脚。

本申请提供了一种存储器兼容系统，在基带处理器中预存各个目标存储器对应的区别引脚的配置信息，在确定当前存储器后，按当前存储器对应的区别引脚的配置信息处理自身与当前存储器之间传输的信号，并通过供电管理装置向当前存储器输出当前存储器需求的供电电压，无需对各个共用信号线相应设置跳线电阻，不增加PCB面积以及器件和PCB走线复杂度，不影响PCB的EMC性能，使得模块产品PCB归一化，极大的降低了研发投入与产品认证成本。本申请还提供了一种存储器兼容方法、电子设备，具有和上述存储器兼容系统相同的有益效果。

附图说明

为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请所提供的一种存储器兼容系统的结构示意图；

图2为本申请所提供的一种为254pin nMCP和eMCP器件pin Map对比示意图；

图3为本申请所提供的另一种存储器兼容系统的结构示意图；

图4为本申请所提供的一种基带处理器的结构示意图。

具体实施方式

本申请的核心是提供一种存储器兼容系统、方法及电子设备，能够不增加PCB面积以及器件和PCB走线复杂度，不影响PCB的EMC性能，使得模块产品PCB归一化，极大的降低了研发投入与产品认证成本。

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参照图1，图1为本申请所提供的一种存储器兼容系统的结构示意图，该存储器兼容系统包括：

当前存储器1；当前存储器1为任意一类目标存储器，各类目标存储器的引脚的数量相同，引脚包括区别引脚，区别引脚为各类目标存储器处于相同位置且配置信息不同的引脚；

电源管理器2，用于确定当前存储器1的类别，根据类别确定当前存储器1的供电需求，按供电需求向当前存储器1输出供电电压；

基带处理器3，用于确定当前存储器1的类别，根据类别确定当前存储器1的区别引脚的当前配置信息，按当前配置信息处理与当前存储器1交互的信号。

可以理解，通信装置可以适配多类目标存储器，各类目标存储器的引脚的数量相同，且各类存储器的引脚中存在区别引脚，区别引脚即各类目标存储器处于相同位置但配置信息不同的引脚。基带处理器3中设置有通信装置适配的各类目标存储器对应的引脚配置模式，每一引脚配置模式包括其对应的存储器的各个区别引脚的配置信息，配置信息即引脚的定义，该基带处理器3在确定通信装置当前配置的当前存储器1的类别之后，确定当前存储器1的引脚配置模式，然后按照引脚配置模式中各个区别引脚的配置信息处理自身与当前存储器1之间传输的信号。当前存储器1为通信装置当前配置的存储器。本实施例中，基带处理器3具体可通过baseband芯片实现，电源管理器2具体可通过PMU(PowerManagement Unit，电源管理单元)芯片实现。

本实施例中，可以预存各存储器的类别与引脚配置模式的对应关系，当确定当前存储器1后，可基于当前存储器1的类别及对应关系，确定引脚配置模式。

可以理解，不同的存储器由于内部器件不同，其供电需求可能也有所不同，电源管理器2在确定当前存储器1的类别后，输出当前存储器1需求的供电电压，为当前存储器1供电，保证当前存储器1的正常工作。

示例性地，以目标存储器包括254pin的nMCP存储器和eMCP存储器为例进行说明，其中nMCP存储器和eMCP存储器均采用254pin标准JEDEC封装，尺寸与pin脚数量以及ball大小间距均相同。参照图2所示，图2为254pin nMCP存储器和eMCP存储器的pin Map对比，其中，中间黑色边框部分为NAND和eMMC pin脚对比，默认为NAND pin定义，斜杠“/”后为eMMC定义，可得出NAND和eMMC pin定义差异外，外部LPDDR4x定义仅有chip2的CKE2(clockenable)与CS2(chip select)共4pin存在差异，并且由于nMCP器件仅有双通道LPDDR4x，因此这4pin电路设计上保持NC即可，详细如表1所示。

表1nMCP和eMCP的第一差异pin脚表

针对黑色边框中的NAND和eMMC的pin脚存在较大差异，详细如表2所示。

表2nMCP和eMCP的第二差异pin脚表

可以理解，上述表1和表2中的引脚即为区别引脚，在一些实施例中，基带处理器3中仅存储表2中与基带处理器3复用相对应的区别引脚的配置信息。

可见，本实施例中，在基带处理器3中预存各个目标存储器对应的区别引脚的配置信息，在确定当前存储器1后，按当前存储器1对应的区别引脚的配置信息处理自身与当前存储器1之间传输的信号，并通过供电管理装置向当前存储器1输出当前存储器1需求的供电电压，无需对各个共用信号线相应设置跳线电阻，不增加PCB面积以及器件和PCB走线复杂度，不影响PCB的EMC性能，使得模块产品PCB归一化，极大的降低了研发投入与产品认证成本。

在上述实施例的基础上：

可选的，电源管理器2，还用于根据当前存储器1的类别输出配置信号；

基带处理器3，用于根据配置信号确定当前存储器1的类别。

可选的，电源管理器2包括使能引脚，使能引脚可选择地连接分类电阻，以调整使能引脚的当前电平，当前电平用于指示当前存储器1的类别；

所述电源管理器2，用于根据使能引脚的当前电平输出配置信号。

可选的，分类电阻为跳线电阻。

在一些实施例中，请参照图3，图3为本实施例所提供的另一种存储器兼容系统的结构示意，其中，电源管理器2包括使能引脚eMMC_PWR_EN和配置引脚NAND_eMMC_CTRL，其中，使能引脚用于向基带处理器3的输入控制引脚NAND#/eMMC输出配置信号，使能引脚的内端口与第一电阻模块连接，使能引脚的外端口与第二电阻模块连接，使能引脚可以默认为第一电平，即由第一电阻模块对使能引脚的电平进行配置，当使能引脚为第一电平，电源管理器2的配置引脚输出与第一电平对应的配置信号，假设第一电平对应第一存储器，那么基带处理器3接收到与第一电平对应的配置信号后，按照第一存储器的引脚配置模式进行后续处理，当第二电阻模块作用，将使能引脚的电平配置为第二电平，电源管理器2的配置引脚输出与第二电平对应的配置信号，假设第二电平对应第二存储器，那么基带处理器3接收到与第二电平对应的配置信号后，按照第二存储器的引脚配置模式进行后续处理。

示例性地，以第一存储器为包括控制器的eMCP存储器、第二存储器为nMCP存储器，第一电平为高电平，第二电平为低电平为例进行说明，使能引脚默认由第一电阻模块中一个10K的电阻上拉到1.8V高电平，通过外部的第二电阻模块中的分类电阻接1K电阻拉到低电平，当使能引脚为高电平时，配置引脚输出高电平，基带处理器3配置为eMMC接口，当使能管脚拉低时，配置引脚输出低电平，基带处理器3配置为NAND接口。

在一些实施例中，第二电阻模块包括分类电阻R，分类电阻R可以为跳线电阻，当通信装置中由采用nMCP存储器更换为采用eMCP存储器时，仅需要去掉跳线电阻R即可实现eMCP存储器和nMCP存储器的兼容设计，而无需其他电路更改。可以理解，当第二电阻模块包括一个跳线电阻R时，使能引脚为低电平，此时配置引脚输出低电平的配置信号，基带处理器3配置为NAND接口，适配nMCP存储器，如果去掉第二电阻模块中的跳线电阻，则使能引脚被拉高至高电平，此时配置引脚输出高电平的配置信号，基带处理器3配置为eMMC接口，适配eMCP存储器。

作为另一种可选实施例，第二电阻模块还可以包括分类电阻和开关，分类电阻和开关串联后的一端接地，另一端与使能引脚连接，通过对开关的导通或关断的设置，控制分类电阻与使能引脚连接或切断。

可选的，电源管理器2包括多个供电输出引脚，每一供电输出引脚连接当前存储器1的一个电源引脚，各供电输出引脚输出不同的供电电压；

电源管理器2，用于确定当前存储器1的类别，根据类别确定所有供电输出引脚中的目标供电引脚，控制目标供电引脚输出供电电压，并控制非目标供电引脚的供电输出引脚不输出供电电压。

本实施例中，仍以目标存储器包括nMCP存储器和eMCP存储器为例进行说明，电源管理器2能够提供两路供给NAND/eMMC的电源，电源管理器22包括供电输出引脚VOUT1和供电输出引脚VOUT2，其中VOUT1输出1.8V至当前存储器1的VCC/VCCQM引脚，以供给NAND和eMMC的控制器使用，默认打开，VOUT2由使能引脚控制使能，当使能引脚为高电平时，VOUT2输出3V供电电压至当前存储器1的VCCM引脚，以便给eMMC供电，当使能引脚拉低时VOUT2关闭，不输出。

可选的，存储器兼容系统还包括：

与当前存储器1连接的稳压电容，用于当当前存储器1设有核心稳压器时，调节核心稳压器的输出电压。

本实施例中，当前存储器1包括一个NC/VDDIM管脚，在该管脚外接稳压电容，用于给eMCP内部核心稳压器core regulator提供稳压电容，以稳定核心稳压器的输出电压至稳压值，实现采用nMCP的存储器和采用eMCP的存储器在通信模块上的无缝兼容。

可选的，基带处理器3包括选择开关组件和多个接口，每一接口包括其对应的目标存储器的区别引脚的配置信息，选择开关组件的各第一端与各接口一一对应连接，选择开关组件的第二端与当前存储器1连接，选择开关组件，用于根据类别导通类别对应的接口与当前存储器1连接。

可选的，选择开关组件包括多个单刀多掷开关。

本实施例中，参照图4所示，图4为本申请所提供的一种基带处理器3的结构示意图，仍以目标存储器包括nMCP存储器和eMCP存储器为例进行说明，基带处理器3中的NAND/eMMC AUX模块设置有与eMCP存储器对应的eMMC接口和与nMCP存储器对应的NAND接口，eMMC接口包括eMCP存储器的各区别引脚的配置信息，NAND接口包括nMCP存储器的各区别引脚的配置信息，选择开关组件中包括多个单刀多掷开关，单刀多掷开关的数量与各接口中的区别引脚的数量确定，比如图4中，两个接口均包括15个区别引脚，则选择开关组件中包括15个单刀双掷开关，假设eMMC接口的各个区别引脚与单刀双掷开关的第一端一一对应连接，NAND接口的各个区别引脚与单刀双掷开关的第二端一一对应连接，单刀双掷开关的第三端与当前存储器1连接，选择开关组件根据当前存储器1的类别，调整各单刀双掷开关的第一端与第三端连接，或第二端与第三端连接，从而可选择地将eMMC接口和当前存储器1连接导通，或者将NAND接口和当前存储器1连接导通。图4中，NAND#/eMMC为多路单刀双掷开关的控制引脚，默认NAND#/eMMC为高电平，外部公共端信号切换到NAND信号，此时连接外部NAND器件。当NAND#/eMMC拉低为低电平，外部公共端信号切换到eMMC信号，此时连接外部eMMC器件。本申请将NAND/eMMC切换开关电路内置到baseband中，从而在不增加PCB面积情况下实现了NAND和eMMC器件的兼容设计。

综上所述，本申请通过以上芯片内部的NAND/eMMC AUX引脚复用设计，结合外部PMU的电源使能设计、nMCP/eMCP器件的VDDIM管脚外部稳压电容设计，可以做到nMCP存储器和eMCP存储器在无线通信模块上的无缝兼容。当从eMCP存储器更换为nMCP存储器时，仅需要去掉第二电阻模块中的分类电阻即可实现器件的兼容设计，而无需其他电路更改。本申请不增加PCB面积，不增加器件及PCB走线复杂度，不影响PCB的EMC性能，使得模块产品PCB归一化，极大的降低了研发投入与产品认证成本。

第二方面，本申请还提供了一种电子设备，包括如上文任意一个实施例所描述的存储器兼容系统。

对于本申请所提供的一种电子设备的介绍请参照上述实施例，本申请在此不再赘述。

本申请所提供的一种电子设备具有和上述存储器兼容系统相同的有益效果。

第三方面，本申请还提供了一种存储器兼容方法，应用于如上文任意一个实施例所描述的存储器兼容系统，存储器兼容方法包括：

通过电源管理器确定当前存储器的类别，根据类别确定当前存储器的供电需求，按供电需求向当前存储器输出供电电压；

通过基带处理器确定当前存储器的类别，根据类别确定当前存储器的区别引脚的当前配置信息，按当前配置信息处理与当前存储器交互的信号。

当前存储器为任意一类目标存储器，各类目标存储器的引脚的数量相同，引脚包括区别引脚，区别引脚为各类目标存储器处于相同位置且配置信息不同的引脚。

对于本申请所提供的一种存储器兼容方法的介绍请参照上述实施例，本申请在此不再赘述。

本申请所提供的一种存储器兼容方法具有和上述存储器兼容系统相同的有益效果。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的状况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其他实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。