一种静电支撑板、静电支撑板组和半导体加工方法

技术领域

本申请涉及半导体制造技术领域，特别是涉及一种静电支撑板、静电支撑板组和半导体加工方法。

背景技术

随着对半导体器件的要求越来越高，背面减薄后的晶圆片的厚度也趋向于越来越小，如砷化镓晶圆的厚度可减薄至50-100微米。对于超薄的晶圆片，在相应的半导体器件加工和测试过程中，需要定位在相应的支撑板上，获得机械支撑，减少破片。

现有技术中，通常采用胶带粘贴和真空吸附的方式，将超薄晶圆片固定在支撑板（如镀金铝板）上。然而，该技术存在一定弊端。一方面，真空吸附容易使超薄晶圆片产生变形，导致探针和晶圆接触不良，影响产品性能或测试可靠性。另一方面，胶带粘贴容易在晶圆片上留下残胶，需要进行专门去除，去除过程中容易造成破片。

发明内容

为了解决现有技术存在的不足，本申请的目的在于提供一种静电支撑板、静电支撑板组和半导体加工方法，不仅能够避免晶圆因真空吸附产生的变形，而且不会在晶圆片上留下残胶，有利于降低破片率。此外，通过设置导电通孔结构，尤其适用于腔体内存在带电离子的工艺和静电放电测试，可避免晶圆上电荷积累，有助于提高产品良率、产品性能和测试可靠性。

为实现上述目的，本申请提供的一种静电支撑板，包括：从上到下的上绝缘层、基板和下绝缘层；

其中，所述基板朝向所述上绝缘层的第一表面上设有电极；

所述静电支撑板上开设有多个导电通孔，所述多个导电通孔与所述电极在所述第一表面上错开分布；

每个导电通孔，设有相应的导电件；所述导电件包括依次连接的上导电接触部、导电连接部和下导电接触部；其中，所述导电连接部位于相应的导电通孔中，所述上导电接触部凸出于所述静电支撑板的上表面，所述下导电接触部凸出于所述静电支撑板的下表面。

可选地，所述静电支撑板为圆形板；基于所述圆形板的圆心的至少一个圆周上，布设多个所述导电通孔。

进一步可选地，所述圆形板的圆心处设有一导电通孔；所述圆周上的多个导电通孔与相邻圆周上的多个导电通孔在径向上交错布置。

可选地，所述多个导电件中的至少一个导电件，为导电塞；

所述导电塞，穿过相应的通孔，凸出于所述静电支撑板的上表面，形成所述上导电接触部；并凸出于所述静电支撑板的下表面，形成所述下导电接触部。

进一步可选地，所述静电支撑板包括中间区域和周边区域，所述中间区域的导电塞的电阻率，低于所述周边区域的导电塞的电阻率。

可选地，所述多个导电件中的至少一个导电件，为导电膜层结构；

所述导电膜层结构的导电连接部，布设于相应导电通孔的至少部分孔壁上，并向相应导电通孔的上孔口外延伸，形成所述上导电接触部；以及向相应导电通孔的下孔口外延伸，形成所述下导电接触部。

进一步可选地，所述导电膜层结构为通过电镀形成的膜层结构。

可选地，所述静电支撑板包括中间区域和周边区域，所述中间区域的导电通孔的面密度，高于所述周边区域的导电通孔的面密度。

可选地，所述上导电接触部和/或所述下导电接触部凸出所述静电支撑板的相应表面的厚度范围为2um-10um。

可选地，所述导电件的材料为导电金属或导电胶。

本申请提供的一种静电支撑板组，包括如上所述的静电支撑板，其中包括，

第一静电支撑板，用于支撑晶圆进行背面加工工艺；和，

第二静电支撑板，用于支撑所述晶圆进行晶圆测试或静电放电测试。

进一步地，所述静电支撑板组还包括定位环；所述定位环包括第一环部和第二环部；所述第一环部的内径大于所述第二环部的内径；

所述第一静电支撑板的外径、晶圆的外径和所述第二静电支撑板的外径依次减小；

在所述第一静电支撑板与所述晶圆叠置的第一工作状态下，所述第一环部用于容置并定位所述晶圆；

在所述第二静电支撑板与所述晶圆叠置的第二工作状态下，所述第一环部用于容置并定位所述晶圆，所述第二环部用于容置并定位所述第二静电支撑板。

本申请提供的一种采用静电支撑板组的半导体加工方法，采用如上所述的静电支撑板组；所述方法包括，

将所述晶圆正面朝下放置在第一静电支撑板上；

控制所述第一静电支撑板上电，静电吸附所述晶圆，进行背面加工工艺；

响应于接收到背面加工完成指令，翻转所述第一静电支撑板，以通过所述晶圆的背面朝下叠置在第二静电支撑板上；

控制所述第一静电支撑板下电；

控制所述第二静电支撑板上电，静电吸附所述晶圆，进行晶圆测试或静电放电测试；

响应于接收到测试结束指令，控制所述第二静电支撑板下电。

进一步地，在所述将所述晶圆正面朝下放置在第一静电支撑板上的步骤后，所述方法还包括，

将所述定位环放置在所述第一静电支撑板上，构成所述第一工作状态，以使所述定位环被所述第一静电支撑板吸附，来定位所述晶圆；

响应于接收到所述背面加工完成指令，翻转吸附有所述晶圆和所述定位环的所述第一静电支撑板，叠置于所述第二静电支撑板上，构成所述第二工作状态。

本申请的一种静电支撑板、静电支撑板组和半导体加工方法，通过在静电支撑板的基板朝向上绝缘层的第一表面上设有电极；并通过在静电支撑板上开设有多个导电通孔，多个导电通孔与电极在第一表面上错开分布；以及通过对每个导电通孔设有相应的导电件；导电件包括依次连接的上导电接触部、导电连接部和下导电接触部且导电接触部凸出于导电通孔的孔口。由此，不仅能够避免晶圆因真空吸附产生的变形，而且不会在晶圆片上留下残胶，有利于降低破片率。此外，通过设置导电通孔结构，尤其适用于腔体内存在带电离子的工艺和静电放电测试，可防止器件因电荷累积引起的电性崩溃，以及在后段封测过程中能精确测试超薄晶圆上的器件特性，有助于提高产品良率、产品性能和测试可靠性。

本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。

附图说明

附图用来提供对本申请的进一步理解，并且构成说明书的一部分，并与本申请的实施例一起，用于解释本申请，并不构成对本申请的限制。在附图中：

图1为根据本申请一实施例的静电支撑板的俯视图；

图2为图1中静电支撑板的A-A剖面图；

图3为根据本申请另一实施例的静电支撑板的俯视图；

图4为图3中静电支撑板的B-B剖面图；

图5为根据本申请实施例的第一工作状态下静电支撑板组的剖面图；

图6为根据本申请实施例的第二工作状态下静电支撑板组的剖面图；

图7为根据本申请另一实施例的第二工作状态下静电支撑板组的剖面图；

图8为根据本申请实施例的定位环的仰视图；

图9为根据本申请实施例的采用静电支撑板组的半导体加工方法的流程图。

其中，包括以下附图标记：

静电支撑板-1000；

上绝缘层-100；

基板-200；导电通孔-210；导电件-211；上导电接触部-211a；导电连接部-211b；下导电接触部-211c；电极区域-220；

下绝缘层-300；

静电支撑板组-400；第一静电支撑板410；第二静电支撑板420；定位环430；第一环部431；第二环部432；

晶圆500。

具体实施方式

下面将参照附图更详细地描述本申请的实施例。虽然附图中显示了本申请的某些实施例，然而应当理解的是，本申请可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本申请。应当理解的是，本申请的附图及实施例仅用于示例性作用，并非用于限制本申请的保护范围。

本文使用的术语“包括”及其变形是开放性包括，即“包括但不限于”。术语“基于”是“至少部分的基于”。术语“一个实施例”表示“至少一个实施例”；术语“另一实施例”表示“至少一个另外的实施例”；术语“一些实施例”表示“至少一些实施例”。其他术语的相关定义将在下文描述中给出。

需要注意，本申请中提及的“一个”、“多个”的修饰是示意性而非限制性的，本领域技术人员应当理解，除非在上下文另有明确指出，否则应该理解为“一个或多个”。“多个”应理解为两个或以上。

下面，将参考附图详细地说明本申请的实施例。

一种静电支撑板1000，如图1-4所示，包括：从上到下的上绝缘层100、基板200和下绝缘层300。

其中，基板200朝向上绝缘层100的第一表面上设有电极。静电支撑板1000上开设有多个导电通孔210，多个导电通孔210与电极在第一表面上错开分布。

需要说明的是，此处的第一表面为基板200朝向上绝缘层100的表面，在该表面上，设有电极区域220，在电极区域220内布设有电极，而多个导电通孔210布设于非电极区域，即，多个导电通孔210与电极区域220在第一表面上错开分布。使得导电通孔210与电极区域220之间以基板介质间隔开，构成绝缘，由此实现兼顾静电支撑板的静电吸附功能和导电通孔的导电功能。

每个导电通孔210，设有相应的导电件211；导电件211包括依次连接的上导电接触部211a、导电连接部211b和下导电接触部211c；其中，导电连接部211b位于相应的导电通孔210中，上导电接触部211a凸出于静电支撑板1000的上表面，下导电接触部211c凸出于静电支撑板1000的下表面，使得静电支撑板1000叠置于晶圆和所放置的基座之间时，可通过导电件211使得晶圆与基座形成电连接，同时连接基座的接地装置以利输导晶圆的积累电荷。

可以理解的是，导电件211的材料可以是导电金属（如金Au、银Ag、铜Cu、铝Al、钨W、钼Mo等），也可以是导电胶，其具有导电功能即可，本申请对此不作具体限制。

可以理解的是，导电通孔210的形状可以是圆形，也可以是其他适用的任意形状，只要是导电的通孔结构即可，本申请对此不作具体限制。此外，本申请对多个导电通孔210在静电支撑板1000表面上的具体布置不作具体限制。

本申请实施例提供的静电支撑板的工作原理如下：

一方面，在需要对晶圆进行支撑时，将待支撑晶圆与静电支撑板对位接触放置。其中，待支撑晶圆的接触面，为与在该支撑过程中的待加工面或待测试面相对的表面；静电支撑板的接触面，为静电支撑板的上绝缘层的表面。

可以理解的是，具体操作，可以是先将二者进行接触放置，后对静电支撑板基于预设启动电压而形成一定静电吸附力；也可以是先对静电支撑板基于预设启动电压而形成一定静电吸附力，后将二者进行接触放置。本申请对此不作具体限制。

由此，不仅能够避免晶圆因真空吸附产生的变形，而且不会在晶圆片上留下残胶，有利于降低破片率。

另一方面，本领域技术人员应当理解，在半导体加工过程中，会涉及腔体内存在带电离子的工艺，如等离子增强化学气相沉积（PECVD，Plasma Enhanced Chemical VaporDeposition）工艺、离子注入（Ion Implantation）工艺、干式刻蚀（Dry Etching）工艺等，还会涉及静电放电测试（Electro-Static Discharge，ESD）。对于常规的静电支撑板，整体呈绝缘状，晶圆在工艺腔内的带电离子轰击环境下，以及后续高电压ESD测试过程中，容易造成器件的电性崩溃。

由于本申请实施例提供的静电支撑板上开设有多个导电通孔，导电通孔布设于非电极区域，且导电通孔中的导电件，相对于通孔孔口凸出设置，使得晶圆在相关工艺或测试过程中，可以通过导电件与晶圆和所放置的基座相接触，而将电荷从晶圆转移至基座，并透过基座的接地装置而将上述电荷快速导出，以避免器件遭到电性崩溃。由此，使得该静电支撑板不仅适用性强，适用于常规半导体工艺和测试，而且尤其适用于腔体内存在带电离子的工艺和ESD测试；并有助于提高产品良率、产品性能和测试可靠性。

实际中，采用本申请实施例提供的静电支撑板，分别对厚度为50微米、直径为6英寸的砷化镓晶圆片，和厚度为100微米、直径为4英寸的砷化镓晶圆片完成CP（ChipProbing，芯片探针）测试，砷化镓器件在带电离子或ESD测试环境下1h均未失效。

可选地，如图1和3所示，静电支撑板1000为圆形板，在具体示例中，静电支撑板1000与待支撑晶圆的尺寸匹配设置。基于圆形板的圆心的至少一个圆周上，布设多个导电通孔210。

进一步可选地，圆形板的圆心（O）处设有一导电通孔210；圆周（如C1）上的多个导电通孔210与相邻圆周（如C2）上的多个导电通孔210在径向上交错布置。即，相邻圆周（如C1与C2）上的导电通孔210优选不位于同一径向，以提高导电通孔210分布的均匀性，有助于提高静电支撑板1000整体导电的均匀性。

本申请实施例中，如图1和3所示，静电支撑板1000可包括中间区域和周边区域，中间区域的导电通孔210的面密度，高于周边区域的导电通孔210的面密度。具体地，对于腔体内存在带电离子的工艺，如等离子增强化学气相沉积工艺，在工艺过程中的腔体内，中部区域的等离子浓度通常高于周边区域的等离子浓度，因此对应地设置中间区域的导电通孔210的面密度，高于周边区域的导电通孔210的面密度，以实现更佳的电荷释放效果。

在一种实施例中，如图1-2所示，多个导电件211中的至少一个导电件211，为导电膜层结构。该导电膜层结构的导电连接部211b，布设于相应导电通孔210的至少部分孔壁上。导电连接部211b向相应导电通孔210的上孔口外延伸，形成上导电接触部211a；导电连接部211b向相应导电通孔210的下孔口外延伸，形成下导电接触部211c。该导电膜层结构对应的导电通孔210的孔径范围优选为0.5mm-2mm。

可以理解的是，该导电膜层结构可以是单膜层结构，也可以是多膜层结构，本申请对此不作具体限制。并且，该导电膜层结构可以通过电镀形成，也可以通过其他适用的成膜方法形成，本申请对此不作具体限制。

在另一种实施例中，如图3-4所示，多个导电件211中的至少一个导电件211，为导电塞。该导电塞穿过相应的通孔，凸出于静电支撑板1000的上表面，形成上导电接触部211a；并凸出于静电支撑板1000的下表面，形成下导电接触部211c。需要说明的是，关于导电塞结构对应的导电通孔210的孔径尺寸，本申请不作具体限制。

可选地，静电支撑板1000包括中间区域和周边区域，中间区域的导电塞的电阻率，低于周边区域的导电塞的电阻率。

具体地，相比于上述成膜方法，该导电塞的制备方法通常便捷性更高，成本更低。并且，很容易实现在不同区域采用不同材质的导电塞。比如，在静电支撑板1000的中间区域，采用导电性能较好、成本较高的材料，如金Au，在周边区域，采用导电性能较差、成本较低的材料，如铝Al，从而有利于兼顾导电效果和低材料成本。又如，在导电通孔210的低面密度分布区域，采用导电性能较好、成本较高的材料，如金Au，在导电通孔210的高面密度分布区域，采用导电性能较差、成本较低的材料，如铝Al，从而有利于兼顾导电效果和低加工成本。因此，静电支撑板中的导电件采用导电塞结构，容易兼顾实现的便捷性、高导电均匀性、设计的灵活性和低成本。

可以理解的是，同一个静电支撑板中的导电件，可以部分或全部是上述导电膜层结构，也可以部分或全部是上述导电塞，还可以部分或全部是其他适用的导电件结构，本申请对此不作具体限制。

作为优选，上导电接触部211a，或下导电接触部211c，或上导电接触部211a和下导电接触部211c，分别凸出静电支撑板1000的相应表面的厚度范围为2um-10um。具体地，接触部凸出厚度过大，会影响静电吸附效果；相反，接触部凸出厚度过小，容易因形变等原因造成接触不良。而采用上述优选的厚度范围，能够兼顾静电吸附可靠性和电荷充分释放。

综上所述，通过在静电支撑板的基板朝向上绝缘层的第一表面上设有电极；并通过在静电支撑板上开设有多个导电通孔，多个导电通孔与电极在第一表面上错开分布；以及通过对每个导电通孔设有相应的导电件；导电件包括依次连接的上导电接触部、导电连接部和下导电接触部且导电接触部凸出于导电通孔的孔口。由此，不仅能够避免晶圆因真空吸附产生的变形，而且不会在晶圆片上留下残胶，有利于降低破片率。此外，通过设置导电通孔结构，尤其适用于腔体内存在带电离子的工艺和静电放电测试，可避免晶圆上电荷积累，有助于提高产品良率、产品性能和测试可靠性。

本申请还提供了一种静电支撑板组。如图5-7所示，静电支撑板组400包括至少两个上述实施例中的静电支撑板。至少两个静电支撑板中，至少包括第一静电支撑板410和第二静电支撑板420。其中，第一静电支撑板410，用于支撑晶圆500进行背面加工工艺；第二静电支撑板420，用于支撑晶圆500进行晶圆测试或静电放电测试。

其中，晶圆测试（Chip Probing，CP），在整个芯片制作流程中是处于晶圆制造和封装之间的一种测试流程。晶圆制作完成之后，大量未封装的芯片(Die）规则地分布在整个晶圆上，必须经过CP测试检选出符合所有电性参数的芯片进行封装。芯片极微小的焊接管脚需要通过极细的探针（Probe）与测试机台（Tester）连接来进行CP测试。

需要说明的是，背面加工工艺可以是腔体内存在带电离子的工艺，如等离子增强化学气相沉积工艺、离子注入工艺、干式刻蚀工艺等，也可以是其他不涉及带电离子环境的工艺，只要需要支撑板对晶圆进行支撑即可适用，本申请对此不作具体限制。

本申请实施例中，如图8所示，静电支撑板组400还包括定位环430；定位环430包括第一环部431和第二环部432；第一环部431的内径大于第二环部432的内径。

如图5-7所示，第一静电支撑板410的外径、待支撑晶圆500的外径和第二静电支撑板420的外径依次减小。

如图5所示，在第一静电支撑板410与待支撑晶圆500叠置的第一工作状态下，第一环部431用于容置并定位晶圆500。在第一工作状态下，第一静电支撑板410上电后，定位环430和晶圆500被静电吸附于第一静电支撑板410上，定位环430用于通过第一环部431容置并定位晶圆500，防止晶圆500周边翘曲，以及其相对于第一静电支撑板410横向移位。

如图6-7所示，在第二静电支撑板420与待支撑晶圆500叠置的第二工作状态下，第一环部431用于容置并定位晶圆500，第二环部432用于容置并定位第二静电支撑板420。在图7所示的第二状态中，第二静电支撑板420用于防止晶圆500相对于第二静电支撑板420横向移位。

本申请还提供了一种采用静电支撑板组的半导体加工方法，采用上述实施例中的静电支撑板组。如图9所示，该方法包括以下步骤：

步骤601，将晶圆正面朝下放置在第一静电支撑板上。

步骤602，控制第一静电支撑板上电，静电吸附晶圆，进行背面加工工艺。

步骤603，响应于接收到背面加工完成指令，翻转第一静电支撑板，以通过晶圆的背面朝下叠置在第二静电支撑板上。

步骤604，控制第一静电支撑板下电。

步骤605，控制第二静电支撑板上电，静电吸附晶圆，进行晶圆测试或静电放电测试。

步骤606，响应于接收到测试结束指令，控制第二静电支撑板下电。

其中，测试结束指令，为晶圆测试或静电放电测试结束后，接收到的相应的测试结束指令。

根据本申请提供的采用静电支撑板组的半导体加工方法，通过将晶圆正面朝下吸附在第一静电支撑板上，进行背面加工工艺，并响应于接收到背面加工完成指令，翻转第一静电支撑板至第二静电支撑板上，以及通过控制第一静电支撑板下电，控制第二静电支撑板上电，静电吸附晶圆进行晶圆测试或静电放电测试。由此，可避免半导体加工工艺和静电放电测试中晶圆上电荷积累，有助于提高产品良率、产品性能和测试可靠性。

本申请实施例中，第一静电支撑板上的导电件被配置为导电塞；第一静电支撑板包括中间区域和周边区域，中间区域的导电塞的电阻率，低于周边区域的导电塞的电阻率。在带电粒子工艺环境的腔体内，中部区域的带电粒子浓度通常高于周边区域的带电粒子浓度，因此设置中间区域的导电塞的电阻率低于周边区域的导电塞的电阻率，兼顾导电效果和低材料成本。

本申请实施例中，第一静电支撑板的中间区域的导电通孔的面密度，高于其周边区域的导电通孔的面密度，以实现更佳的电荷释放效果。

本申请实施例中，步骤601后，该方法还包括：将定位环430放置在第一静电支撑板410上，构成第一工作状态（见图5），以使定位环430被第一静电支撑板410吸附，来定位晶圆500；响应于接收到背面加工完成指令，翻转吸附有晶圆500和定位环430的第一静电支撑板410，叠置于第二静电支撑板420上，构成第二工作状态（见图6）。

具体地，在图5中的第一工作状态下，第一静电支撑板410上电后，可进行背面加工工艺。

在图6中的第二工作状态下，第一静电支撑板410下电，移去，构成图7中的第二工作状态。而后第二静电支撑板420上电，吸附晶圆500，可进行静电放电测试。

需要说明的是，在附图中，为了清楚，层、区、组件的尺寸以及其相对尺寸可能被夸大。其中自始至终相同或类似的标号表示相同或类似的组件或具有相同或类似功能的组件。

应当明白，当结构或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它组件或层时，其可以直接地在其他组件或层上、与之相邻、连接或耦合到其他组件或层，或者可以存在居间的组件或结构。相反，当结构被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其他组件或层时，则不存在居间的结构或层。应当明白，尽管可使用术语第一、第二等描述各种组件、部件、区、层和/或部分，这些组件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个组件、部件、区、层或部分与另一个组件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一组件、部件、区、层或部分可表示为第二组件、部件、区、层或部分。而当讨论的第二组件、部件、区、层或部分时，并不表明本公开必然存在第一组件、部件、区、层或部分。

本领域普通技术人员可以理解：以上所述仅为本申请的优选实施例而已，并不用于限制本申请，尽管参照前述实施例对本申请进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。