三维集成装置及其制作方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种三维集成装置以及一种三维集成装置的制作方法。

背景技术

三维集成技术可以实现高性能集成互连电路，是获得高性能芯片的一种新技术。在利用三维集成技术制造芯片时，先利用不同的晶圆分别制造一部分电路，然后将形成有电路的晶圆键合在一起，并使晶圆上的电路相互连接，形成一个完整的电路系统，但是现有的三维集成工艺及三维集成装置较为复杂，成本高，仍需改善。

发明内容

为了在实现三维集成的同时，缩短制造周期，降低工艺成本，本发明提供一种三维集成装置和一种三维集成装置的制作方法。

一方面，本发明提供一种三维集成装置，所述三维集成装置包括沿厚度方向依次叠加的第一键合层、第二键合层和第三键合层，所述第一键合层、所述第二键合层和所述第三键合层均包括衬底和设置在相应衬底正面的互连结构，所述第一键合层和所述第二键合层之间形成第一键合界面，所述第二键合层和所述第三键合层之间形成第二键合界面；其中，在所述第一键合界面，设置于所述第一键合层且从背面贯穿相应衬底的第一导通孔与设置于所述第二键合层且位于相应衬底正面的第一键合垫键合；在所述第二键合界面，设置于所述第二键合层且从背面贯穿相应衬底的第二导通孔与设置于所述第三键合层且位于相应衬底正面的第二键合垫键合。

可选的，所述三维集成装置还包括在所述第三键合层的远离所述第二键合层的一侧依次叠加设置的第四键合层、第五键合层、...及第M键合层，各个键合层均包括衬底和设置在衬底正面的互连结构，在第(N-1)键合层和第N键合层之间形成第(N-1)键合界面；其中，在所述第(N-1)键合界面，设置于第(N-1)键合层且从背面贯穿相应衬底的第(N-1)导通孔与设置于第N键合层且位于相应衬底正面的第(N-1)键合垫键合，M为大于等于4的整数，2≦N≦M。

可选的，所述第一键合层包括第一衬底、在所述第一衬底正面设置的第一互连结构和在所述第一衬底背面设置的第一介质层，所述第一导通孔贯穿所述第一介质层和所述第一衬底并与所述第一互连结构电性连接；所述第二键合层包括第二衬底、在所述第二衬底正面设置的第二互连结构、第二介质层和所述第一键合垫，所述第一键合垫穿过所述第二介质层与所述第二互连结构电性连接。

可选的，所述第一介质层的朝向所述第一键合界面的表面设置有第一虚置键合垫，所述第二介质层的朝向所述第一键合界面的表面设置有第二虚置键合垫，所述第一虚置键合垫与所述第二虚置键合垫键合。

可选的，所述第二互连结构包括朝向所述第一键合界面设置的顶金属层，所述第二介质层位于所述顶金属层和所述第一键合界面之间，所述第一键合垫穿过所述第二介质层并与所述顶金属层电性连接。

可选的，所述第二键合层包括在所述第二衬底背面设置的第三介质层，所述第二导通孔贯穿所述第三介质层和所述第二衬底并与所述第二互连结构电性连接；所述第三键合层包括第三衬底、在所述第三衬底正面设置的第三互连结构、第四介质层和所述第二键合垫，所述第二键合垫穿过所述第四介质层与所述第三互连结构电性连接。

可选的，所述三维集成装置还包括引出衬垫，所述引出衬垫设置于所述第一键合层的远离所述第一键合界面的一侧，且与所述第一互连结构电性连接。

可选的，所述三维集成装置包括晶圆级或芯片级的纵向堆叠结构。

一方面，本发明提供一种三维集成装置的制作方法，所述制作方法依次执行的第一步骤和第二步骤；所述第一步骤包括：提供第一晶圆，所述第一晶圆包括第一衬底、在所述第一衬底正面形成的第一互连结构以及在所述第一衬底背面形成的第一介质层；在所述第一衬底背面形成贯穿所述第一介质层和第一衬底的第一导通孔；提供第二晶圆，所述第二晶圆包括第二衬底、在所述第二衬底正面形成第二互连结构和连接所述第二互连结构的第一键合垫；以及，将所述第一晶圆与第二晶圆键合，形成第一键合界面，在所述第一键合界面，所述第一导通孔与所述第一键合垫键合；所述第二步骤包括：在所述第二晶圆背面形成第三介质层和贯穿所述第三介质层和第二衬底的第二导通孔；提供第三晶圆，所述第三晶圆包括第三衬底、在所述第三衬底正面形成的第三互连结构以及与所述第三互连结构连接的第二键合垫；以及，将所述第二晶圆与第三晶圆键合，形成第二键合界面，在所述第二键合界面，所述第二导通孔与所述第二键合垫键合。

可选的，上述制作方法还包括：循环执行所述第二步骤，在所述第三晶圆的远离所述第二晶圆的一侧叠加键合至少一个晶圆，每个晶圆均包括衬底和设置在相应衬底正面的互连结构。

可选的，所述第一步骤中，在所述第一衬底背面形成所述第一导通孔时，还在所述第一介质层背面形成第一虚置键合垫；在所述第二晶圆正面形成所述第一键合垫时，还在所述第二介质层表面形成第二虚置键合垫；在所述第一键合界面，所述第二虚置键合垫与所述第二虚置键合垫键合。

可选的，所述第一步骤中，在所述第一晶圆背面形成所述第一导通孔和所述第一虚置键合垫的步骤包括：在所述第一衬底的背面进行光刻和刻蚀工艺，在第一介质层表面形成至少一个凹槽，并在所述第一晶圆中形成至少一个开孔，所述开孔贯穿所述第一介质层和所述第一衬底并露出所述第一互连结构；以及，在所述开孔和所述凹槽中填充导电材料，所述开孔中的导电材料与所述第一互连结构电性连接而形成所述第一导通孔，所述凹槽中的导电材料形成所述第一虚置键合垫。

可选的，所述第一晶圆中，所述第一衬底正面与一承载基板键合，在将所述第二晶圆和所述第三晶圆键合后，所述制作方法还包括：移除所述承载基板；以及，在所述第一衬底正面形成引出衬垫，所述引出衬垫与所述第一互连结构电性连接。

可选的，在形成所述引出衬垫后，所述制作方法还包括：对包括所述第一晶圆、所述第二晶圆和所述第三晶圆的晶圆级纵向堆叠结构进行切割，得到多个芯片。

本发明提供的三维集成装置在实现三维集成的同时，结构更简洁，便于实现更多层的堆叠键合，有助于节约工序，缩短制造周期，并且便于采用自动化工序实现，可以节约成本。

本发明提供的三维集成装置的制作方法在实现三维集成的同时，工艺流程较现有技术缩短，可以缩短制造周期，并且可采用循环方式进行晶圆堆叠键合，便于采用自动化工序实现多片晶圆集成，可以节约成本。

附图说明

图1是一种三维集成装置的剖面示意图。

图2是本发明实施例的三维集成装置的制作方法的流程示意图。

图3A至图3F是本发明实施例的三维集成装置的制作方法在制作过程中的剖面示意图。

附图标记说明：

10-第一键合层；11、101-承载基板；12、110-第一衬底；12、120-第一互连结构；14-导通孔；15-再布线层；16、230-第一键合垫；20-第二键合层；21、210-第二衬底；22、220-第二互连结构；23、330-第二键合垫；100-第一晶圆；130-第一介质层；100a-凹槽；100b-开孔；140-第一导通孔；150-第一虚置键合垫；200-第二晶圆；240-第二介质层；250-第二虚置键合垫；260-第三介质层；270-第二导通孔；280-第三虚置键合垫；300-第三晶圆；310-第三衬底；320-第三互连结构；340-第四介质层；350-第四虚置键合垫；160-引出衬垫。

具体实施方式

以下结合附图和具体实施例对本发明的三维集成装置及其制作方法作进一步详细说明。根据下面的说明，本发明的优点和特征将更清楚。应当理解，说明书的附图均采用了非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。需要说明的是，本文所呈现的方法中各步骤的顺序并非必须是执行这些步骤的唯一顺序，一些所述的步骤可被省略和/或一些本文未描述的其它步骤可被添加到该方法。

图1是一种三维集成装置的剖面示意图。参照图1，该三维集成装置包括相互键合的第一键合层10和第二键合层20，第一键合层10包括承载基板11和位于承载基板11上的第一衬底12，在第一衬底12的正面设置有第一互连结构13，背面设置有连接第一互连结构13的导通孔14、再布线层15(Redistribution Layer，RDL)和第一键合垫16，第二键合层20包括第二衬底21和在第二衬底21正面设置的第二互连结构22以及连接第二互连结构22的第二键合垫23，在第一键合层10和第二键合层20的键合界面，第一键合层10的第一键合垫16和第二键合层20的第二键合垫23键合在一起。可以看出，图1所示的三维集成装置结构复杂，第一键合层10在键合之前需要经过多次光刻工艺，如需要在第一衬底12背面采用不同光罩制作再布线层15以及第一键合垫16的不同深度部分，工艺复杂，成本高，不利于进行三层以上键合层的键合。此外，该三维集成装置中，在设置第一键合垫16的位置时，需要避免第一键合垫16的纵向部分与导通孔14在第一衬底12背面的正投影交叠(overlap)，以减少应力积聚，这限制了导通孔14的设计灵活度。

本发明实施例包括一种三维集成装置及一种三维集成装置的制作方法，相对于如图1所示的三维集成装置及其制作工艺，可以在实现各个键合层三维集成的基础上，简化三维集成装置的结构，节约工艺，缩短制造周期，更便于自动化实现，有助于降低制作三维集成装置的工艺成本，实现更多键合层的集成。

图2是本发明实施例的三维集成装置的制作方法的流程示意图。参照图2，本发明实施例的三维集成装置的制作方法包括依次执行的第一步骤S1和第二步骤S2，第一步骤S1完成第一晶圆和第二晶圆的键合，在第一步骤S1的基础上，第二步骤S2完成第二晶圆和第三晶圆的键合。图3A至图3F是本发明实施例的三维集成装置的制作方法在制作过程中的剖面示意图。以下结合图2以及图3A至图3F对本发明实施例的三维集成装置的制作方法作具体的说明。

参照图2和图3A，本发明实施例的三维集成装置的制作方法的第一步骤S1包括：提供第一晶圆100，所述第一晶圆100包括第一衬底110、在第一衬底110正面形成的第一互连结构120以及在第一衬底110的背面形成的第一介质层130。

第一晶圆100例如为硅晶圆或其它半导体基底。第一晶圆100可完成多种半导体工艺处理，第一晶圆100可形成有一个或多个电子元器件。所述电子元器件例如形成在第一衬底110上，而第一互连结构120在电子元器件上方形成，形成所述电子元器件和第一互连结构120的一侧为第一衬底110的正面，与该正面相对的另一侧为第一衬底110的背面。第一衬底110可以为半导体衬底，例如可以为硅衬底、锗(Ge)衬底、锗硅衬底、SOI(绝缘体上硅，Silicon On Insulator)衬底或GOI(绝缘体上锗，Germanium On Insulator)衬底等。所述电子元器件可以包括MOS器件、传感器件、存储器件及无源器件的至少一种，传感器件可以为感光器件等，存储器件可以包括非易失性存储器或随机存储器等，非易失性存储器可以包括NOR型闪存或NAND型闪存等浮栅场效应晶体管或者铁电存储器或相变存储器等，无源器件可以包括电阻或电容等。所述电子元器件可以为平面型器件或立体器件，立体器件例如为Fin-FET(鳍式场效应晶体管)或三维存储器等。所述电子元器件可以由介质材料覆盖，该介质材料可以为叠层结构，可以包括氧化硅、氮化硅或氮氧化硅等，所述第一互连结构120形成于介质材料中，第一互连结构120可以包括导通插塞、过孔及连线层的至少一种，所述连线层可以是一层或多层，第一互连结构120可以包括金属材料，例如可以包括钨、铝和铜等金属中的至少一种。简洁起见，图3A中示意为第一互连结构120的结构表示第一互连结构120中需要作电性引出的金属层，第一互连结构120的其它部分没有示出。

在一些实施例中，第一晶圆100还包括承载基板101(carrier wafer)，所述承载基板101与第一衬底110的正面相对并键合。承载基板101可以在第一衬底110的背面进行半导体工艺时起承载作用。承载基板101可以是晶圆或者其它种类基板，承载基板101上未设置电路结构或者设置的电路结构与第一晶圆100未连接。承载基板101可通过粘接键合或者熔融键合(fusion bonding)与第一衬底110正面键合。本发明不限于此，在另一实施例中，第一晶圆100中，图3A中承载基板101的位置设置的是另一晶圆，该另一晶圆上的电路结构与第一晶圆100互连。以下仍以该处为承载基板101为例进行说明。

由于键合有承载基板101，可将第一晶圆100的背面(即第一衬底110的背面)翻转朝上，以进行背面操作。示例的，可以先减薄第一衬底110的背面，再沉积介质材料，在第一衬底110背面形成第一介质层130。所述第一介质层130可以为同一次沉积过程形成的单层结构或多次沉积过程得到的叠层结构，第一介质层130可以包括氧化硅、氮化硅和NDC(Nitrogen doped Silicon Carbide，掺氮碳化硅)等介质材料中的一种或多种。本实施例中，第一介质层130包括氧化层和覆盖氧化层的NDC层，各层的厚度根据具体情况设定。

参照图2、图3B和图3C，本发明实施例的三维集成装置的制作方法的第一步骤还包括：在第一衬底110背面形成贯穿第一介质层130和第一衬底110的第一导通孔140。

所述第一导通孔140可以采用TSV(硅通孔)工艺制作。在一些实施例中，在第一衬底110背面形成第一导通孔140时，还在第一衬底110背面形成了第一虚置键合垫150(dummypad)，具体可采用如下工艺过程：首先，如图3B所示，在第一衬底110背面进行光刻及刻蚀工艺，在第一介质层130表面形成至少一个凹槽100a，并在第一晶圆100中形成至少一个开孔100b，所述开孔100b贯穿第一介质层130和第一衬底110，并露出第一互连结构120；然后，如图3C所示，在凹槽100a和开孔100b中填充导电材料，所述开孔100b中的导电材料与第一互连结构120电性连接而形成第一导通孔140，所述凹槽100a中的导电材料形成第一虚置键合垫150。所述第一导通孔140和第一虚置键合垫150用于后续与另一晶圆上相应的键合垫键合。本发明实施例在键合之前不再采用专门的工艺制作如图1所示装置中的再布线层15和第一键合垫16，既节约工序，第一导通孔140的位置设置也较为灵活。

所述凹槽100a和开孔100b可以通过不止一次的光刻和刻蚀工艺形成。示例的，首先，利用第一光罩在第一介质层130的远离第一衬底110的表面进行光刻工艺，形成掩模层，然后利用该掩模层刻蚀第一介质层130，在第一介质层130背面形成多个凹槽100a，接着，再利用第二光罩在第一介质层130背面进行光刻工艺形成另一掩模层，然后利用该另一掩模层刻蚀第一介质层130以及下方的第一衬底110和掩埋第一互连结构120的介质材料，从第一介质层130背面开设出上述开孔100b，所述开孔100b用于制作TSV(硅通孔)。所述凹槽100a用于设置不需与第一晶圆100中的电性部件连接的虚置键合垫，因而凹槽100a不需要很深，例如不贯穿第一介质层130，凹槽100a的深度例如在

在凹槽100a和开孔100b中填充的导电材料例如是铜或者其它适合的材料。沉积铜可采用电镀工艺或者化学镀工艺，电镀工艺或者化学镀工艺的具体过程可采用本领域公开的方法。所述导电材料可将凹槽100a和开孔100b填充满，还可延伸覆盖在第一介质层130的背面，因此在凹槽100a和开孔100b中填充导电材料后，还可对第一介质层130的背面进行平坦化(例如采用化学机械研磨(CMP)工艺)，以改善凹槽100a和开孔100b中的导电材料的顶面与凹槽100a和开孔100b外的第一介质层130背面的平整度。

参照图2和图3D，本发明实施例的三维集成装置的制作方法的第一步骤还包括：提供第二晶圆200，第二晶圆200包括第二衬底210、在第二衬底正面形成的第二互连结构220和连接该第二互连结构220的第一键合垫230；然后，将上述第一晶圆100与第二晶圆200键合，形成第一键合界面A1，在所述第一键合界面A1，第一晶圆100上的第一导通孔140和第二晶圆200上的第一键合垫230键合。

第二晶圆200例如为硅晶圆或其它半导体基底。第二晶圆200可完成多种半导体工艺处理，因而第二晶圆200上可形成有与第一晶圆100上同类或不同类的电子元器件，可以根据具体情况设置。例如，电子元器件和第二互连结构220依次在第二衬底210上形成，形成电子元器件和第二互连结构120的一侧为第二衬底210的正面，与该正面相对的另一侧为第二衬底210的背面。简洁起见，图3D中示意为第二互连结构220的结构表示第二互连结构220中需要作电性引出的金属层，第二互连结构220的其它部分没有示出。

参照图3D，第二互连结构220例如具有顶金属层，第二晶圆200在该顶金属层上形成有第二介质层240，第二介质层240也形成在第二衬底210的正面，第一键合垫230穿过第二介质层240并与第二互连结构220的该顶金属层电性连接，可以利用顶金属层和第一键合垫230的图形设计调整第一键合垫230和第一导通孔140的键合位置。

第二晶圆200还可以形成有第二虚置键合垫250，第二虚置键合垫250可以在形成第一键合垫230的过程中在第二介质层240的表面形成。第二虚置键合垫250例如嵌设在第二介质层240表面，第二虚置键合垫250与第一晶圆100上形成的第一虚置键合垫150的设置一方面可以增强键合连接，另一方面可以减少化学机械抛光工艺(CMP)的负载效应带来的表面凹坑缺陷，保证后续工艺的可靠性。第二虚置键合垫250可以不与第二晶圆200中的任何电路结构连接。第一键合垫230和第二虚置键合垫250的上表面例如与第二介质层240的上表面例如经过了CMP处理，以改善平整度。所述第二晶圆200包括设置于第二介质层240表面的第一键合垫230和第二虚置键合垫250，在第一晶圆100和第二晶圆200形成的第一键合界面A1，第一虚置键合垫150与第二虚置键合垫250例如键合在一起。

第一晶圆100和第二晶圆200例如采用混合键合(Hybrid Bonding，HB)键合。通过第一步骤，第一晶圆100上形成了需要进行键合的多个第一导通孔140和多个第一虚置键合垫150，第二晶圆200上形成了与各个第一导通孔140一一对应的多个第一键合垫230以及与各个第一虚置键合垫150一一对应的多个第二虚置键合垫250，其中，相互对应的第一导通孔140和第一键合垫230构成一组并进行键合。在键合时，每组相互对应的第一导通孔140和第一键合垫230上下位置相对(如对准)从而键合在一起(第一键合垫230可形成为键合时能够全部覆盖相应的第一导通孔140的尺寸，以避免偏移导致二者接触面积小)，每组相互对应的第一虚置键合垫150与第二虚置键合垫250上下位置相对(如对准)从而键合在一起。本发明不限于此，在另外的实施例中，至少一个第一虚置键合垫150和至少一个第二虚置键合垫250可以相互错位但有一部分键合在一起；或者，至少一个第一虚置键合垫150和每个第二虚置键合垫250既不对准也不部分错位，因而不与第二虚置键合垫250键合。此外，第一晶圆100上的第一介质层130和第二晶圆200上的第二介质层240也可以键合在一起，当由于尺寸或位置偏差而形成诸如第一键合垫230与第一介质层130、第二虚置键合垫250与第一介质层130等异质界面时，异质界面两侧的材料也可以进行键合。

参照图2和图3E，本发明实施例的三维集成装置的制作方法的第二步骤包括：

首先，在第二晶圆200背面形成第三介质层260和贯穿第三介质层260和第二衬底210的第二导通孔270，在第二晶圆200背面制作第二导通孔270可采用与在第一晶圆100背面制作第一导通孔140类似的工艺，第二导通孔270与第二晶圆200正面的第二互连结构220电性连接，此外，与在第一晶圆100背面形成第一虚置键合垫150类似的，在第二晶圆200背面还可形成设置在第三介质层260表面的第三虚置键合垫280；

然后，提供第三晶圆300，所述第三晶圆300包括第三衬底310、在所述第三衬底310正面形成的第三互连结构320以及与所述第三互连结构320连接的第二键合垫330，第三晶圆300正面还可以形成有第四介质层340和第四虚置键合垫350，第二键合垫330穿过第四介质层340与第三互连结构320电性连接，第四虚置键合垫350例如嵌设在第四介质层340表面；

接着，将第二晶圆200与第三晶圆300键合，形成第二键合界面A2，在所述第二键合界面A2，第二晶圆200上的第二导通孔270与第三晶圆300上的第二键合垫330键合(如对准键合)，此外，第二晶圆200上的第三虚置键合垫280与第三晶圆300上的第四虚置键合垫350也可以键合(如对准键合)，第二晶圆200背面的第三介质层260和第三晶圆300上的第四介质层340也可以键合在一起。在另外的实施例中，至少一个第三虚置键合垫280和至少一个第四虚置键合垫350可以相互错位但有一部分键合在一起；或者，至少一个第三虚置键合垫280和每个第四虚置键合垫350既不对准也不部分错位，因而不与第四虚置键合垫350键合。

经过上述步骤，即形成了包括第一晶圆100、第二晶圆200和第三晶圆300的晶圆级(wafer level)纵向堆叠结构。在一些实施例中，通过循环执行上述第二步骤，可以在第三晶圆300的远离第二晶圆200的一侧叠加键合至少一个晶圆，包括第一晶圆100、第二晶圆200和第三晶圆300在内，这些晶圆中的每个晶圆均包括衬底和设置在相应衬底正面的互连结构，通过循环执行上述第二步骤(如在相应晶圆的背面形成导通孔，并使该导通孔与另一晶圆正面设置的键合垫键合)，可以得到四个以上晶圆堆叠并键合而成的晶圆级纵向堆叠结构，其中各个晶圆的互连结构例如在沿晶圆的厚度方向形成纵向贯通连接。为了避免应力累积，不同晶圆中形成的导通孔可以交错设置，例如，可以通过调整不同晶圆中导通孔的相对位置，使它们在第一衬底110背面的正投影的距离大于设置值(例如通过设置使图3E中第一导通孔140和第二导通孔270的横向距离大于设定值，减少重叠)。

本实施例中，第一晶圆100包括位于第一衬底110正面的承载基板101，在第一晶圆100背面进行的半导体工艺完成之后，该承载基板101可被移除。参照图3F，在一些实施例中，三维集成装置的制作方法还包括移除承载基板101的步骤以及之后在第一晶圆100的正面(即第一衬底110正面)形成引出衬垫160的步骤。示例的，可以先在移除承载基板101后的第一晶圆100正面形成绝缘层，然后利用光刻工艺在该绝缘层上形成掩模层并进行刻蚀工艺，形成贯穿至第一互连结构120的相应引出位置的开口，接着在该开口中沉积导电材料(例如为铝)，形成导电层，然后对该导电层进行刻蚀，形成将第一互连结构120从第一衬底110正面电性引出的引出衬垫160。所述引出衬垫160可作为利用上述方法形成的晶圆级纵向堆叠结构的输入和/或输出端子。经过上述步骤，所形成的晶圆级纵向堆叠结构可包括多个芯片。本发明实施例的三维集成装置的制作方法还可包括对上述方法形成的晶圆级纵向堆叠结构进行切割以获得多个芯片的步骤。本发明实施例的三维集成装置的制作方法所形成的三维集成装置可以包括分离之前利用上述方法获得的晶圆级纵向堆叠结构，也可以包括进一步对所述晶圆级纵向堆叠结构进行切割之后得到的芯片级(chip level)纵向堆叠结构，该芯片级纵向堆叠结构为三维集成芯片。

本发明实施例的三维集成装置的制作方法中，将第一晶圆100背面形成的第一导通孔140与第二晶圆200正面形成的第一键合垫230键合，还将第二晶圆200背面形成的第二导通孔270与第三晶圆300正面形成的第二键合垫330键合，与图1所示结构的制作过程相比，本发明实施例的制作方法在键合界面和导通孔之间不再采用专用光罩分别制作再布线层和键合垫的通孔，在实现三维集成的同时，工艺流程较现有技术缩短，可以缩短制造周期，并且可采用循环方式进行晶圆堆叠键合，便于采用自动化工序实现多片晶圆集成，可以节约成本。而且，本发明实施例利用晶圆背面形成的导通孔进行键合，减少了应力累积，导通孔140、270和对应键合的键合垫的设计也更为灵活。

本发明实施例还包括一种三维集成装置，参照图3F，本发明实施例的三维集成装置包括沿厚度方向依次叠加的第一键合层(可由第一晶圆100形成)、第二键合层(可由第二晶圆200形成)和第三键合层(可由第三晶圆300形成)，所述第一键合层、所述第二键合层和所述第三键合层均包括衬底和设置在衬底正面的互连结构，所述第一键合层和所述第二键合层之间形成第一键合界面A1，所述第二键合层和所述第三键合层之间形成第二键合界面A2；其中，在所述第一键合界面A1，设置于所述第一键合层且从背面贯穿相应衬底的第一导通孔140与设置于所述第二键合层且位于相应衬底正面的第一键合垫230键合，在所述第二键合界面A2，设置于所述第二键合层且从背面贯穿相应衬底的第二导通孔270与设置于所述第三键合层且位于相应衬底正面的第二键合垫330键合。

本发明实施例的三维集成装置可采用本发明实施例描述的如图3A至图3F所示的制作方法获得。所述三维集成装置中的第一键合层、第二键合层和第三键合层可以是晶圆规模尺寸，也可以是芯片规模尺寸，因此，所述三维集成装置可以包括晶圆级或芯片级的纵向堆叠结构，所述三维集成装置可以是采用上述方法获得的晶圆级纵向堆叠结构，也可以包括至少一个采用上述方法获得的三维集成芯片。

一些实施例的三维集成装置中，所述第一键合层可包括第一衬底110、在所述第一衬底110正面设置的第一互连结构120和在第一衬底110背面设置的第一介质层130，所述第一导通孔140贯穿第一介质层130和第一衬底110并与所述第一互连结构120电性连接；所述第二键合层包括第二衬底210、在所述第二衬底210正面设置的第二互连结构220、第二介质层240以及上述第一键合垫230，所述第一键合垫230穿过所述第二介质层240与所述第二互连结构220电性连接。可选的，所述第二键合层中的第二互连结构220可包括朝向第一键合界面A1设置的顶金属层，第二介质层240位于所述顶金属层和第一键合界面A1之间，第一键合垫230穿过所述第二介质层240并与所述顶金属层电性连接。

一些实施例的三维集成装置中，第一介质层130的朝向第一键合界面A1的表面可设置有第一虚置键合垫150，第二介质层240的朝向第一键合界面A1的表面设置有第二虚置键合垫250。在所述第一键合界面A1，不仅上述第一导通孔140和第一键合垫230键合，第一虚置键合垫150也可以与第二虚置键合垫250键合。此外，所述第一键合层中的第一介质层130和所述第二键合层中的第二介质层240也可以相互键合。

一些实施例的三维集成装置中，所述第二键合层可包括在第二衬底210背面设置的第三介质层260，所述第二导通孔270贯穿所述第三介质层260和第二衬底210并与第二互连结构220电性连接。所述第三键合层包括第三衬底310、在所述第三衬底310正面设置的第三互连结构320、第四介质层340以及上述第二键合垫330，所述第二键合垫330穿过所述第四介质层340与所述第三互连结构320电性连接。另外，所述第三介质层260的朝向第二键合界面A2的表面可设置有第三虚置键合垫280，所述第四介质层340的朝向所述第二键合界面A2的表面设置有第四虚置键合垫350，在所述第二键合界面A2，不仅第二导通孔270和第二键合垫330键合，第三虚置键合垫280与所述第四虚置键合垫350也可以键合。此外，所述第二键合层中的第三介质层260和所述第三键合层中的第四介质层340也可以相互键合。

一些实施例中，所述三维集成装置不止包括三个键合层，所述三维集成装置还可以包括在上述第三键合层的远离上述第二键合层的一侧依次叠加设置的第四键合层、第五键合层、...及第M键合层，M为大于等于4的整数，具体层数根据实际情况设置。在包括上述第一键合层、第二键合层和第三键合层的三维集成装置的全部键合层中，各个键合层均包括衬底和设置在相应衬底正面的互连结构，在第(N-1)键合层和第N键合层之间形成第(N-1)键合界面；其中，在所述第(N-1)键合界面，设置于第(N-1)键合层且从背面贯穿相应衬底(即第(N-1)衬底)的第(N-1)导通孔与设置于第N键合层且位于相应衬底(即第N衬底)正面的第(N-1)键合垫键合，2≦N≦M。此外，在相邻两个键合层之间的键合界面，还可形成虚置键合垫之间的键合以及介质层之间的键合，该三维集成装置中各个衬底正面的互连结构可以形成纵向贯通，结构简洁且可靠性较好。

参照图3F，一些实施例的三维集成装置还可包括引出衬垫160，所述引出衬垫160设置于所述第一键合层的远离所述第一键合界面A1的一侧，引出衬垫160可与所述第一键合层中的第一互连结构120电性连接。

本发明实施例的三维集成装置包括多个堆叠并键合在一起的键合层，与图1所示的键合结构相比，本发明实施例的三维集成装置在实现三维集成的同时，结构更简洁，便于实现更多层的堆叠键合，有助于节约工序，缩短制造周期，并且便于采用自动化工序实现，可以节约成本。而且，本发明实施例直接利用衬底背面形成的导通孔进行键合，减少了应力累积，导通孔和与其键合的键合垫的设计也更为灵活。

需要说明的是，本说明书中的实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同和相似的部分互相参见即可。对于实施例公开的结构而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。