具有互相交叉模具布置的半导体封装

技术领域

本公开涉及半导体封装，且特定来说，涉及引线框架及模具化合物形状设计。

背景技术

已知多种半导体封装，其为集成电路(IC)裸片或其它半导体裸片及相关联接合线提供支撑，提供保护使其免受环境影响，且实现所述裸片到印刷电路系统板(PCB)的表面安装且通常是互连。一种常规封装配置包含具有裸片垫及连接到引线的线接合垫的引线框架。

引线框架半导体封装是众所周知的且广泛用于电子行业以容纳、安装及互连多种IC。常规引线框架通常由扁材金属片模压而成，且包含多个金属引线，所述多个金属引线在封装制造期间通过包括多个消耗性“挡杆”的矩形框架围绕中心区以平面布置临时固持在一起。用于半导体裸片的安装垫通过附接到所述框架的“系杆”支撑在中心区中。所述引线从与所述框架成一体的第一端延伸到与裸片垫邻近但间隔开的相对第二端。

在引线框架封装布置上的倒装芯片(也被称为引线框架上的倒装芯片(FCOL))中，在其顶侧表面上的接合垫上具有焊料凸块的凸起裸片安装到引线框架上，其中所述裸片通过焊料凸块的回流接合到所述引线的线接合垫。倒装芯片组装技术由于其在倒装芯片裸片与衬底之间的短互连路径而广泛用于半导体封装，这消除线接合所需的空间且因此减小所述封装的总尺寸。另外，线接合的消除可降低非期望的寄生电感，由此使这种封装配置对高频应用很有吸引力。

塑料半导体封装通常包含用于囊封(若干)半导体裸片的模具化合物。模具化合物通常由顶部及底部模具板塑形，所述顶部及底部模具板具有模具设备的相关联模具腔以具有光滑侧，包含光滑顶侧及光滑底侧，以及所述顶侧与所述底侧之间的光滑侧。在某些相对小尺寸的半导体封装，例如举例来说小外形晶体管(SOT，例如SOT-23)封装及密切相关的SC-70封装中，与顶部模具腔相比，底部模具腔常规上更高(或更厚)。与SOT-23相比，SC-70仅具有更小占用面积。

用于引线半导体封装的引线可包括鸥翼引线，所述鸥翼引线首先从所述半导体封装的模具延伸出一小段距离，接着沿向下方向延伸，且接着再次从所述半导体封装延伸出。鸥翼引线具有与通常用于安装所述半导体封装的焊料的相对较大接触面积的优点，且它们还起到机械弹簧的作用，因此改进所述半导体封装的可靠性。鸥翼引线常用于表面安装半导体封装，例如四方扁平包装(QFP)封装及小外形集成电路(SOIC)封装。

发明内容

提供本发明内容以按简化形式介绍下文在包含所提供附图的具体实施方式中进一步描述的所公开概念的简要选择。本发明内容并不意在限制所主张标的物的范围。

所公开方面认识到，除由本文中被称为互相交叉引线框架(IDLF)之物提供的降低的成本之外，还需要更低成本的引线半导体封装，特别是相对低成本的有引线封装，包含SOT、小外形封装(SOP)及SOIC封装。IDLF通过使用于邻近引线框架单元的引线互相交叉来改进引线框架片(或面板)上的引线框架密度。这通过设计引线框架使得引线的中心位置在所述引线框架单元的相对侧上偏移半个引线节距来实现。这允许邻近单元的引线并排而非端对端，且这为互相交叉引线提供足够空间来实施用于所述引线框架单元的IDLF。

所公开方面始于IDLF且通过提供互相交叉模具布置来实施进一步封装单元成本降低，所述互相交叉模具布置减小引线长度用于提供具有更高封装单元密度的引线框架片。更高单元密度在封装式装置片(或面板)的给定面积中提供更多封装单元，这通常维持与没有所公开的互相交叉模具布置的常规半导体封装相同的个别封装单元面积尺寸(占用面积)。所提供的减小的引线长度实现邻近封装单元之间的减小的间距，同时通常也不收紧给定的引线间距要求。所公开的互相交叉模具布置在本文中被定义为定位在引线框架的引线上方及侧面的交替延伸模具区，以及位于邻近引线之间的凹陷模具区。对于所公开方面，所述引线可为笔直引线，或所述引线可为弯曲引线，例如为鸥翼引线。

所公开方面包含一种半导体封装，其包括：引线框架，其包含多个引线；及半导体裸片，其包含附接到所述引线框架的接合垫，其中所述接合垫电耦合到所述多个引线。所述半导体裸片包括具有半导体表面的衬底，所述半导体表面包含具有耦合到所述接合垫的节点的电路系统。模具化合物囊封所述半导体裸片，所述模具化合物被互相交叉为包括所述多个引线上方的交替延伸模具区及所述多个引线中的邻近者之间的凹陷模具区。

附图说明

现在将参考附图，所述附图不一定按比例绘制。

图1A展示常规SOIC封装片的一部分的俯视图，其中展示显露裸片垫上的半导体裸片及通常将由于模具化合物而不可见的引线的内部分的一个完整SOIC封装，且展示裸片垫上的第二完整SOIC封装。可见，所述片具有IDLF布置。所述引线在图1B中被展示为鸥翼引线，图1B展示图1A中所展示的常规SOIC封装的单个单元的横截面视图。

图2A展示实例SOIC封装片的一部分的俯视图，其中展示显露被展示为笔直引线的引线的裸片垫上的半导体裸片的一个完整SOIC封装，其中内部分通常将由于模具化合物而不可见。模具化合物的模具布置是互相交叉的，可见其包括定位在引线框架的引线上方及侧面的交替延伸模具区，以及位于所述引线之间的凹陷模具区。

图2B是被展示为线接合封装的SOIC封装的单个单元的横截面视图，所述线接合封装包含笔直引线及如图2A中所展示的互相交叉模具布置，所述互相交叉模具布置包含以简化方式用侧壁部分描绘表示的延伸模具区及凹陷模具区。

图2C是被展示为倒装芯片封装的SOIC封装的单个单元的横截面视图，所述倒装芯片封装包含笔直引线，具有以与图2B中相同的简化方式展示的图2A中所展示的互相交叉模具布置，但现在所述模具布置还展示所公开的倒置式模具构形，所述倒置式模具构形包含所展示的较高顶部模具部分及所展示的较短底部模具部分，其整个作为顶部模具部分。如所展示的引线几乎完全是笔直引线(包含内部分)。

图3A展示具有常规模具高度分配配置的常规SOT封装的透视立体视图，所述模具高度分配配置具有与顶部模具部分的高度相比更高的底部模具部分。图3B是更清楚地展示与顶部模具部分的高度相比更高的底部模具部分的SOT封装的侧视图。

图3C到3E展示具有包括倒置式模具高度分配配置的模具布置的SOT封装。可见，与上文关于图3A中展示的常规SOT封装所展示的引线相比，所述引线在长度上更短。图3C是包含线接合的实例SOT封装的透视立体视图，所述SOT封装具有带有倒置式模具高度配置的模具布置，所述倒置式模具高度配置包括与底部模具部分相比更高的顶部模具部分。图3D展示经配置为倒装芯片封装的实例SOT封装的透视立体视图，所述倒装芯片封装具有带有模具高度分配构形的模具布置，所述模具高度分配构形经配置以具有与底部模具部分相比更高的顶部模具部分。图3E是所述SOT封装或更清楚地展示包括与底部模具部分的高度相比更高的顶部模具部分的倒置式模具高度分配构形的SOT封装的侧视图。

具体实施方式

参考附图来描述实例方面，其中类似参考数字用来表示类似或等效元件。所说明的动作或事件排序不应被认为是限制性的，因为一些动作或事件可能按不同顺序发生及/或与其它动作或事件同时发生。此外，实施根据本公开的方法论可能不需要一些所说明动作或事件。

而且，如本文中在没有进一步限定的情况下使用的术语“连接到”或“与…连接”(等)意在描述间接或直接电连接。因此，如果第一装置“连接”到第二装置，那么那个连接可为通过其中在路径中仅存在寄生现象的直接电连接，或通过经由包含其它装置及连接的中间项目的间接电连接。对于间接连接，中间项目通常不修改信号的信息，但可调整其电流电平、电压电平及/或功率电平。

图1A展示常规SOIC封装片的一部分的俯视图，其中显露裸片垫132上的半导体裸片120及通常将由于模具化合物191而不可见的引线131a的内部分的一个完整SOIC封装被展示为100，且裸片垫133上的第二完整SOIC封装被展示为105。模具化合物191的部分被识别为包含模具化合物191周围的框架的模具溢出区域191a。在模具溢出区域191a中，模具化合物191与所述模具化合物的其它部分具有相同厚度，且模具溢出区域191a将出现在模具腔外部的不存在引线框架的所有空间中。

模具化合物191及模具溢出区域191a两者的边界都由界定矩形的虚线展示。可见，所述片的引线框架具有IDLF布置。系杆被展示为137，且引线被展示为131，包含内引线部分131a(在模具化合物191内)，其中引线131可为如下文所描述的图1B中所展示的鸥翼引线。可见，用于常规SOIC封装100、105的模具化合物191在所有其侧面上具有所展示的光滑模具外形。常规SOIC封装片的单元到单元节距可为6.3mm。

图1B是图1A中所展示的常规SOIC封装100的单个单元的横截面视图，其展示顶侧朝上安装在裸片垫132上的半导体裸片120，半导体裸片120包含电连接到接合垫121的电路系统180。半导体裸片120上的电路系统180包括可形成在例如硅的块状衬底材料上的外延层中的电路元件(包含晶体管，且通常是二极管、电阻器、电容器等)，其中电路元件一起配置用于通常实现至少一个电路功能。实例电路功能包含晶体管、模拟(例如，放大器或功率转换器)、射频(RF)、数字或非易失性存储器功能。接合垫121通过接合线146线接合到在图1B中被展示为130的引线框架的引线131的内引线部分131a。引线131被展示为鸥翼引线。

图2A展示实例SOIC封装片的一部分的俯视图，其中显露裸片垫132上的半导体裸片120及被展示为笔直引线的引线231的内引线部分231a的一个完整SOIC封装被展示为200，其中内部分231a通常将由于使侧互相交叉的模具布置291而不可见。还存在被展示为205的完整第二SOIC封装。半导体封装还可包括小外形晶体管(SOT)封装或塑料小外形封装(SOP)。可见，模具化合物布置(模具布置)291的互相交叉方面包括定位在引线框架的引线231上方及侧面的交替延伸模具区291e，以及位于引线231中间的凹陷模具区291r。延伸模具区291e延伸超过凹陷模具区291r的距离可在0.2mm与1mm之间。

图2A中所展示的实例SOIC封装片的单元到单元节距是4.66mm，其相对于图1A中所展示的常规SOIC封装片的单元到单元到单元节距有所减小。可见，引线框架缺少上文在图1A中被展示为系杆137的任何系杆。

所公开方面还包含将具有鸥翼引线的常规半导体封装(例如具有常规模具布置(其中所有平面侧具有鸥翼引线)的常规SOIC封装100)重新设计为具有互相交叉模具布置及非鸥翼引线的所公开半导体封装，从而导致封装单元密度的增加，同时再次实现保持相同的封装占用面积及引线间距。下文所描述的图2B及图2C示范这种所公开重新设计。所公开引线的顶部的位置也可在通过采用下文所描述的被称为倒置式模具布置的特征进行转换之前位于与常规半导体封装100相比更低的位置处。已发现，通过将非鸥翼引线(例如，笔直引线)与互相交叉模具化合物组合的这种封装转换为所述片提供高33％的封装式单元密度。

图2B是被展示为线接合封装200的SOIC封装的单个单元的横截面视图，所述线接合封装包含笔直引线231及包含互相交叉侧的模具布置291，如图2A中所展示，所述模具布置包括通过展示SOIC封装200的侧壁的一部分以简化方式描绘的延伸模具区291e及凹陷模具区291r。还展示包含半导体裸片120的SOIC封装200，所述半导体裸片包含连接到顶侧朝上附接到裸片垫132的接合垫121的电路系统180，其中接合垫121通过接合线146线接合到引线框架的引线231的内引线部分231a。图2B还展示进一步包含沿高度方向整个作为顶部模具部分的倒置式模具布置的模具布置291，所述倒置式模具布置可使用仅具有顶部模具腔而没有底部模具腔的模制设备来实现。然而，倒置式模具布置也可利用经配置以提供与底部模具部分相比高出至少50％的顶部模具部分的顶部模具腔及底部模具腔两者。

图2C是被展示为倒装芯片封装250的SOIC封装的单个单元的横截面视图，所述倒装芯片封装包含具有模具布置291的笔直引线231，所述模具布置包含互相交叉侧，其包括通过展示SOIC封装的侧壁的一部分再次以简化形式描绘的图2A及图2B(及简化形式)中所展示的延伸模具区291e及凹陷模具区291r。图2C也再次展示模具布置291，所述模具布置整个是顶部模具。如所展示的引线231的外部分几乎完全是笔直引线。还展示半导体裸片120，所述半导体裸片使其接合垫121与所述接合垫上的焊料127一起倒装芯片安装到引线框架的引线231的内引线部分231a上。

图3A展示具有常规模具高度分配布置的常规SOT封装300的透视立体视图，所述模具高度分配布置具有与顶部模具部分316相比更高的底部模具部分315。还展示包含连接到倒装芯片安装到引线框架的引线331上的接合垫121(未展示)的电路系统180的半导体裸片120。图3B是更清楚地展示与顶部模具部分316的高度相比更高的底部模具部分315的SOT封装300的侧视图。

另一所公开方面包括本文中被定义为与底部模具部分的高度相比更高的顶部模具部分的倒置式模具布置，如上文关于图2B及2C所描述。这个所公开方面可应用于SOT封装，例如SOT-23及SC-70。这个方面也可应用于具有高底部模具腔及较短(不太高)顶部模具腔的封装。然而，SOIC及大多数SOP通常具有对称模具腔深度设计。使底部模具部分高于顶部模具部分的不对称模具腔设计经常出现在相对微小的封装中，例如SOT-23及SC-70中。使底部模具部分高于顶部模具部分的原因是为了使底部模具部分能够为裸片接合及接合线或引线框架上/上方的倒装芯片球形接合分配足够的空间。

所公开的倒置式模具设计减小引线长度，这提供更高的单元密度。已发现，IDLF与倒置式模具的组合实现SOT及类似半导体封装的显著更高的单元密度设计，例如30％与50％之间的密度提高。

图3C到3E展示具有倒置式模具高度分配布置的SOT封装。引线现在被展示为391，可见与上文关于图3A中展示的已知SOT封装300所展示的引线331相比在长度上更短。图3C是包含线接合146的实例SOT封装350的透视立体视图，所述SOT封装具有包括倒置式模具高度分配布置的模具布置，所述倒置式模具高度分配布置包括与底部模具部分365相比更高的顶部模具部分366。还展示包含连接到通过线接合146线接合到引线391的接合垫121的电路系统180的半导体裸片120。

图3D展示经配置为倒装芯片封装的实例SOT封装380的透视立体视图，所述倒装芯片封装具有包括倒置式模具高度分配的模具布置，所述模具高度分配包括与底部模具部分365相比更高的顶部模具部分366。还展示包含连接到倒装芯片安装到引线框架的引线391上的接合垫121的电路系统180的半导体裸片120。图3E是SOT封装350或更清楚地展示包括与底部模具部分365的高度相比更高的顶部模具部分366的倒置式模具高度分配模具布置的SOT封装380的侧视图。

所公开方面适用于线接合封装及倒装芯片封装两者，且包含优于常规封装的若干优点。关于所公开的互相交叉模具布置，封装外形被改变且可符合JEDEC标准占用面积。如上文所描述的这种所公开的互相交叉模具布置导致尤其是SOIC封装的更高单元密度，因为存在用来指派13岁互相交叉模具主体形状以减小单元到单元节距的空间。互相交叉模具布置还具有增加爬电距离的优点，这有助于高电压应用。为了防止尤其是高压应用的静电放电(ESD)损坏，需要足够的引线到引线距离。已认识到，空气不是填充在引线之间用于防止ESD的良好材料。不导电、高体积电阻的模具化合物适合填充在引线到引线之间用于防止ESD。另外，互相交叉突起形状自身在暴露于模具主体外部的地方物理上延伸引线到引线距离。

所公开方面可集成到多种组装流程中以形成多种不同半导体封装及相关产品。半导体封装可包括单个半导体裸片或多个半导体裸片，例如包括多个堆叠式半导体裸片或横向定位半导体裸片的配置。可使用多种封装衬底。半导体裸片中可包含其中的各种元件及/或其上的层，包含势垒层、电介质层、装置结构、有源元件及无源元件，包含源极区、漏极区、位线、基极、发射极、集电极、导线、导电通路等。此外，半导体裸片可由多种工艺形成，包含双极、绝缘栅双极晶体管(IGBT)、CMOS、BiCMOS及MEMS。

本公开相关领域的技术人员将明白，在所主张发明的范围内可对所公开方面进行许多变动，且在不背离本公开的范围的情况下可对上述方面进行进一步添加、删除、替换及修改。