拼接控制设备的初始化方法以及拼接控制设备

技术领域

本发明涉及设备控制技术领域，尤其涉及一种拼接控制设备的初始化方法以及拼接控制设备。

背景技术

随着智慧城市的大力推广，安防类的拼接控制设备越来越普及，拼接控制设备由多个机框组成，每个机框又有多张输入输出板卡组成，每张板卡由多个芯片组成。在这样的情况下，去启动拼控设备的时候，需要对每张输入输出板卡的采集、输出芯片进行初始化，只有当所有芯片初始化完成以后，拼接控制设备才能正常的启动，此时设备启动时间会很长，会严重降低工作效率，同时影响用户的体验效果。

发明内容

本发明提供了一种拼接控制设备的初始化方法以及拼接控制设备，以向板卡下挂的芯片快速传输配置数据进行初始化，降低设备启动时间，提高设备开机时间及工作效率。

根据本发明的一方面，提供了一种拼接控制设备的初始化方法，所述方法包括：

中央处理器将待配置器件的至少两个寄存器配置数据进行组合得到对应目标事务层包；

所述中央处理器向现场可编程门阵列发送所述目标事务层包；在所述拼接控制设备中，所述中央处理器下挂配置至少一个现场可编程门阵列，每个所述现场可编程门阵列下挂配置至少一个待配置器件，每个所述待配置器件配置有寄存器；

所述现场可编程门阵列解析所述目标事务层包，并采用解析出的寄存器配置数据向对应待配置器件的寄存器进行数据写入，以对所述待配置器件初始化。

可选的，所述中央处理器将待配置器件的至少两个寄存器配置数据进行组合得到对应目标事务层包，包括：

所述中央处理器确定待配置器件地址以及所述待配置器件对应的待配置寄存器地址与待配置寄存器参数值；

针对每个待配置寄存器，按照预设数据拼接格式将待配置寄存器归属的待配置器件地址、待配置寄存器地址以及待配置寄存器参数值进行拼接，得到对应待配置寄存器的寄存器配置数据；

采用不同待配置寄存器的寄存器配置数据进行组合得到目标事务层包。

可选的，采用不同待配置寄存器的寄存器配置数据进行组合得到目标事务层包，包括：

将拼接得到的不同待配置寄存器的寄存器配置数据依次保存到所述中央处理器预先申请的内存中，组成包括有多个寄存器配置数据的目标事务层包。

可选的，采用不同待配置寄存器的寄存器配置数据进行组合得到目标事务层包，还包括：

依据所述中央处理器与所述现场可编程门阵列之间高速串行计算机扩展总线标准的总线传输限制大小，确定每次传输的目标事务层包中所能包含的寄存器配置数据量，以使组合的目标事物层包小于或等于总线传输限制大小。

可选的，所述中央处理器向现场可编程门阵列发送所述目标事务层包，包括：

所述中央处理器采用高速串行计算机扩展总线标准的直接存储器访问方式发送所述目标事务层包到所述现场可编程门阵列。

可选的，所述现场可编程门阵列解析所述目标事务层包，包括：

从所述现场可编程门阵列对应的同步动态随机存储器中，获取从所述中央处理器接收并存放的所述目标事务层包；

所述现场可编程门阵列对所述目标事务层包进行数据包解析，得到每个待配置器件的待配置寄存器的寄存器配置数据。

可选的，采用解析出的寄存器配置数据向对应待配置器件的寄存器进行数据写入，包括：

所述现场可编程门阵列按照解析出的每个待配置寄存器的寄存器配置数据中的待配置寄存器归属的待配置器件地址与待配置寄存器地址，向对应待配置器件的待配置寄存器写入待配置寄存器参数值；

其中，不同待配置寄存器的待配置寄存器参数值采用各自对应的所述现场可编程门阵列与下挂的待配置器件之间的两线式串行总线进行同步传输。

根据本发明的另一方面，提供了一种拼接控制设备，所述拼接控制设备包括中央处理器、现场可编程门阵列、待配置器件和寄存器；所述中央处理器下挂配置至少一个现场可编程门阵列，每个所述现场可编程门阵列下挂配置至少一个待配置器件，每个所述待配置器件配置有寄存器；其中：

所述中央处理器，用于将待配置器件的至少两个寄存器配置数据进行组合得到对应目标事务层包，以及向现场可编程门阵列发送所述目标事务层包；

所述现场可编程门阵列，用于解析所述目标事务层包，并采用解析出的寄存器配置数据向对应待配置器件的寄存器进行数据写入，以对所述待配置器件初始化。

可选的，所述中央处理器还用于：

确定待配置器件地址以及所述待配置器件对应的待配置寄存器地址与待配置寄存器参数值；

针对每个待配置寄存器，按照预设数据拼接格式将待配置寄存器归属的待配置器件地址、待配置寄存器地址以及待配置寄存器参数值进行拼接，得到对应待配置寄存器的寄存器配置数据；

采用不同待配置寄存器的寄存器配置数据进行组合得到目标事务层包。

可选的，所述现场可编程门阵列还用于：

从所述现场可编程门阵列对应的同步动态随机存储器中，获取从所述中央处理器接收并存放的所述目标事务层包；

对所述目标事务层包进行数据包解析，得到每个待配置器件的待配置寄存器的寄存器配置数据。

本发明实施例的技术方案，中央处理器将待配置器件的至少两个寄存器配置数据进行组合得到对应目标事务层包；中央处理器向现场可编程门阵列发送目标事务层包；在拼接控制设备中，中央处理器下挂配置至少一个现场可编程门阵列，每个现场可编程门阵列下挂配置至少一个待配置器件，每个待配置器件配置有寄存器；现场可编程门阵列解析目标事务层包，并采用解析出的寄存器配置数据向对应待配置器件的寄存器进行数据写入，以对待配置器件初始化。本技术方案，能够向待配置器件快速传输配置数据进行初始化，降低了设备启动时间，提高了设备开机时间及工作效率，提升了用户的使用体验。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据本发明实施例一提供的一种拼接控制设备的初始化方法的流程图；

图2是根据本发明实施例一提供的一种目标事务层包的示意图；

图3是根据本发明实施例二提供的一种拼接控制设备的初始化方法的流程图；

图4是根据本发明实施例三提供的一种拼接控制设备的结构示意图；

图5是根据本发明实施例三提供的一种拼接控制设备的布局示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”“目标”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

实施例一

图1为本发明实施例一提供的一种拼接控制设备的初始化方法的流程图，本实施例可适用于对拼接控制设备进行快速初始化的情况，该方法可以由拼接控制设备来执行。如图1所示，该方法包括：

S110，中央处理器将待配置器件的至少两个寄存器配置数据进行组合得到对应目标事务层包。

其中，待配置器件可以是指等待被配置的器件。示例性的，待配置器件可以是模数转换芯片或者数模转换芯片等。寄存器配置数据可以是指用于配置寄存器的数据。示例性的，寄存器配置数据可以包括寄存器地址和寄存器配置值。目标事务层包可以是指采用高速串行计算机扩展总线标准的拼接控制设备的事务层数据包。其中，高速串行计算机扩展总线标准可以是指高速串行点对点双通道高带宽传输的数据传输标准。拼接控制设备可以用于将一路信号分割为多个显示单元，并将分割后的显示单元信号输出到多个显示终端，以实现用多个显示屏拼接组成一个完整图像。

本实施例中，可以通过中央处理器将待配置器件的至少两个寄存器配置数据进行组合得到对应目标事务层包。示例性的，可以将待配置器件的至少两个寄存器配置数据按照寄存器地址从小到大或者从大到小的顺序进行顺次拼接组合，也可以将待配置器件的至少两个寄存器配置数据进行随机拼接组合，本实施例对寄存器配置数据的组合方式不做任何限制。

S120，中央处理器向现场可编程门阵列发送目标事务层包；在拼接控制设备中，中央处理器下挂配置至少一个现场可编程门阵列，每个现场可编程门阵列下挂配置至少一个待配置器件，每个待配置器件配置有寄存器。

其中，现场可编程门阵列可以是指一种高性能可编程逻辑器件。本实施例中，在得到对应目标事务层包之后，可以通过中央处理器向现场可编程门阵列发送目标事务层包。示例性的，可以由中央处理器利用高速串行计算机扩展总线接口向现场可编程门阵列发送目标事务层包，也可以通过无线通信方式发送目标事务层包，本实施例对目标事务层包的传输方式不做任何限定。其中，在拼接控制设备中，中央处理器下挂配置至少一个现场可编程门阵列，每个现场可编程门阵列下挂配置至少一个待配置器件，每个待配置器件配置有寄存器。例如，中央处理器下挂配置两个现场可编程门阵列，每个现场可编程门阵列下挂配置四个待配置器件，每个待配置器件配置有一百个寄存器。

可选的，中央处理器向现场可编程门阵列发送目标事务层包，包括：中央处理器采用高速串行计算机扩展总线标准的直接存储器访问方式发送目标事务层包到现场可编程门阵列。其中，直接存储器访问方式可以理解为将数据从一个地址空间复制到另一个地址空间，提供在外设和存储器之间或者存储器和存储器之间的高速数据传输的一种方式。本实施例中，可以由中央处理器采用高速串行计算机扩展总线标准的直接存储器访问方式将目标事务层包发送到现场可编程门阵列。本方案通过这样的设置，可以实现目标事务层包的快速传输。

S130，现场可编程门阵列解析目标事务层包，并采用解析出的寄存器配置数据向对应待配置器件的寄存器进行数据写入，以对待配置器件初始化。

本实施例中，当现场可编程门阵列接收到中央处理器发送的目标事务层包之后，可以通过现场可编程门阵列对目标事务层包进行解析，并采用解析出的寄存器配置数据向对应待配置器件的寄存器进行数据写入，以对待配置器件初始化。示例性的，假设寄存器配置数据中包含寄存器地址和寄存器配置值，当现场可编程门阵列接收到中央处理器发送的目标事务层包之后，可以通过解析目标事务层包得到至少两个寄存器地址及其对应的寄存器配置值。然后可以根据寄存器地址找到待配置器件下挂的寄存器，并将解析出的寄存器配置值写入对应的寄存器，从而实现对待配置器件的初始化。

本发明实施例的技术方案，中央处理器将待配置器件的至少两个寄存器配置数据进行组合得到对应目标事务层包；中央处理器向现场可编程门阵列发送目标事务层包；在拼接控制设备中，中央处理器下挂配置至少一个现场可编程门阵列，每个现场可编程门阵列下挂配置至少一个待配置器件，每个待配置器件配置有寄存器；现场可编程门阵列解析目标事务层包，并采用解析出的寄存器配置数据向对应待配置器件的寄存器进行数据写入，以对待配置器件初始化。本技术方案，能够向待配置器件快速传输配置数据进行初始化，降低了设备启动时间，提高了设备开机时间及工作效率，提升了用户的使用体验。

在本实施例中，可选的，中央处理器将待配置器件的至少两个寄存器配置数据进行组合得到对应目标事务层包，包括：中央处理器确定待配置器件地址以及待配置器件对应的待配置寄存器地址与待配置寄存器参数值；针对每个待配置寄存器，按照预设数据拼接格式将待配置寄存器归属的待配置器件地址、待配置寄存器地址以及待配置寄存器参数值进行拼接，得到对应待配置寄存器的寄存器配置数据；采用不同待配置寄存器的寄存器配置数据进行组合得到目标事务层包。

其中，待配置器件地址可以是指待配置器件的物理地址。待配置寄存器可以是指等待被配置的寄存器。待配置寄存器地址可以是指待配置寄存器的物理地址。例如，可以通过指针方式寻找待配置器件地址和待配置寄存器地址。待配置寄存器参数值可以用于对待配置寄存器进行参数配置。预设数据拼接格式可以是指预先设置的寄存器配置数据的拼接方式。示例性的，可以将预设数据拼接格式设置为待配置器件地址、待配置寄存器地址和待配置寄存器参数值的顺次拼接，或者待配置寄存器地址、待配置寄存器参数值和待配置器件地址的顺次拼接，本实施例对预设数据拼接格式不做任何限定，可以根据实际需求进行灵活设置。

本实施例中，首先由中央处理器确定待配置器件地址、与待配置器件对应的待配置寄存器地址以及待配置寄存器参数值，然后针对每个待配置寄存器，按照预设数据拼接格式将待配置寄存器归属的待配置器件地址、待配置寄存器地址以及待配置寄存器参数值进行拼接，得到对应待配置寄存器的寄存器配置数据。示例性的，寄存器配置数据可以是8bit待配置器件地址、8bit待配置寄存器地址、8bit待配置寄存器参数值和8bit标志位的顺次拼接，即一组寄存器配置数据是一组32bit数据。进而可以将不同待配置寄存器的寄存器配置数据进行组合得到目标事务层包。图2为本发明实施例一提供的一种目标事务层包的示意图。如图2所示，一个目标事务层包可以由包头、寄存器配置数据组数、至少两组寄存器配置数据以及包尾组成，且每一组寄存器配置数据都可以由8bit待配置器件地址、8bit待配置寄存器地址、8bit待配置寄存器参数值和8bit标志位组成。其中，寄存器配置数据组数可以用于表征目标事务层包中一共包含多少组寄存器配置数据。

本方案采用这样的设置，可以通过待配置器件地址、待配置寄存器地址以及待配置寄存器参数值拼接的方式得到寄存器配置数据，以便后续能快速找到待配置寄存器。

在本实施例中，可选的，采用不同待配置寄存器的寄存器配置数据进行组合得到目标事务层包，包括：将拼接得到的不同待配置寄存器的寄存器配置数据依次保存到中央处理器预先申请的内存中，组成包括有多个寄存器配置数据的目标事务层包。

本实施例中，可以通过中央处理器预先申请内存，用于存放寄存器配置数据。示例性的，可以按照待配置寄存器地址从小到大或从大到小的顺序，或者按照待配置器件地址从小到大或从大到小的顺序，将拼接得到的不同待配置寄存器的寄存器配置数据依次保存到中央处理器预先申请的内存中，组成包括有多个寄存器配置数据的目标事务层包。

在本实施例中，可选的，采用不同待配置寄存器的寄存器配置数据进行组合得到目标事务层包，还包括：依据中央处理器与现场可编程门阵列之间高速串行计算机扩展总线标准的总线传输限制大小，确定每次传输的目标事务层包中所能包含的寄存器配置数据量，以使组合的目标事物层包小于或等于总线传输限制大小。

其中，总线传输限制大小可以是指高速串行计算机扩展总线标准允许的总线最大数据传输量大小。寄存器配置数据量可以是指寄存器配置数据的最大传输量。本实施例中，可以根据中央处理器与现场可编程门阵列之间高速串行计算机扩展总线标准的总线传输限制大小，计算出一个目标事物层包一次能传输多少数据，从而确定出每次传输的目标事务层包中所能包含的寄存器配置数据量，以使组合的目标事物层包小于或等于总线传输限制大小，即可以根据总线传输限制大小来限制目标事务层包一次传输数据量的多少。

本方案通过这样的设置，可以有效避免因目标事务层包中寄存器配置数据量过大而导致目标事务层包传输失败的问题。

实施例二

图3为本发明实施例二提供的一种拼接控制设备的初始化方法的流程图，本实施例以上述实施例为基础进行优化。具体优化为：现场可编程门阵列解析目标事务层包，包括：从现场可编程门阵列对应的同步动态随机存储器中，获取从中央处理器接收并存放的目标事务层包；现场可编程门阵列对目标事务层包进行数据包解析，得到每个待配置器件的待配置寄存器的寄存器配置数据。

如图3所示，本实施例的方法具体包括如下步骤：

S310，中央处理器将待配置器件的至少两个寄存器配置数据进行组合得到对应目标事务层包。

S320，中央处理器向现场可编程门阵列发送目标事务层包；在拼接控制设备中，中央处理器下挂配置至少一个现场可编程门阵列，每个现场可编程门阵列下挂配置至少一个待配置器件，每个待配置器件配置有寄存器。

S330，从现场可编程门阵列对应的同步动态随机存储器中，获取从中央处理器接收并存放的目标事务层包。

其中，同步动态随机存储器可以是指具有同步接口的动态随机存取内存。本实施例中，在中央处理器向现场可编程门阵列发送目标事务层包时，可以通过同步动态随机存储器对目标事务层包进行接收和存储，然后可以由现场可编程门阵列从对应的同步动态随机存储器中获取目标事务层包。也就是说，现场可编程门阵列先将来自中央处理器的目标事务层包存储在同步动态随机存储器中，再从同步动态随机存储器中取出来。

S340，现场可编程门阵列对目标事务层包进行数据包解析，得到每个待配置器件的待配置寄存器的寄存器配置数据。

本实施例中，在现场可编程门阵列获取到目标事务层包之后，可以进一步对目标事务层包进行数据包解析，从而得到每个待配置器件的待配置寄存器的寄存器配置数据。示例性的，假设寄存器配置数据包括8bit待配置器件地址、8bit待配置寄存器地址、8bit待配置寄存器参数值和8bit标志位，通过进行数据包解析可以分别得到每个待配置器件的8bit待配置器件地址、8bit待配置寄存器地址、8bit待配置寄存器参数值和8bit标志位。

S350，现场可编程门阵列采用解析出的寄存器配置数据向对应待配置器件的寄存器进行数据写入，以对待配置器件初始化。

本发明实施例的技术方案，从现场可编程门阵列对应的同步动态随机存储器中，获取从中央处理器接收并存放的目标事务层包；现场可编程门阵列对目标事务层包进行数据包解析，得到每个待配置器件的待配置寄存器的寄存器配置数据。本技术方案，采用同步动态随机存储器的方式存储来自中央处理器的目标事务层，增大了空间存储量，加快了数据读写速度，且降低了经济成本，进一步降低了设备启动时间，提高了设备开机时间及工作效率，提升了用户的使用体验。

在本实施例中，可选的，采用解析出的寄存器配置数据向对应待配置器件的寄存器进行数据写入，包括：现场可编程门阵列按照解析出的每个待配置寄存器的寄存器配置数据中的待配置寄存器归属的待配置器件地址与待配置寄存器地址，向对应待配置器件的待配置寄存器写入待配置寄存器参数值；其中，不同待配置寄存器的待配置寄存器参数值采用各自对应的现场可编程门阵列与下挂的待配置器件之间的两线式串行总线进行同步传输。

其中，两线式串行总线可以是指一种两线式的串行通信总线。本实施例中，在现场可编程门阵列解析得到每个待配置器件的待配置器件地址、待配置寄存器地址和待配置寄存器参数值之后，可以根据每个待配置寄存器归属的待配置器件地址与待配置寄存器地址，向对应待配置器件的待配置寄存器写入待配置寄存器参数值。具体的，现场可编程门阵列与其下挂的全部待配置器件之间都可以通过两线式串行总线分别连接，从而能实现不同待配置寄存器的待配置寄存器参数值的同步传输，使得不同待配置寄存器的待配置寄存器参数值能够同时写入对应寄存器中。

本方案通过这样的设置，可以通过两线式串行总线实现不同待配置寄存器的待配置寄存器参数值的同步传输，从而提高了数据传输效率。

实施例三

图4为本发明实施例三提供的一种拼接控制设备的结构示意图，该设备可执行本发明任意实施例所提供的拼接控制设备的初始化方法，具备执行方法相应的功能模块和有益效果。如图4所示，该设备包括中央处理器、现场可编程门阵列、待配置器件和寄存器；所述中央处理器下挂配置至少一个现场可编程门阵列，每个所述现场可编程门阵列下挂配置至少一个待配置器件，每个所述待配置器件配置有寄存器；其中：

所述中央处理器，用于将待配置器件的至少两个寄存器配置数据进行组合得到对应目标事务层包，以及向现场可编程门阵列发送所述目标事务层包；

所述现场可编程门阵列，用于解析所述目标事务层包，并采用解析出的寄存器配置数据向对应待配置器件的寄存器进行数据写入，以对所述待配置器件初始化。

可选的，所述中央处理器还用于：

确定待配置器件地址以及所述待配置器件对应的待配置寄存器地址与待配置寄存器参数值；

针对每个待配置寄存器，按照预设数据拼接格式将待配置寄存器归属的待配置器件地址、待配置寄存器地址以及待配置寄存器参数值进行拼接，得到对应待配置寄存器的寄存器配置数据；

采用不同待配置寄存器的寄存器配置数据进行组合得到目标事务层包。

可选的，所述中央处理器还用于：

将拼接得到的不同待配置寄存器的寄存器配置数据依次保存到所述中央处理器预先申请的内存中，组成包括有多个寄存器配置数据的目标事务层包。

可选的，所述中央处理器还用于：

依据所述中央处理器与所述现场可编程门阵列之间高速串行计算机扩展总线标准的总线传输限制大小，确定每次传输的目标事务层包中所能包含的寄存器配置数据量，以使组合的目标事物层包小于或等于总线传输限制大小。

可选的，所述中央处理器还用于：

采用高速串行计算机扩展总线标准的直接存储器访问方式发送所述目标事务层包到所述现场可编程门阵列。

可选的，所述现场可编程门阵列还用于：

从所述现场可编程门阵列对应的同步动态随机存储器中，获取从所述中央处理器接收并存放的所述目标事务层包；

对所述目标事务层包进行数据包解析，得到每个待配置器件的待配置寄存器的寄存器配置数据。

可选的，所述现场可编程门阵列还用于：

按照解析出的每个待配置寄存器的寄存器配置数据中的待配置寄存器归属的待配置器件地址与待配置寄存器地址，向对应待配置器件的待配置寄存器写入待配置寄存器参数值；

其中，不同待配置寄存器的待配置寄存器参数值采用各自对应的所述现场可编程门阵列与下挂的待配置器件之间的两线式串行总线进行同步传输。

图5为本发明实施例三提供的一种拼接控制设备的布局示意图。其中，CPU为中央处理器，MCU为微控制单元，CPLD为复杂可编程逻辑器件。如图5所示，一个拼接控制设备可以由多个机框(一个主机框和多个从机框)组成，每个机框可以由多个业务板组成，每个业务板可以由多个待配置器件(图中未标出)组成。其中，待配置器件可以包括模数转换芯片和数模转换芯片。具体的，模数转换芯片可以用于数据采集，数模转换芯片可以用于数据输出。在对拼接控制设备进行启动时，需要对每个业务板的待配置器件进行初始化操作。当所有的待配置器件初始化完成以后，拼接控制设备可以正常启动。

本发明实施例所提供的一种拼接控制设备可执行本发明任意实施例所提供的一种拼接控制设备的初始化方法，具备执行方法相应的功能模块和有益效果。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。