具有高速PWM输出功能的低压差线性稳压器及控制方法

技术领域

本发明属于集成电路技术领域，更具体地，涉及一种具有高速PWM输出功能的低压差线性稳压器。

背景技术

硅基光电子技术是后摩尔时代的重要发展方向，而热光调节是其进行片上光信号调控的重要手段。例如，热光相移器、光开关、微环谐振器(MRR)、马赫增德尔干涉仪(MZI)等诸多光子器件都可以通过热光调节的方式对相位、谐振波长等光学参数进行控制。热光调节通常使用片上电阻作为热调器，通过改变施加于热调器上的电学功率，改变其产生的热量，通过热扩散改变光子器件本地温度，最终实现光学参数调节。

热调器的功率驱动方式分为两种，线性功率驱动和PWM功率驱动。对于PWM功率驱动方式，其原理为：由于热扩散速度较慢，当PWM功率驱动信号频率远快于热扩散速度时，PWM功率驱动下热调器产生的平均热量与对应的直流功率驱动下热调器产生的热量基本等效，光子器件本地温度基本恒定；PWM功率驱动方式通过调节PWM占空比来调节施加到热调器上的平均功率，从而实现光学参数调节。为达到一定调节精度，通常需要MHz量级的PWM功率信号，且热时间常数越小的光子器件需要越高的PWM频率。此外，为实现大的光学参数调节范围，需要尽可能大的热调节范围，即需要尽可能大的PWM占空比调节范围。PWM功率驱动电路通常由两部分组成：一是PWM信号产生电路，用于产生相应占空比的PWM控制信号；二是PWM功率输出级，用于在PWM控制信号作用下产生相应的PWM功率信号，以驱动热调器。在现有技术方案中，如中国发明专利申请“CN 112859966 A”、“CN 112886953 A”，对系统整体控制方法和PWM信号产生电路存在较多改进，但是对PWM功率输出级的改进较少，且并没有专门针对热调器PWM功率驱动应用的片上电源设计。如图1所示，在现有技术方案中，通常采用传统电源输出恒定电压，再经过由PWM信号控制的功率晶体管开关得到PWM形式的功率信号，用于驱动热调器。

但是，传统电源通常采用多级闭环结构，系统带宽受限，负载瞬态响应时间较长，大于几十ns，这限制了热调器上获得的PWM功率信号的上升下降时间，从而限制了可实现的PWM最高频率和占空比调节范围，难以实现PWM信号在MHz量级，无法满足热调器PWM功率驱动应用的需求。并且，现有技术中的电源通常由片外板级电源构成，不利于大规模化和商业化。

发明内容

针对相关技术的缺陷，本发明的目的在于一种具有高速PWM输出功能的低压差线性稳压器，旨在解决现有技术中传统电源采用多级闭环结构，有限的系统带宽难以满足热调器高速PWM功率驱动需求的问题。

为实现上述目的，第一方面，本发明提供了一种具有高速PWM输出功能的低压差线性稳压器LDO，包括：基本组成电路、状态控制存储电路和瞬态增强电路；

所述基本组成电路连接所述状态控制存储电路和所述瞬态增强电路，用于实现LDO的基本电压调节功能；

所述状态控制存储电路包括时序控制子电路、第一状态控制存储子电路和第二状态控制存储子电路；

所述时序控制子电路用于接收外部输入的PWM控制信号，产生多个内部PWM控制信号；所述第一状态控制存储子电路和所述第二状态控制存储子电路用于根据所述内部PWM控制信号，周期性地改变所述LDO的工作状态，并在低压差线性稳压器处于空闲状态时对空闲前的节点状态进行存储；

所述瞬态增强电路与LDO输出端及热调器负载连接，用于根据所述内部PWM控制信号，在LDO状态切换时，减小LDO输出的PWM功率信号的上升时间和下降时间。

可选的，所述基本组成电路包括控制模块和功率模块；

所述控制模块的第一输入端和第二输入端分别连接所述第一状态控制存储子电路和参考电压，输出端连接所述第二状态控制存储子电路；

所述功率模块第一输入端和第二输入端分别连接所述第二状态控制存储子电路和电源电压，输出端连接LDO的输出端及所述瞬态增强电路。

可选的，所述第一状态控制存储子电路连接在所述控制模块的第一输入端和LDO的输出端之间，用于根据所述内部PWM控制信号控制反馈通路的通断，并在LDO处于空闲状态时对空闲前所述控制模块的第一输入端的节点状态进行存储；

所述第二状态控制存储子电路连接在所述控制模块的输出端和所述功率模块的第一输入端之间，用于根据所述内部PWM控制信号控制所述控制模块与所述功率模块之间的信号通路的通断，并在LDO处于空闲状态时，异步关断所述功率模块，同时在LDO处于空闲状态时，对空闲前所述功率模块的工作状态进行存储。

可选的，所述瞬态增强电路包括上升沿增强子电路和下降沿增强子电路；

所述上升沿增强子电路连接所述第二状态控制存储子电路和所述功率模块，用于根据所述内部PWM控制信号，在LDO的状态由空闲状态改变为电压调节状态时，减小所述PWM功率信号的上升时间；

所述下降沿增强子电路连接所述功率模块，用于根据所述内部PWM控制信号，在LDO的状态由电压调节状态改变为空闲状态时，减小所述PWM功率信号的下降时间。

可选的，所述控制模块包括比较器和移位寄存器，所述比较器在内部时钟信号CLK上升沿时工作，所述移位寄存器在内部时钟信号CLK下降沿时工作；

所述时序控制子电路包括时序控制模块和时钟控制模块，所述时序控制模块接收外部输入的PWM控制信号，所述时钟控制模块接收外部输入的时钟信号和内部PWM控制信号；当LDO处于电压调节状态时，时钟控制模块输出的时钟信号CLK为正常时钟信号；当LDO处于空闲状态时，时钟控制模块输出的时钟信号CLK置0，所述比较器和所述移位寄存器状态冻结；

所述第一状态控制存储子电路包括开关S0和电容C0；在LDO处于电压调节状态时，所述开关S0导通；在LDO处于空闲状态时，所述开关S0关断；所述电容C0并联在所述比较器的第一输入端与地之间，用于在LDO处于空闲状态时，对空闲前所述比较器的第一输入端的节点状态进行存储；

所述第二状态控制存储子电路包括锁存器阵列和二选一数据选择器阵列，依次串联在所述移位寄存器和功率模块之间，并由内部PWM控制信号控制其连接关系；所述锁存器阵列在LDO处于空闲状态时锁存空闲前所述移位寄存器的输出值，使得LDO恢复电压调节状态时，目标控制电压直接加载到功率模块；所述二选一数据选择器阵列在LDO处于空闲状态时异步关断所述功率模块；

所述下降沿增强子电路包括辅助放电晶体管NM0，辅助放电晶体管NM0的漏极与LDO输出端VOUT和功率模块连接，源极接地；在LDO处于电压调节状态时，辅助放电晶体管NM0关断，不影响LDO正常工作；在LDO切换到空闲状态时，辅助放电晶体管NM0导通，给LDO输出节点提供额外的放电通路，减小所述LDO输出的PWM功率信号的下降时间；

所述功率模块包括缓冲器和功率管阵列PM0，所述缓冲器可加快功率管阵列PM0栅极的充放电速度，减小所述PWM功率信号的上升时间和下降时间。

可选的，所述第一状态控制存储子电路包括开关S2和电容C1；在LDO处于电压调节状态时，所述开关S2导通；在LDO处于空闲状态时，所述开关S2关断；所述电容C1并联在所述放大器EA1的第一输入端与地之间，用于在LDO处于空闲状态时，对空闲前所述放大器EA1的第一输入端的节点状态进行存储；

所述第二状态控制存储子电路包括开关S3、二选一开关S5和电容C3，开关S3的一端与放大器的输出端相连，另一端与电容C3的第一端和二选一开关S5的0号端口相连，二选一开关S5的1号端口与电源相连，公共端与功率模块相连，电容C3的第二端接地；

当LDO处于电压调节状态时，开关S3导通，二选一开关S5的公共端与0号端口相连，所述功率模块第一输入端的电压等于所述放大器的输出电压；当LDO处于空闲状态时，开关S3关断，二选一开关S5的公共端与1号端口相连，所述功率模块第一输入端的电压等于电源电压，所述功率模块被异步关断；

所述下降沿增强子电路包括辅助放电晶体管NM1，辅助放电晶体管NM1的漏极与LDO输出端VOUT和功率模块连接，源极接地；在LDO处于电压调节状态时，辅助放电晶体管NM1关断，不影响LDO正常工作；在LDO切换到空闲状态时，辅助放电晶体管NM1导通，给LDO输出节点提供额外的放电通路，减小所述LDO输出的PWM功率信号的下降时间；

所述上升沿增强子电路包括开关S1、开关S4、开关S6、采样保持电容C2、辅助放电晶体管NM2和辅助放大器；开关S1的一端与所述第二状态控制存储子电路连接，另一端与辅助放大器的第一输入端相连，同时串联电容C2后接地；辅助放大器第二输入端与功率模块相连，输出端与辅助放电晶体管NM2的栅极相连，辅助放大器通过开关S4连接电源；辅助放电晶体管NM2的栅极与辅助放大器的输出端相连，漏极与功率模块相连，源极通过开关S6接地；

当LDO处于空闲状态时，开关S1导通，电容C2对空闲前的功率模块第一输入端的电压进行存储；当LDO恢复到电压调节状态时，开关S4、S6导通，辅助放大器对电容C2存储的空闲前的功率模块第一输入端的电压和当前的功率模块第一输入端的电压进行比较，辅助放大器输出高电平，导通辅助放电晶体管NM2，给功率模块第一输入端提供额外的放电通路，从而减小LDO输出的PWM功率信号的上升时间。

第二方面，本发明还提供了一种具有高速PWM输出功能的低压差线性稳压器的控制方法，适用于如第一方面中一项所述的一种具有高速PWM输出功能的低压差线性稳压器，包括：

根据输入的PWM控制信号，产生多个内部PWM控制信号，异步控制LDO的工作状态，周期性改变LDO环路连接方式；

输入PWM控制信号在低电平与高电平之间高速切换，LDO输出信号在低电平与高电平之间高速切换，输出高速PWM功率信号；

当输入PWM控制信号为低电平时，LDO处于空闲状态；断开LDO反馈环路，对空闲前的节点状态进行存储，异步关断功率级，LDO输出电压降为0，对应输出PWM功率信号低电平；

当输入PWM控制信号为高电平时，LDO处于电压调节状态；LDO反馈环路连接，空闲时存储的节点状态加载到各个节点，LDO直接恢复至参考电压设定的目标输出；电压调节状态下依靠闭环反馈调节维持LDO输出电压在参考电压设定值，对应输出PWM功率信号高电平。

总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：

1、本发明提供的一种具有高速PWM输出功能的低压差线性稳压器，针对热调器PWM功率驱动应用的片上电源设计，采用PWM信号控制LDO的工作状态，周期性改变LDO的环路连接方式，使得LDO能够直接输出高速PWM功率信号，实现了现有LDO所不具备的功能。

2、本发明提供的一种具有高速PWM输出功能的低压差线性稳压器，分别具有数字LDO版本和模拟LDO版本，可以适用于不同情况。

3、本发明提供的一种具有高速PWM输出功能的低压差线性稳压器，具有架构结构简单，易于实现，硬件开销更小，成本更低，更适用于大规模化的优点。

附图说明

图1为现有技术下热调器PWM功率驱动方案系统框图；

图2为本发明提供的热调器PWM功率驱动方案系统框图；

图3为本发明实施例一提供的一种具有高速PWM输出功能的低压差线性稳压器的结构图；

图4为本发明实施例一提供的另一种具有高速PWM输出功能的低压差线性稳压器的结构图；

图5为本发明实施例二提供的一种具有高速PWM输出功能的数字低压差线性稳压器的电路原理图；

图6为本发明实施例二提供的一种具有高速PWM输出功能的数字低压差线性稳压器的工作时序图，其中，图(a)和图(b)分别对应不同的工作时序图；

图7为本发明实施例二提供的一种具有高速PWM输出功能的数字低压差线性稳压器的仿真波形图；其中，图(a)展示了PWM占空比变化时的输入PWM控制信号PWMIN和输出PWM功率信号VOUT的仿真波形，图(b)展示了输出PWM功率信号VOUT的上升时间和下降时间；

图8为本发明实施例三提供的一种具有高速PWM输出功能的模拟低压差线性稳压器的电路原理图；

图9为本发明实施例三提供的一种具有高速PWM输出功能的模拟低压差线性稳压器工作状态示意图，(a)为电压调节状态，(b)为空闲状态；

图10为本发明实施例三提供的一种具有高速PWM输出功能的模拟低压差线性稳压器的内部PWM控制信号的时序图；

图11为本发明实施例三提供的一种具有高速PWM输出功能的模拟低压差线性稳压器的仿真波形图，其中，图(a)展示了PWM占空比变化时的输入PWM控制信号PWMIN和输出PWM功率信号VOUT的仿真波形，图(b)展示了输出PWM功率信号VOUT的上升时间和下降时间；

图12为本发明实施例四提供的一种具有高速PWM输出功能的低压差线性稳压器的控制方法的流程示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

实施例一

下面结合一个优选实施例，对上述实施例中涉及的内容进行说明。

图3为本发明实施例一提供的一种具有高速PWM输出功能的低压差线性稳压器的结构图。

如图3所示，一种具有高速PWM输出功能的低压差线性稳压器LDO，包括：基本组成电路301、状态控制存储电路302和瞬态增强电路303；

所述基本组成电路301连接所述状态控制存储电路302和所述瞬态增强电路303，用于实现低压差线性稳压器(low dropout regulator，LDO)的基本电压调节功能；

所述状态控制存储电路302包括时序控制子电路3021、第一状态控制存储子电路3022和第二状态控制存储子电路3023；

所述时序控制子电路3021用于接收外部输入的PWM控制信号，产生多个内部PWM控制信号；所述第一状态控制存储子电路3022和所述第二状态控制存储子电路3023用于根据所述内部PWM控制信号，周期性地改变所述LDO的工作状态，并在LDO处于空闲状态时对空闲前的节点状态进行存储；

所述瞬态增强电路303与LDO输出端VOUT及热调器负载304连接，用于根据所述内部PWM控制信号，在LDO状态切换时，减小LDO输出的PWM功率信号的上升时间和下降时间。

可选的，所述基本组成电路301包括控制模块3011和功率模块3012；

所述控制模块3011的第一输入端a和第二输入端b分别连接所述第一状态控制存储子电路3022和参考电压VREF，输出端c连接所述第二状态控制存储子电路3023；

所述功率模块3012第一输入端d和第二输入端e分别连接所述第二状态控制存储子电路3023和电源电压VDD，输出端连接LDO的输出端f及所述瞬态增强电路303。

可选的，所述第一状态控制存储子电路3022连接在所述控制模块3011的第一输入端a和LDO的输出端VOUT之间，用于根据所述内部PWM控制信号控制反馈通路的通断，并在LDO处于空闲状态时对空闲前所述控制模块3011的第一输入端a的节点状态进行存储；

所述第二状态控制存储子电路3023连接在所述控制模块3011的输出端c和所述功率模块3012的第一输入端d之间，用于根据所述内部PWM控制信号控制所述控制模块3011与所述功率模块3012之间的信号通路的通断，并在LDO处于空闲状态时，异步关断所述功率模块3012，同时在LDO处于空闲状态时，对空闲前所述功率模块3012的工作状态进行存储。

状态控制存储电路302在外部输入的PWM控制信号的控制下，周期性的改变LDO的环路连接方式，第一状态控制存储子电路3022控制LDO输出端VOUT到控制模块3011的第一输入端a的反馈通路的通断，第二状态控制存储子电路3023控制控制模块3011与功率模块3012之间的信号通路的通断；状态控制存储电路302根据内部PWM控制信号改变LDO的工作状态，在LDO空闲状态时，第一状态控制存储子电路3022对空闲前的控制模块3011的节点状态进行存储；第二状态控制存储子电路3023异步关断所述功率模块3012，并对空闲前功率模块3012的工作状态进行存储；用于在LDO恢复到电压调节状态时，存储的节点状态直接加载到对应节点，LDO能快速恢复至参考电压设定的目标输出。瞬态增强电路303用于在LDO状态切换时，减小LDO输出的PWM功率信号的上升时间和下降时间。

在上述实施例的基础上，如图4所示，可选的，所述瞬态增强电路303包括上升沿增强子电路3032和下降沿增强子电路3031；

所述上升沿增强子电路3032连接所述第二状态控制存储子电路3023和所述功率模块3012，用于根据所述内部PWM控制信号，在LDO的状态由空闲状态改变为电压调节状态时，减小所述PWM功率信号的上升时间；

所述下降沿增强子电路3031连接所述功率模块3012，用于根据所述内部PWM控制信号，在LDO的状态由电压调节状态改变为空闲状态时，减小所述PWM功率信号的下降时间。

其中，上升沿增强子电路3032减小PWM功率信号的上升时间，下降沿增强子电路3031减小PWM功率信号的下降时间。

本实施例提供的低压差线性稳压器通过状态控制存储电路和瞬态增强电路实现了一种具有高速PWM输出功能的LDO架构，专门针对热调器PWM功率驱动应用进行设计，高速PWM输出功能满足热调器高速PWM功率驱动需求。

实施例二

图5为本发明实施例二提供的一种具有高速PWM输出功能的数字低压差线性稳压器的电路原理图。

如图5所示，在上述实施例的基础上，可选的，所述控制模块5011包括比较器50111和移位寄存器50112，所述比较器50111在内部时钟信号CLK上升沿时工作，所述移位寄存器50112在内部时钟信号CLK下降沿时工作；

所述时序控制子电路5021包括时序控制模块50211和时钟控制模块50212，所述时序控制模块50211接收外部输入的PWM控制信号，所述时钟控制模块50212接收外部输入的时钟信号和内部PWM控制信号；当LDO处于电压调节状态时，时钟控制模块50212输出的时钟信号CLK为正常时钟信号；当LDO处于空闲状态时，时钟控制模块输50212出的时钟信号CLK置0，所述比较器50111和所述移位寄存器50112状态冻结；

所述第一状态控制存储子电路5022包括开关S0和电容C0；在LDO处于电压调节状态时，所述开关S0导通；在LDO处于空闲状态时，所述开关S0关断；所述电容C0并联在所述比较器50111的第一输入端a与地之间，用于在LDO处于空闲状态时，对空闲前所述比较器50111的第一输入端a的节点状态进行存储；

所述第二状态控制存储子电路5023包括锁存器阵列50231和二选一数据选择器阵列50232，依次串联在所述移位寄存器50112和功率模块5012之间，并由内部PWM控制信号控制其连接关系；所述锁存器阵列50231在LDO处于空闲状态时锁存空闲前所述移位寄存器50112的输出值，使得LDO恢复电压调节状态时，目标控制电压直接加载到功率模块5012；所述二选一数据选择器阵列50232在LDO处于空闲状态时异步关断所述功率模块5012；

所述下降沿增强子电路5031包括辅助放电晶体管NM0，辅助放电晶体管NM0的漏极与LDO输出端VOUT和功率模块连接，源极接地；在LDO处于电压调节状态时，辅助放电晶体管NM0关断，不影响LDO正常工作；在LDO切换到空闲状态时，辅助放电晶体管NM0导通，给LDO输出节点提供额外的放电通路，减小所述LDO输出的PWM功率信号的下降时间；

所述功率模块5012包括缓冲器50121和功率管阵列PM0，所述缓冲器50121可加快功率管阵列PM0栅极的充放电速度，减小所述PWM功率信号的上升时间和下降时间。

本实施例提供一种具有高速PWM输出功能的数字LDO架构，相较于实施例一，本实施例提供的LDO结构上的时序控制子电路还包括时钟控制模块，用于接收外部时钟信号，时序控制子电路根据外部输入的PWM控制信号和时钟信号产生多个内部PWM控制信号及内部时钟信号。

基本组成电路501用于实现数字LDO基本电压调节功能。其中，比较器50111工作在时钟CLK上升沿，可采用常见动态比较器结构；移位寄存器50112工作在时钟CLK下降沿，可采用常见移位寄存器结构，如双向移位移位寄存器、粗细调结构移位寄存器等。经过简单改动，控制模块5011也可以包含其它常见的数字LDO基本组成模块；功率模块5012包括缓冲器阵列50121和功率管阵列PM0<1:N>，经过简单改动，功率管也可以采用N型晶体管。

时序控制子电路5021根据输入的PWM控制信号PWMIN以及输入时钟信号CLKIN，产生内部PWM控制信号PWM1、PWM2和内部时钟信号CLK。其中，时序控制模块50211由若干个逻辑门和延时电路构成，输出具有一定时序关系的内部PWM控制信号PWM1、PWM2；PWM1和PWM2之间的时序关系确保功率管PM0<1:N>和放电晶体管NM0不会同时导通。时钟控制模块50212由门控时钟电路构成，门控信号为内部PWM控制信号PWM1，在PWM1控制下对CLKIN进行处理，产生内部时钟信号CLK，传输至控制模块5011，时钟控制模块50212可采用普通门控时钟电路、锁存器门控时钟电路或其他可能的门控时钟电路中的任意一种。当LDO处于电压调节状态时，时钟控制模块50212输出的时钟信号CLK为正常时钟信号；当LDO处于空闲状态时，时钟控制模块50212输出的时钟信号CLK置0，此时，比较器50111和移位寄存器50112由于时钟置0，状态冻结。输入时钟信号CLKIN可以是固定频率的时钟信号，也可以是动态时钟信号，示例性的，时钟频率随输入PWM信号PWMIN占空比变化等。

第一状态控制存储子电路5022包括开关S0和电容C0，开关S0串联在LDO输出端VOUT与比较器50111的第一输入端a之间，并由内部PWM控制信号PWM1控制其通断；在LDO处于电压调节状态时，S0导通；在LDO处于空闲状态时，S0关断。电容C0并联在比较器50111的第一输入端a与地GND之间，在LDO处于空闲状态时，对空闲前比较器50111的第一输入端a的节点状态进行存储。其中，C0指的是该节点对地的等效总电容，即包含电路中实际放置的电容器件，也包含该节点对地等效寄生电容，当寄生电容较大时，可以不在电路中放置额外电容器件。

第二状态控制存储子电路5023中的锁存器阵列50231和二选一数据选择器阵列50232由内部PWM控制信号控制其连接关系。当LDO处于电压调节状态时，锁存器阵列50231处于直通状态，将移位寄存器50112输出数据直接送到二选一数据选择器50232的0号输入端，二选一数据选择器50232的输出端与0号输入端相连，使得移位寄存器50112的输出数据能直接送至功率模块5012；当LDO处于空闲状态时，二选一数据选择器50232的输出端与1号输入端相连，使得功率管PM0<1:N>被异步关断，锁存器阵列50231处于锁存状态，锁存了空闲前移位寄存器50112输出值，以便LDO恢复电压调节状态时，目标控制电压直接加载到功率模块5012，实现快速恢复。

在下降沿增强子电路5031中，辅助放电晶体管NM0的漏极与LDO输出端VOUT和功率管阵列PM0<1:N>的漏极连接，辅助放电晶体管NMO栅极受到内部PWM控制信号PWM2控制。

进一步的，由于缓冲器50121在LDO从空闲状态恢复电压调节状态时，能够给功率管阵列PM0<1:N>的栅极提供良好的放电通路，部分起到了上升沿增强的功能，本实施例可以添加上升沿增强电路，也可以不设置上升沿增强电路5032。

如图6(a)所示，对应普通门控时钟方案，如图6(b)所示，对应锁存器门控时钟方案。此处给出的工作时序图并不是对本发明时序的限制，仅是本发明时序的一个具体实施例。为了更好的理解本发明的数字LDO的两种工作状态，以图6(a)为例进行具体说明。

当输入PWM控制信号PWMIN为高电平时，数字LDO连接成闭环反馈方式，输出电压VOUT被调节到参考电压VREF设定值。具体的，开关S0导通，LDO反馈通路连接；比较器50111和移位寄存器50112在时钟信号CLK作用下正常工作；锁存器阵列50231为直通状态，二选一数据选择器阵列50232输出端与0号输入端连接，从而功率管阵列PM0<1:N>的栅极电压VG<1:N>处于被调节状态，LDO输出电压VOUT被调节到参考电压VREF设定值；放电晶体管NM0关断，不对LDO环路稳定性造成影响。

当输入PWM控制信号PWMIN为低电平时，数字LDO处于空闲状态，输出电压VOUT为0。具体的，开关S0关断，LDO输出端VOUT到比较器50111第一输入端的反馈环路断开；比较器50111和移位寄存器50112由于时钟信号CLK置0处于冻结状态，输出不变；锁存器阵列50231处于锁存状态，锁存的数据为LDO状态改变前移位寄存器50112输出值，二选一数据选择器阵列50232输出端与1号输入端连接，使得功率管阵列PM0<1:N>被异步关断，LDO输出电压VOUT降为0；放电晶体管NM0导通，给LDO输出节点提供额外放电通路，加快输出电压VOUT的下降速度。

图7为本发明实施例二提供的LDO的仿真波形图，实施例二在4MHz下可实现10％至97.5％的输出PWM信号占空比范围，并可以在一个PWM周期内实现输出信号从最小占空比调节到最大占空比，输出PWM信号的上升下降时间在ns量级。

实施例三

图8为本发明实施例三提供的一种具有高速PWM输出功能的模拟低压差线性稳压器的电路原理图。

如图8所示，在上述实施例的基础上，可选的，所述第一状态控制存储子电路包括开关S2和电容C1；在LDO处于电压调节状态时，所述开关S2导通；在LDO处于空闲状态时，所述开关S2关断；所述电容C1并联在所述放大器EA1的第一输入端与地之间，用于在LDO处于空闲状态时，对空闲前所述放大器EA1的第一输入端的节点状态进行存储；

所述第二状态控制存储子电路包括开关S3、二选一开关S5和电容C3，开关S3的一端与放大器的输出端相连，另一端与电容C3的第一端和二选一开关S5的0号端口相连，二选一开关S5的1号端口与电源相连，公共端与功率模块相连，电容C3的第二端接地；

当LDO处于电压调节状态时，开关S3导通，二选一开关S5的公共端与0号端口相连，所述功率模块第一输入端的电压等于所述放大器的输出电压；当LDO处于空闲状态时，开关S3关断，二选一开关S5的公共端与1号端口相连，所述功率模块第一输入端的电压等于电源电压，所述功率模块被异步关断；

所述下降沿增强子电路8031包括辅助放电晶体管NM1，辅助放电晶体管NM1的漏极与LDO输出端VOUT和功率模块连接，源极接地；在LDO处于电压调节状态时，辅助放电晶体管NM1关断，不影响LDO正常工作；在LDO切换到空闲状态时，辅助放电晶体管NM1导通，给LDO输出节点提供额外的放电通路，减小所述LDO输出的PWM功率信号的下降时间；

所述上升沿增强子电路8032包括开关S1、开关S4、开关S6、采样保持电容C2、辅助放电晶体管NM2和辅助放大器；开关S1的一端与所述第二状态控制存储子电路8023连接，另一端与辅助放大器的第一输入端相连，同时串联电容C2后接地；辅助放大器EA2第二输入端与功率模块相连，输出端与辅助放电晶体管NM2的栅极相连，辅助放大器通过开关S4连接电源；辅助放电晶体管NM2的栅极与辅助放大器的输出端相连，漏极与功率模块相连，源极通过开关S6接地；

当LDO处于空闲状态时，开关S1导通，电容C2对空闲前的功率模块第一输入端的电压进行存储；当LDO恢复到电压调节状态时，开关S4、S6导通，辅助放大器对电容C2存储的空闲前的功率模块第一输入端的电压和当前的功率模块第一输入端的电压进行比较，辅助放大器输出高电平，导通辅助放电晶体管NM2，给功率模块第一输入端提供额外的放电通路，从而减小LDO输出的PWM功率信号的上升时间。

本实施例提供一种具有高速PWM输出功能的模拟LDO架构，本实施例中，控制模块8011采用误差放大器EA1，功率模块8012采用功率管PM1。经过简单改进，功率管也可以采用N型晶体管，控制模块8011也可以包含其它常见的模拟LDO基本组成模块。

时序控制子电路8021由多个逻辑门及延时电路构成，根据输入的PWM控制信号PWMIN产生具有一定的时序关系内部PWM控制信号PWM1、PWM2、PWM3。

图9为本发明实施例三提供的一种具有高速PWM输出功能的模拟低压差线性稳压器工作状态示意图，其中，图9(a)为电压调节状态，图9(b)为空闲状态。参考图9，在第一状态控制存储子电路8022中，开关S2串联在LDO输出端VOUT与误差放大器EA1的第一输入端a之间，并由内部PWM控制信号

在第二状态控制存储子电路8023中，开关S3的一端与误差放大器EA1输出端c相连，另一端与电容C3的第一端和二选一开关S5的0号端口相连，二选一开关S5的1号端口与电源VDD相连，公共端与功率管PM1栅极相连。电容C3并联在开关S3与S5的连接点以及地GND之间，在LDO处于空闲状态时，对空闲前功率管PM1栅极的节点状态进行存储。开关S3和二选一开关S5分别由

在下降沿增强子电路8031中，辅助放电晶体管NM1的栅极受内部PWM控制信号PWM1控制。当LDO处于电压调节状态时，PWM1为低电平，晶体管NM1关断，不影响LDO正常工作；当LDO切换到空闲状态时，PWM1为高电平，晶体管NM1导通，给LDO输出节点提供额外的放电通路，减小输出PWM功率信号的下降时间。

在上升沿增强子电路8032中，辅助放大器EA2通过开关S4连接电源，辅助误差放大器EA2是否供电由开关S4决定。辅助放电晶体管NM2的栅极与辅助误差放大器EA2的输出端相连，漏极与功率管PM1栅极相连，源极通过开关S6连接到地GND。开关S1、S4、S6分别由内部PWM控制信号PWM3、

图10本发明实施例三提供的一种具有高速PWM输出功能的模拟低压差线性稳压器的内部PWM控制信号的时序图。时序设计主要考虑的有：功率管PM1和辅助放电晶体管NM1不能同时导通，即控制S5与NM1栅极的内部PWM控制信号需要非交叠；S1、S2在VOUT上升至稳定值之后再导通，即需要第三个非交叠信号；S3、S5同时动作，S4、S6紧跟S5动作。需要注意的是，此处给出的时序并不是对本发明时序的限制，仅是本发明时序的一个具体实施例。

图11为本发明实施例三提供的一种具有高速PWM输出功能的模拟低压差线性稳压器的仿真波形图。本实施例提供的LDO在5MHz下可实现10％～98％的输出PWM信号占空比范围，并可以在一个PWM周期内实现输出信号从最小占空比调节到最大占空比，此外可实现输出PWM功率信号的上升下降时间分别为3.1ns和0.65ns。

实施例四

图12为本发明实施例四提供的一种具有高速PWM输出功能的模拟低压差线性稳压器的控制方法的流程示意图。

如图12所示，一种具有高速PWM输出功能的低压差线性稳压器的控制方法，适用于上述实施例中任一所述的一种具有高速PWM输出功能的低压差线性稳压器，包括：

S1、根据输入的PWM控制信号，产生多个内部PWM控制信号，异步控制LDO的工作状态，周期性改变LDO环路连接方式；

S2、输入PWM控制信号在低电平与高电平之间高速切换，LDO输出信号在低电平与高电平之间高速切换，输出高速PWM功率信号；不断重复S3与S4；

S3、当输入PWM控制信号为低电平时，LDO处于空闲状态；断开LDO反馈环路，对空闲前的节点状态进行存储，异步关断功率级，LDO输出电压降为0，对应输出PWM功率信号低电平；

S4、当输入PWM控制信号为高电平时，LDO处于电压调节状态；LDO反馈环路连接，空闲时存储的节点状态加载到各个节点，LDO直接恢复至参考电压设定的目标输出；电压调节状态下依靠闭环反馈调节维持LDO输出电压在参考电压设定值，对应输出PWM功率信号高电平；

本实施例提供的低压差线性稳压器采用PWM信号进行控制，根据PWM信号周期性改变低压差线性稳压器的环路连接方式，从而改变低压差线性稳压器的工作状态，使得低压差线性稳压器能够直接输出高速PWM功率信号，且输出的PWM信号幅度由LDO参考电压设定。实现了现有LDO所不具备的功能，解决了现有多级闭环结构下有限带宽的传统电源难以满足热调器高速PWM功率驱动需求的技术问题。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。