一种高度表模拟器及模拟方法

技术领域

本发明涉及射频仿真技术领域，具体涉及一种高度表模拟器及模拟方法。

背景技术

无线电高度表为低空、超低空飞行导弹制导硬件系统提供飞行高度信息，具有较高的测高精度和较小的测距范围。常规模拟器由于存在系统固有延时，导致无法实现较小距离范围内的高度回波模拟。

发明内容

针对现有技术的不足，本发明的目的在于提供一种高度表模拟器及模拟方法，以解决常规模拟器无法实现较小距离范围高度回波的问题。

为达到上述目的，本发明所采用的技术方案是：

一种高度表模拟器，包括延时线模块、常规高度回波模拟模块及幅度控制模块；所述延时线模块用于接收射频信号模拟小高度范围内的高度表回波信号；所述常规高度回波模拟模块用于接收射频信号模拟较大高度范围内的高度表回波信号；所述幅度控制模块用于对延时线模块或常规高度回波模拟模块得到的高度表回波信号的功率进行动态控制。

进一步的，所述延时线模块包括多级串联组合的不同延时长度的延时子单元；所述延时子单元包括一条直通路径和一条延时路径，两条路径通过开关进行选通控制。

进一步的，所述常规高度回波模拟模块包括下变频模块、中频信号处理模块、上变频模块、频综模块及计算机控制模块；所述下变频模块用于将输入射频信号下变至中频模拟信号；所述中频信号处理模块用于接收中频模拟信号模拟较大高度范围内的高度表回波信号；所述上变频模块用于将中频信号处理模块产生的高度表回波信号上变至与输入射频信号频率相匹配的射频频率；所述频综模块用于产生下变频模块、上变频模块变频时所需的频综本振信号及中频信号处理模块所需的参考时钟信号；所述计算机控制模块用于对下变频模块、中频信号处理模块、上变频模块及频综模块进行控制。

进一步的，所述计算机控制模块还用于对延时线模块及幅度控制模块进行控制。

进一步的，所述中频信号处理模块包括ADC模块、FPGA延时模块及DAC模块；所述ADC模块用于对下变频模块变频得到的中频模拟信号进行高速采样，产生高速中频数字信号，并输出至FPGA延时模块；所述FPGA延时模块用于接收高速中频数字信号并实现较大延时高度模拟；所述DAC模块用于将FPGA延时模块延时后的中频数字信号转化为中频模拟信号，并输出至上变频模块进行变频。

进一步的，所述FPGA延时模块包括BRAM延时模块和QDR延时模块；所述BRAM延时模块用于对ADC模块产生的中频数字信号进行正常处理时间范围内的延时模拟并将延时模拟后的信号输出至DAC模块；所述QDR延时模块用于对ADC模块产生的中频数字信号进行大于正常高度回波模拟固有延时值的延时高度模拟并将延时模拟后的信号输出至DAC模块。

进一步的，所述幅度控制模块包括多级级联的程控衰减器。

一种高度表模拟方法，所述模拟方法为：

当延时高度小于信号处理直通延时对应高度时，选通延时线模块支路进行高度变化模拟；当延时高度大于信号处理直通延时对应高度时，选通常规高度延时模拟模块进行高度变化模拟。

进一步的，选通常规高度延时模拟模块进行高度变化模拟，包括：

当延时高度小于正常信号处理延时对应高度时，通过BRAM延时模块进行高度变化模拟；当延时高度大于正常信号处理延时对应高度时，通过QDR功能模块进行高度变化模拟。

与现有技术相比，本发明所达到的有益效果是：

本发明通过常规高度延时模拟模块支路与延时线模块支路之间的无缝切换，能够实现超大高度范围、超细高度步进及超大动态的高度回波模拟，且大小高度模拟模块可通过软件控制实现无缝连接，能够满足所有型号高度表设备的仿真实验需求，实现较小距离范围高度回波；本发明高度表模拟器可以为无线电高度表提供各种距离范围内的实时高度回波信号，从而进行半实物仿真试验，具有对无线电高度表在各种不同的状态下的性能和指标进行试验和验证的功能。

附图说明

图1是本发明实施例提供的一种高度表模拟器实现原理框图；

图2是本发明实施例提供的一种高度回波模拟实现方法原理框图；

图3是本发明实施例提供的常规高度回波模拟模块实现原理框图；

图4是本发明实施例提供的常规高度回波模拟模块中的中频信号处理模块的实现原理框图；

图5是本发明实施例提供的幅度控制模块实现原理框图；

图6是本发明实施例提供的延时线模块实现原理框图。

具体实施方式

下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

如图1所示，一种高度表模拟器，包括延时线模块、常规高度回波模拟模块及幅度控制模块。被试设备输出的射频信号进入高度表模拟器后，根据拟模拟高度控制SP2T开关选通延时线模块支路或者常规高度回波模拟模块支路。当模拟高度小于常规高度回波模拟模块直通延时对应高度时，SP2T开关选通延时线模块支路；反之，选通常规高度回波模拟模块支路。输入射频信号经延时线模块或常规高度回波模拟模块延时后，送至幅度控制模块进行输出功率控制，将高度回波信号功率调整至所需幅度后输出。

如图2所示，所述延时线模块主要由8级不同延时长度的延时子单元串联实现。每个所述延时子单元都包括两条路径，一条直通路径，一条延时路径，两条路径通过开关进行选通控制。以第一级延时子单元为例，当开关选通直通路径时，认为未对输入射频信号进行延时；当开关选通延时路径时，认为输入射频信号经过了0.2m的延时。其他延时子单元依此类推，选通直通路径则认为未对输入射频信号进行延时，选通延时路径，则认为输入射频信号分别经过了0.4/0.8/1.6/3.2/6.4/12.8/25.6m的延时。上述延时长度均通过控制射频信号经对应长度的射频电缆传输实现。延时子单元之间可进行组合，如需模拟0.6m延时时，则控制0.2m延时子单元和0.4m延时子单元选通延时路径，其他延时子单元均选通直通路径，模拟其他延时长度时可以此类推进行组合。通过上述方法，本发明实施例所述延时线模块可实现最大0.2+0.4+0.8+1.6+3.2+6.4 +12.8+25.6=51m、步进0.2m的延时高度模拟。

如图3所示，所述常规高度回波模拟模块包括下变频模块、中频信号处理模块、上变频模块、频综模块及计算机控制模块。其中，下变频模块用于将输入的2GHz~18GHz射频信号下变至中频信号处理模块能够处理的750MHz±500MHz中频频率范围内；中频信号处理模块用于模拟较大高度范围内的高度表回波信号延时；上变频模块用于将中频信号处理模块模拟产生的750MHz±500MHz中频高度回波信号上变至与输入信号频率相匹配射频频率；频综模块用于产生下变频模块、上变频模块变频所需的频综本振信号及中频信号处理模块所需的参考时钟信号；计算机控制模块用于接收上位机下发的控制指令，实现试验场景解算，并根据解算结果完成对常规高度回波模拟模块中各功能模块的控制，包括微波变频及中频信号处理单元的延时控制。同时，所述计算机控制模块还负责实现对延时线模块及幅度控制模块的控制。

如图4所示，所述中频信号处理模块包括ADC模块、FPGA延时模块及DAC模块。下变频单元下变产生的750MHz±500MHz中频信号进入中频信号处理模块后，先经ADC模块进行3Gsps高速采样，将中频模拟信号转化为中频数字信号，后输出至FPGA延时模块；FPGA延时模块根据拟模拟目标延时高度，控制对输入信号进行不同的延时处理，当拟模拟高度小于正常信号处理固有时间对应的高度时，通过BRAM延时模块对输入信号进行延时处理，该模式下，仅通过FPGA芯片集成的Block RAM存储器对采样所得中频数字信号进行存储、读取，不作其他处理；而当拟模拟高度大于正常信号处理固有时间对应的高度时，则选用QDR延时模块对采样信号进行延时，该模式下，首先通过DDC模块将数字信号频率下降至零中频，后通过QDR延时模块进行大范围的高度延时模拟，延时完成后再通过DUC模块将零中频的高度表回波信号上变至中频。QDR延时模式下，还可在进行其他回波特性调制，可兼顾他用。延时后的数字信号再经DAC模块进行数模转换，将数字信号还原为模拟信号，后输出至上变频单元。

如图5所示，所述幅度控制模块通过放大器及ATT实现输出功率控制。两级放大器能够保证最大输出功率不小于+10dBm，单级ATT衰减量31.5dB，步进0.5dB，四级ATT级联能够实现不小于100dB的输出动态控制。

如图6所示，本发明提供的一种高度表回波模拟方法，方法如下：

常规高度表高度测量范围不大于3000m，且已知本发明实施例所述高度表模拟器常规高度回波模拟模块直通延时对应高度为38m；常规信号处理延时为1.56μs，对应高度234m；延时线模块最小固有延时约20ns，对应高度3m。假设拟模拟高度由高到低变化，则

当234m≤拟模拟高度≤3000m时，选通常规高度延时模拟模块支路，通过QDR功能模块实现高度变化模拟，模拟步进0.2m；

当38m≤拟模拟高度<234m时，选通常规高度延时模拟模块支路，通过BRAM功能模块实现高度变化模拟，模拟步进0.2m；

当3m≤拟模拟高度<38m时，选通延时线模块支路进行高度变化模拟，模拟步进0.2m。

本发明高度表模拟器可以为无线电高度表提供各种距离范围内的实时高度回波信号，从而进行半实物仿真试验，具有对无线电高度表在各种不同的状态下的性能和指标进行试验和验证的功能，是衍生无线电高度表参与仿真试验不可或缺的关键设备。

以上仅为本发明的实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均包含在申请待批的本发明的权利要求范围之内。