像素电路、显示面板及像素电路的驱动方法

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素电路、显示面板及像素电路的驱动方法。

背景技术

随着显示技术的不断发展，面板厂商和消费者对对显示面板的高分辨率要求以及高频显示要求越来越高。然而，随着刷新频率的提高会引起显示面板补偿功能不完全的问题。

具体地，现有的像素电路在驱动的过程中，设置阈值补偿与数据写入在同一时段进行，该时段的持续时间由扫描信号的有效时间决定。然而，扫描信号的刷新频率越高，其有效时间越短，因此，随着刷新频率的提升，显示面板的补偿功能不完全，存在显示不均匀的现象。

发明内容

本发明提供一种像素电路、显示面板及像素电路的驱动方法，以提高显示均匀性，改善显示画质。

第一方面，本发明实施例提供了一种像素电路，包括：

驱动模块，包括控制端、第一端和第二端，所述驱动模块用于响应其控制端的电压而产生驱动电流，驱动发光模块发光；

补偿模块，连接于所述驱动模块的第一端和控制端之间，用于在初始化阶段、补偿阶段和数据写入阶段响应第一发光控制信号而导通，在所述补偿阶段，所述驱动模块经导通的所述补偿模块进行阈值补偿；所述初始化阶段、所述补偿阶段和所述数据写入阶段表征为所述像素电路在一工作周期内的驱动时序；

初始化模块，与所述补偿模块电连接，用于在所述初始化阶段响应第二发光控制信号而导通，并通过所述补偿模块将初始化电压信号写入所述驱动模块的控制端；

第一发光控制模块，与所述驱动模块的第二端电连接，用于在所述初始化阶段和发光阶段响应所述第二发光控制信号而导通，将第一电源信号写入所述驱动模块的第二端；

数据写入模块，与所述驱动模块的第二端电连接，用于在所述数据写入阶段响应扫描信号而导通，并通过所述补偿模块将数据信号写入所述驱动模块的控制端；

第二发光控制模块，连接于所述驱动模块的第一端和所述发光模块之间，用于在发光阶段响应所述第一发光控制信号而导通，以使所述驱动电流流入所述发光模块。

可选的，所述补偿模块包括第一晶体管和第二晶体管；

所述第一晶体管的第一极连接所述驱动模块的控制端，所述第二晶体管的第一极连接所述第一晶体管的第二极，所述第二晶体管的第二极连接所述驱动模块的第一端；

所述第一晶体管的栅极和所述第二晶体管的栅极均接入所述第一发光控制信号；

可选的，所述第一晶体管和所述第二晶体管均为N型晶体管。

可选的，所述初始化模块包括第三晶体管，所述第三晶体管的第一极接入所述初始化电压信号，所述第三晶体管的第二极连接所述补偿模块，所述第三晶体管的栅极接入所述第二发光控制信号；

可选的，所述第三晶体管为P型晶体管。

可选的，所述第一发光控制模块包括第四晶体管，所述第二发光控制模块包括第五晶体管；

所述第四晶体管的第一极接入第一电源信号，所述第四晶体管的第二极连接所述驱动模块的第二端，所述第四晶体管的栅极接入所述第二发光控制信号；

所述第五晶体管的第一极连接所述驱动模块的第一端，所述第五晶体管的第二极连接发光模块，所述第五晶体管的栅极接入所述第一发光控制信号；

可选的，所述第四晶体管和所述第五晶体管均为P型晶体管。

可选的，所述驱动模块包括第六晶体管，所述第六晶体管的第一极连接所述第一发光控制模块，所述第六晶体管的第二极连接所述补偿模块，所述第六晶体管的第二极还连接所述第二发光控制模块，所述第六晶体管的栅极连接所述补偿模块；

可选的，所述第六晶体管为P型晶体管。

可选的，所述数据写入模块包括第七晶体管，所述第七晶体管的第一极接入数据信号，所述第七晶体管的第二极连接所述驱动模块的第二端，所述第七晶体管的栅极接入扫描信号；

可选的，所述第七晶体管为P型晶体管。

可选的，所述像素电路，包括存储模块，所述存储模块连接所述驱动模块的控制端，用于存储所述驱动模块的控制端的电压；

可选的，所述存储模块包括存储电容，所述存储电容的第一端接入所述第一电源信号，所述存储电容的第二端连接所述驱动模块的控制端。

第二方面，本发明实施例还提供了一种显示面板，该显示面板包括第一方面任一项所述的像素电路。

第三方面，本发明实施例还提供了一种，像素电路的驱动方法，所述像素电路包括驱动模块、补偿模块、初始化模块、第一发光控制模块、数据写入模块、第二发光控制模块和发光模块；所述像素电路的驱动方法包括初始化阶段、补偿阶段、数据写入阶段和发光阶段；

在所述初始化阶段，所述补偿模块响应第一发光控制信号而导通，所述初始化模块和所述第一发光控制模块响应第二发光控制信号而导通，所述初始化模块通过导通的所述补偿模块向所述驱动模块的控制端写入初始化电压，所述第一发光控制模块将第一电源信号写入所述驱动模块的第二端；

在所述补偿阶段，所述补偿模块响应第一发光控制信号而导通，所述驱动模块经导通的所述补偿模块进行阈值补偿；

在所述数据写入阶段，所述补偿模块响应所述第一发光控制信号而导通，所述数据写入模块响应扫描信号而导通，所述数据写入模块通过导通的所述驱动模块和所述补偿模块将数据信号写入所述驱动模块的控制端；

在所述发光阶段，所述第一发光控制模块响应所述第二发光控制信号而导通，所述第二发光控制模块响应所述第一发光控制信号而导通，所述驱动模块响应其控制端的电压而产生驱动电流，驱动所述发光模块发光。

可选的，定义所述第一发光控制信号和所述第二发光控制信号为第一电平时有效，所述扫描信号为第二电平时有效，所述第一电平和所述第二电平相反；

其中，所述第一发光控制信号和所述第二发光控制信号的有效时间区间存在交叠区间，且所述扫描信号的有效时间区间位于所述交叠区间之内；所述扫描信号的有效时间区间的起始时间可调。

本发明实施例提供了一种新型的像素电路结构，该像素电路包括驱动模块、补偿模块、初始化模块、第一发光控制模块、数据写入模块和第二发光控制模块。该像素电路由第一发光控制信号、第二发光控制信号和扫描信号来控制。具体的，补偿模块连接于驱动模块的第一端和控制端之间，用于在初始化阶段、补偿阶段和数据写入阶段响应第一发光控制信号而导通，在补偿阶段，驱动模块经导通的补偿模块进行阈值补偿。初始化模块与补偿模块电连接，用于在初始化阶段响应第二发光控制信号而导通，并通过补偿模块将初始化电压信号写入驱动模块的控制端。第一发光控制模块与驱动模块的第二端电连接，用于在初始化阶段和发光阶段响应第二发光控制信号而导通，将第一电源信号写入驱动模块的第二端。因此，与现有技术中通过扫描信号的有效时间来控制补偿时间不同的是，本发明实施例提供的像素电路能够将补偿阶段和数据写入阶段分开，且可以利用扫描信号的开始时刻来控制补偿阶段的时间长短。因此，本实施例在对驱动模块进行阈值补偿时，可以不受高刷新频率的限制，以及，在有限时间内，有利于数据信号充分写入驱动模块的控制端，实现阈值电压的充分补偿，提高显示均匀性，进而改善显示画质。

附图说明

图1是现有的一种像素电路的结构示意图；

图2是现有的一种像素电路的时序图；

图3是本发明实施例提供的一种像素电路的结构示意图；

图4是本发明实施例提供的一种像素电路的时序图；

图5是本发明实施例提供的另一种像素电路的结构示意图；

图6是本发明实施例提供的另一种像素电路的结构示意图；

图7是本发明实施例提供的另一种像素电路的结构示意图；

图8是本发明实施例提供的另一种像素电路的结构示意图；

图9是本发明实施例提供的另一种像素电路的结构示意图；

图10是本发明实施例提供的另一种像素电路的结构示意图；

图11是本发明实施例提供的另一种像素电路的结构示意图；

图12-图15是本发明实施例提供的一种像素电路的晶体管在各阶段的导通状态示意图；

图16是本发明实施例提供的一种像素电路的驱动方法的流程图；

图17是本发明实施例提供的一种像素电路的补偿阶段调整的对比图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术所述，现有的像素电路的补偿功能不完全，存在显示面板显示不均匀的问题。经发明人研究发现，出现该问题的原因如下。

图1为现有的一种像素电路的结构示意图，图2为现有的一种像素电路的时序图，图2时序图可适用于图1所示的像素电路。该像素电路包括驱动晶体管MD、第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4、第五开关管M5、电容C0和发光器件D1。示例性地，驱动晶体管MD、第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4和第五开关管M5均为P型晶体管。示例性地，该像素电路的驱动时序为：

在第一时段t11，即初始化阶段，仅第一扫描信号S1为低电平，第三开关管M3导通，初始化电压信号Vref通过第三开关管M3写入驱动晶体管MD的栅极。其中，相比于数据信号，初始化电压信号Vref的电压很低，以确保驱动晶体管MD导通。

在第二时段t22，即数据写入和阈值补偿阶段，仅第二扫描信号S2为低电平，第一开关管M1和第二开关管M2导通，数据信号Vdata通过第一开关管M1、驱动晶体管MD和第二开关管M2写入驱动晶体管MD的控制端，最终使得驱动晶体管MD的控制端的电压为Vdata-|Vth|，Vth为驱动晶体管MD的阈值电压，以实现数据信号的写入和阈值补偿。其中，由于驱动晶体管MD的栅极电压很低，数据信号Vdata的写入时间较长，因此，只有在第二时段t22的时间足够长时，才能确保数据信号Vdata充分写入，阈值补偿完全。

在第三时段t33，即发光阶段，仅发光控制信号EM为低电平，第四开关管M4和第五开关管M5导通。此时驱动晶体管MD响应其栅极电压产生驱动电流，驱动发光器件D1发光。

由上述过程可知，驱动晶体管MD的数据写入和阈值补偿均发生在第二时段t22，该时段的持续时间由第二扫描信号S2的有效脉冲时间(低电平时间)决定。然而，由于GIP电路的输出特性可知，第一扫描信号S1和第二扫描信号S2的脉冲宽度相等，且随着刷新频率的提升，第一扫描信号S1和第二扫描信号S2的有效脉冲时间缩短，造成阈值补偿不充分，导致发光器件D1发光不均匀，影响显示质量。

基于上述原因，本发明实施例提供了一种像素电路，以延长阈值补偿时间，提高显示均匀性，改善显示面板的显示画质。图3为本发明实施例提供的一种像素电路的结构示意图。参考图3，像素电路包括：

驱动模块100，包括控制端G、第一端A1和第二端A2，驱动模块100用于响应其控制端G的电压而产生驱动电流，驱动发光模块200发光。

补偿模块300，连接于驱动模块100的第一端A1和控制端G之间，用于在初始化阶段、补偿阶段和数据写入阶段响应第一发光控制信号EM1而导通，在补偿阶段，驱动模块100经导通的补偿模块300进行阈值补偿。初始化阶段、补偿阶段和数据写入阶段表征为像素电路在一工作周期内的驱动时序。

初始化模块400，与补偿模块300电连接，用于在初始化阶段响应第二发光控制信号EM2而导通，并通过补偿模块300将初始化电压信号Vref写入驱动模块100的控制端G。

第一发光控制模块500，与驱动模块100的第二端A2电连接，用于在初始化阶段和发光阶段响应第二发光控制信号EM2而导通，将第一电源信号VDD写入驱动模块100的第二端A2。

数据写入模块600，与驱动模块100的第二端A2电连接，用于在数据写入阶段响应扫描信号SC而导通，并通过补偿模块300将数据信号Vdata写入驱动模块100的控制端G。

第二发光控制模块700，连接于驱动模块100的第一端A1和发光模块200之间，用于在发光阶段响应第一发光控制信号EM1而导通，以使驱动电流流入发光模块200。

图4为本发明实施例提供的一种像素电路的时序图，图4时序图可适用于图3所述的像素电路。参考图3和图4，示例性地，像素电路工作过程可包括初始化阶段t1、补偿阶段t2、数据写入阶段t3和发光阶段t4四个阶段。

在初始化阶段t1，第一发光控制信号EM1控制补偿模块300导通，第二发光控制信号EM2控制初始化模块400和第一发光控制模块500导通，数据写入模块600和第二发光控制模块700在此阶段关断。初始化电压信号Vref通过初始化模块400和补偿模块300写入驱动模块100的控制端G，第一电源信号VDD通过第一发光控制模块500写入驱动模块100的第二端A2，在初始化阶段t1实现对驱动模块100的控制端G和第二端A2初始化。示例性地，第一电源信号VDD为正电压，初始化电压信号Vref为负电压。

在补偿阶段t2，第一发光控制信号EM1继续控制补偿模块300导通，第一发光控制模块500、初始化模块400、数据写入模块600和第二发光控制模块700在此阶段关断。在初始化阶段t1结束时，也就是在补偿阶段t2开始时，驱动模块100的第二端A2的电压为第一电源信号VDD(例如正电压)，驱动模块100的控制端G的电压为初始化电压信号Vref(例如负电压)，驱动模块100的第二端A2和控制端G存在较大的电压差。由于驱动模块100(例如驱动晶体管)的平衡特性，驱动模块100在未通电的状态下，会向稳定态做平衡。以驱动模块100为P型晶体管为例，驱动模块100的第二端A2会继续经导通的补偿模块300向控制端G充电，直至驱动模块100达到平衡状态，充电停止。即控制端G的电压减去第二端A2的电压为-|Vth|时，驱动模块100达到平衡状态，其中，Vth为驱动模块100的阈值电压。

在数据写入阶段t3，第一发光控制信号EM1继续控制补偿模块300导通，扫描信号SC控制数据写入模块600导通，第一发光控制模块500、初始化模块400、和第二发光控制模块700在此阶段关断。数据信号Vdata通过数据写入模块600、驱动模块100和补偿模块300写入驱动模块100的控制端G。由于在补偿阶段t2已经完成了阈值补偿的过程，在数据写入阶段t3无需进行阈值补偿，因此，数据写入阶段t3需要的时间较短。

在发光阶段t4，第二发光控制信号EM2控制第一发光控制模块500、初始化模块400导通，第一发光控制信号EM1控制第二发光控制模块700导通，补偿模块300和数据写入模块600在此阶段关断。第一电源信号VDD经第一发光控制模块500写入驱动模块100的第二端A2，驱动模块100根据其控制端G和第二端A2的电压而产生驱动电流，驱动发光模块200发光。

由上述过程可知，相较于现有技术，本实施例的像素电路在数据写入阶段t3之前增设了补偿阶段t2。示例性地，驱动模块100中的晶体管为P型晶体管，在补偿阶段t2，控制端G的电压由Vref被不断抬升，达到平衡状态时电压为V0，而现有技术中，初始化阶段t1结束后，驱动模块100的控制端G的电压为初始化电压信号Vref，V0>Vref。在数据写入阶段t3，无论是现有技术还是本发明实施例，均是将数据信号Vdata写入至驱动模块100的控制端，以使控制端G的电压最终为Vdata-|Vth|。然而，现有技术中，控制端G的电压是从Vref被充电至Vdata-|Vth|,而本实施例中，控制端G的电压是从V0被充电至Vdata-|Vth|，因V0>Vref，因此，与现有技术相比，本实施例中在数据写入阶段t3将控制端G电压抬升至Vdata-|Vth|所需的时间更短，在相同的时间内，本发明实施例的数据写入更加充分。

以及，本发明实施例提供的像素电路的补偿时间可调，由前述分析可知，补偿阶段t2的开始时刻为第二发光控制信号EM2由低电平变为高电平时，补偿阶段t2的结束时刻为扫描信号SC由高电平变为低电平时，因此，通过调整扫描信号SC左移，可以缩短补偿阶段t2的时间，通过调整扫描信号SC右移，可以延长补偿阶段t2的时间。

综上所述，本发明实施例提供了一种新型的像素电路结构，该像素电路包括驱动模块、补偿模块、初始化模块、第一发光控制模块、数据写入模块和第二发光控制模块，该像素电路由第一发光控制信号、第二发光控制信号和扫描信号来控制。与现有技术中通过扫描信号的有效时间来控制补偿时间不同的是，本发明实施例提供的像素电路将补偿阶段和数据写入阶段分开，且可以利用扫描信号的开始时刻来控制补偿阶段的时间长短。因此，本发明实施例在对驱动模块进行阈值补偿时，可以不受高刷新频率的限制，以及，在有限时间内，有利于数据信号充分写入驱动模块的控制端，实现阈值电压的充分补偿，提高显示均匀性，进而改善显示画质。

图5为本发明实施例提供的另一种像素电路的结构示意图，参考图5，在上述各实施例的基础上，可选的，补偿模块100包括第一晶体管T1和第二晶体管T2。第一晶体管T1的第一极连接驱动模块100的控制端G，第二晶体管T2的第一极连接第一晶体管T1的第二极，第二晶体管T2的第二极连接驱动模块100的第一端A1。第一晶体管T1的栅极和第二晶体管T2的栅极均接入第一发光控制信号EM1。

示例性地，第一晶体管T1和第二晶体管T2的工作原理为，第一晶体管T1和第二晶体管T2的栅极均接入第一发光控制信号EM1，即第一晶体管T1和第二晶体管T2的导通时间受第一发光控制信号EM1的控制。第一晶体管T1和第二晶体管T2在初始化阶段导通，使得初始化电压信号Vref通过第一晶体管T1写入驱动模块100的控制端G。第一晶体管T1和第二晶体管T2在补偿阶段也处于导通状态，驱动模块100的第二端A2的电压继续通过第一晶体管T1和第二晶体管T2向驱动模块100的控制端G充电，抬升控制端G的电压。第一晶体管T1和第二晶体管T2在数据写入阶段依然处于导通状态，以使数据信号Vdata依次通过驱动模块100、第二晶体管T2、第一晶体管T1写入驱动模块100的控制端G。

可选的，第一晶体管T1和第二晶体管T2均为N型晶体管。第一发光控制信号EM1为低电平，控制第一晶体管T1和第二晶体管T2关断，第一发光控制信号EM1为高电平，控制第一晶体管T1和第二晶体管T2导通。

图6为本发明实施例提供的另一种像素电路的结构示意图，参考图6，在上述各实施例的基础上，可选的，初始化模块400包括第三晶体管T3，第三晶体管T3的第一极接入初始化电压信号Vref，第三晶体管T3的第二极连接补偿模块300，第三晶体管T3的栅极接入第二发光控制信号EM2。

示例性地，第三晶体管T3的工作原理为，第三晶体管T3的栅极接入第二发光控制信号EM2，即第三晶体管T3的导通时间受第二发光控制信号EM2的控制。第三晶体管T3在初始化阶段导通，使得初始化电压信号Vref通过导通的补偿模块300写入驱动模块100的控制端G。

可选的，第三晶体管T3为P型晶体管，第二发光控制信号EM2为低电平，控制第三晶体管T3导通；第二发光控制信号EM2为高电平，控制第三晶体管T3关断。

图7为本发明实施例提供的另一种像素电路的结构示意图，参考图7，在上述各实施例的基础上，可选的，第一发光控制模块500包括第四晶体管T4，第二发光控制模块700包括第五晶体管T5。第四晶体管T4的第一极接入第一电源信号VDD，第四晶体管T4的第二极连接驱动模块100的第二端A2，第四晶体管T4的栅极接入第二发光控制信号EM2。第五晶体管T5的第一极连接驱动模块100的第一端A1，第五晶体管T5的第二极连接发光模块200，第五晶体管T5的栅极接入第一发光控制信号EM1。

示例性地，第四晶体管T4和第五晶体管T5的工作原理为，第四晶体管T4的栅极接入第二发光控制信号EM2，第五晶体管T5的栅极接入第一发光控制信号EM1，即第四晶体管T4的导通时间受第二发光控制信号EM2的控制，第五晶体管T5的导通时间受第一发光控制信号EM1的控制。第四晶体管T4在初始化阶段导通，第一电源信号VDD通过导通的第四晶体管T4写入驱动模块100的第二端A2。第四晶体管T4和第五晶体管T5在发光阶段导通，第一电源信号VDD通过导通的第四晶体管T4写入驱动模块100的第二端A2，驱动模块100根据其控制端G和第二端A2的电压而产生驱动电流，驱动电流经第五晶体管T5流入发光模块200，从而点亮发光模块200。

可选的，第四晶体管T4和第五晶体管T5均为P型晶体管，第二发光控制信号EM2为低电平，控制第四晶体管T4导通；第二发光控制信号EM2为高电平，控制第四晶体管T4关断。第一发光控制信号EM1为低电平，控制第五晶体管T5导通；第一发光控制信号EM1为高电平，控制第五晶体管T5关断。

图8为本发明实施例提供的另一种像素电路的结构示意图，参考图8，在上述各实施例的基础上，可选的，数据写入模块包括第七晶体管T7，第七晶体管T7的第一极连接数据信号Vdata，第七晶体管T7的第二极连接驱动模块100的第二端A2，第七晶体管T7的栅极接入扫描信号SC。

示例性地，第七晶体管T7的工作原理为，第七晶体管T7的栅极接入扫描信号SC，即第七晶体管T7的导通时间受扫描信号SC的控制。第七晶体管T7在数据写入阶段导通，使得数据信号Vdata写入驱动模块100的控制端G。

可选的，第七晶体管T7为P型晶体管，扫描信号SC为低电平，控制第七晶体管T7导通；扫描信号SC为高电平，控制第七晶体管T7关断。

图9为本发明实施例提供的另一种像素电路的结构示意图，参考图9，在上述各实施例的基础上，可选的，驱动模块100包括第六晶体管T6，第六晶体管T6的第一极连接第一发光控制模块500，第六晶体管T6的第二极连接补偿模块300，第六晶体管T6的第二极还连接第二发光控制模块700，第六晶体管T6的栅极连接补偿模块300。

示例性的，第六晶体管T6的工作原理为，在发光阶段，根据其栅极和第一极的电压形成驱动电流，驱动发光模块200发光。

可选的，第六晶体管为P型晶体管，第六晶体管T6的栅极与第一极的电压差低于-|Vth|时，第六晶体管T6导通。在初始化阶段，初始化电压信号Vref写入第六晶体管T6的栅极，初始化电压信号Vref为负电压；第一电源信号VDD写入第六晶体管T6的第一极，第一电源信号VDD为正电压。其中，初始化电压信号Vref的电压远低于第一电源信号VDD，使得第六晶体管T6的栅极电压远低于第六晶体管T6的第一极电压，从而使得第六晶体管T6导通。在补偿阶段，导通的第六晶体管T6经导通的补偿模块300不断向稳定态做平衡；在数据写入阶段，第六晶体管T6的栅极写入数据信号Vdata，以达到稳定的Vdata-|Vth|；在发光阶段，第六晶体管T6产生驱动电流，且其栅极和第一极的电压差为Vdata-|Vth|-VDD。

图10为本发明实施例提供的另一种像素电路的结构示意图，参考图10，在上述各实施例的基础上，可选的，该像素电路还包括存储模块800，存储模块800连接驱动模块100的控制端G，用于存储驱动模块100的控制端G的电压。

可选的，存储模块800包括存储电容Cst，存储电容Cst的第一端接入第一电源信号VDD，存储电容Cst的第二端连接驱动模块100的控制端。存储电容Cst具有存储作用。当存储电容Cst的两极电位确定后，存储电容Cst可以存储两极电位之间的压差。

图11为本发明实施例提供的另一种像素电路的结构示意图。在上述各实施例的基础上，可选地，补偿模块300包括第一晶体管T1和第一晶体管T2，初始化模块400包括第三晶体管T3，第一发光控制模块500包括第四晶体管T4，第二发光控制模块700包括第五晶体管T5，驱动模块100包括第六晶体管T6，数据写入模块600包括第七晶体管T7。其中，第一晶体管T1和第一晶体管T2均为N型晶体管，第三晶体管T3～第七晶体管T7均为P型晶体管。

图12-图15是本发明实施例提供的一种像素电路的晶体管在各阶段的导通状态示意图。参考图12-图15，以及图4所示的时序图，该像素电路的工作原理如下：

初始化阶段t1，如图12所示，第一发光控制信号EM1、扫描信号SC均为高电平，第二发光控制信号EM2为低电平，第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4导通，第五晶体管T5和第七晶体管T7关断，初始化电压信号Vref经第三晶体管T3和第一晶体管T1写入第六晶体管T6的栅极，即驱动模块100的控制端G的电压V

补偿阶段t2，如图13所示，第一发光控制信号EM1、扫描信号SC、第二发光控制信号EM2均为高电平，第一晶体管T1和第二晶体管T2导通，第三晶体管T3、第四晶体管T4、第五晶体管T5和第七晶体管T7关断，第六晶体管T6的第一极经其自身的第二极、第二晶体管T2、第一晶体管T1继续向第六晶体管T6的栅极充电，抬升栅极的电位，直至第六晶体管T6达到平衡状态。第六晶体管T6达到平衡状态时，其栅极电压减去第一极的电压为-|Vth|，即在补偿阶段，驱动模块100的控制端的电压的电压V

数据写入阶段t3，如图14所示，第一发光控制信号EM1和第二发光控制信号EM2均为高电平，扫描信号SC为低电平，第一晶体管T1、第二晶体管T2、的，第七晶体管T7导通，第三晶体管T3、第四晶体管T4、第五晶体管T5关断。数据信号Vdata经第七晶体管T7、第六晶体管T6、第二晶体管T2和第一晶体管T1写入第六晶体管T6的栅极。在数据写入阶段t3结束的时刻，驱动模块100的控制端的电压V

发光阶段t4，如图15所示，第一发光控制信号EM1和第二发光控制信号EM2均为低电平，扫描信号SC为高电平，第一晶体管T1、第二晶体管T2和第七晶体管T7关断，第三晶体管T3、第四晶体管T4、第五晶体管T5导通，第一电源信号VDD经第四晶体管T4传输至第六晶体管T6的第一极，第六晶体管T6根据其栅极和第一极的电压产生驱动电流I

由上述分析可知，与现有技术中通过扫描信号的有效时间来控制补偿时间不同的是，本实施例提供的像素电路将补偿阶段和数据写入阶段分开，且可以利用扫描信号的开始时刻来控制补偿阶段的时间长短。因此，本实施例在对驱动模块进行阈值补偿时，可以不受高刷新频率的限制，以及，在有限时间内，有利于数据信号充分写入驱动模块的控制端，实现阈值电压的充分补偿，提高显示均匀性，进而改善显示画质。

本发明实施例还提供了一种显示面板，显示面板包括上述任意实施例所述的像素电路，其技术原理和产生的效果类似，不再赘述。

本发明实施例还提供了一种像素电路的驱动方法，适用于本发明任意实施例所提供的像素电路。图16为本发明实施例提供的一种像素电路的驱动方法的流程图，参考图16，像素电路的驱动方法包括初始化阶段、补偿阶段、数据写入阶段和发光阶段；

S10：在初始化阶段，补偿模块响应第一发光控制信号而导通，初始化模块和第一发光控制模块响应第二发光控制信号而导通，初始化模块通过导通的补偿模块向驱动模块的控制端写入初始化电压，第一发光控制模块将第一电源信号写入驱动模块的第二端。

S20：在补偿阶段，补偿模块响应第一发光控制信号而导通，驱动模块经导通的补偿模块进行阈值补偿。

S30：在数据写入阶段，补偿模块响应第一发光控制信号而导通，数据写入模块响应扫描信号而导通，数据写入模块通过导通的驱动模块和补偿模块将数据信号写入驱动模块的控制端。

S40：在发光阶段，第一发光控制模块响应第二发光控制信号而导通，第二发光控制模块响应第一发光控制信号而导通，驱动模块响应其控制端的电压而产生驱动电流，驱动发光模块发光。

与现有技术中通过扫描信号的有效时间来控制补偿时间不同的是，本实施例提供的像素电路的驱动方法将补偿阶段和数据写入阶段分开，且可以利用扫描信号的开始时刻来控制补偿阶段的时间长短。因此，本实施例像素电路的驱动方法在对驱动模块进行阈值补偿时，可以不受高刷新频率的限制，以及，在有限时间内，有利于数据信号充分写入驱动模块的控制端，实现阈值电压的充分补偿，提高显示均匀性，进而改善显示画质。

图17为本发明实施例提供的一种像素电路的补偿阶段调整的对比图，参考图17，在上述各实施例的基础上，可选的，定义第一发光控制信号EM1和第二发光控制信号EM2为第一电平时有效，扫描信号SC为第二电平时有效，第一电平和第二电平相反。其中，第一发光控制信号EM1和第二发光控制信号EM2的有效时间区间存在交叠区间，且扫描信号SC的有效时间区间位于交叠区间之内；扫描信号SC的有效时间区间的起始时间可调。其中，第一发光控制信号EM1和第二发光控制信号EM2的有效时间区间交叠形成补偿阶段t2和数据写入阶段t3。在该交叠区间内，进入数据写入阶段t3的标志为扫描信号SC有效。扫描信号SC有效的时间越早，补偿阶段t2的时间较短；相反，扫描信号SC有效的时间延迟，补偿阶段t2的时间延长。因此，通过调节扫描信号SC的有效时间区间的起始时间，可以调节补偿阶段t2的时间。如图17所示，位于下方的扫描信号SC相较于位于上方的扫描信号SC的开始时刻向右进行平移，明显地，在平移后，延长了补偿阶段t2的时间。因此，本发明实施例的像素电路可通过调整扫描信号SC右移，增加补偿阶段t2的时间。

示例性地，补偿模块包括第一晶体管和第二晶体管，初始化模块包括第三晶体管，第一发光控制模块包括第四晶体管，第二发光控制模块包括第五晶体管，驱动模块包括第六晶体管，数据写入模块包括第七晶体管。其中，第一晶体管和第二晶体管为N型晶体管，第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管均为P型晶体管。第一电平为高电平，第二电平为低电平。

在初始化阶段t1，第一发光控制信号EM1位于有效时间区间内、扫描信号位于SC非有效时间区间内、第二发光控制信号EM2位于非有效时间区间内时。在补偿阶段t2，第一发光控制信号EM1位于有效时间区间内、扫描信号SC位于非有效时间区间内、第二发光控制信号EM2位于有效时间区间内。在数据写入阶段t3，第一发光控制信号EM1位于有效时间区间内、扫描信号SC位于有效时间区间内、第二发光控制信号EM2位于有效时间区间内。在发光阶段t4，第一发光控制信号EM1位于非有效时间区间内、扫描信号SC位于非有效时间区间内、第二发光控制信号EM2位于非有效时间内。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。