一种超结功率器件终端结构

技术领域

本发明属于半导体技术领域，具体涉及一种能够增大设计窗口、提高工艺容差的超结功率器件终端结构。

背景技术

功率器件作为功率电子系统中处理高电压和大电流的核心器件，在汽车、电源、便携式设备等各领域得到广泛应用，其中垂直双扩散金属氧化物半导体晶体管(VerticalDouble-diffusion MOS，VDMOS)作为核心功率器件在PFC、DC-DC等电路中占据了重要地位，高耐压、低损耗以及更优的动态特性是功率器件发展的重要趋势。

超结(Super Junction)功率器件作为新型功率器件的代表，通过独特的电荷补偿技术实现超低比导通电阻，显著提升器件效率，为系统带来更小的功率损耗。随着器件元胞尺寸的不断缩小，超结电荷平衡的容差显著降低，这会使得器件的设计窗口大幅减小，也对工艺控制提出了更高的要求。不仅如此，随着对于超结功率器件更优动态特性的需求日益增加，一种具有横向连接层的终端结构被提出并广泛应用在高压超结器件中。由于这种横向连接层同时被顶部的N-top层、N柱和边缘的外延层共同耗尽，设计窗口被进一步限制，实现电荷平衡变得更为困难。

为了解决上述技术问题，本发明在终端区引入多晶硅阻性场版，提出一种能够增大设计窗口、提高工艺容差的超结功率器件终端结构，该结构与无场板的终端结构相比更容易维持高耐压，从而使脆弱的终端区达到与元胞区相同的击穿电压容差水平，增大器件设计的窗口，提高设计灵活性，降低工艺控制难度。

发明内容

为实现上述发明目的，本发明技术方案如下：

一种超结功率器件终端结构，硅层上方具有多晶硅阻性场板114，所述多晶硅阻性场板114包括多个围绕栅金属层116的跑道形环，跑道形环由上下两侧中部的长直道3、左右两侧中部的短直道4、长直道3和短直道4之间的弯道5连接而成，跑道形环上具有与栅金属层116相连的第一端1和与边缘金属层117相连的第二端2；第一端1和第二端2位于长直道3上或弯道5上。

作为优选方式，各个跑道形环等宽等间距，或者等宽不等间距，或者宽度和间距变化。

作为优选方式，各个跑道形环在第一端1和第二端2构成的直线上通过垂直于长直道3的垂直段6间隔相连；或者各个跑道形环在第一端1和第二端2构成的线段上以及两端对角位置构成的线段上通过垂直于弯道切线的垂直段6间隔相连。

作为优选方式，各跑道形环在上或下的长直道3或者上下两段长直道3上自身不相连，相邻跑道形环在该自身不相连处通过垂直于长直道3的垂直段6相连，该垂直段6以等间距从内向外由长直道3中轴线向弯道5方向偏移。

作为优选方式，各个跑道形环被位于长直道3中轴线上的中心道7隔断，左右两侧的跑道形环关于中心道7对称，各个环在中心道7两侧通过垂直于长直道3的垂直段6间隔相连。

作为优选方式，垂直段6的材料是多晶硅或者金属。

作为优选方式，栅金属层116替换为源金属层115，第一端与源金属层115相连。

作为优选方式，跑道形环的环数大于或等于6。

作为优选方式，用一条围着栅金属层116盘绕的等宽螺旋线替换跑道形环，螺旋线的圈数大于或等于6。

作为优选方式，所述器件可以是MOSFET，也可以是IGBT或其他适用超结结构的功率半导体器件。

作为优选方式，从器件内部向器件边缘方向依次为有源区A、过渡区B和终端区C，所述有源区A、过渡区B和终端区C共用第一掺杂类型衬底101和第一掺杂类型外延层102；

有源区A包括：位于所述第一掺杂类型外延层102中的多个通过第一掺杂类型外延层102相隔离的第二掺杂类型超结柱区103；位于所述第二掺杂类型超结柱区103上表面的第二掺杂类型体区104；位于所述第二掺杂类型体区104内顶部的第二掺杂类型体接触区106和第一掺杂类型源接触区107；位于部分所述第一掺杂类型外延层102、第二掺杂类型体区104和第一掺杂类型源接触区107上表面的栅氧化层108；覆盖所述栅氧化层108上表面的第一栅电极109；覆盖所述第一栅电极109和第一掺杂类型源接触区107上表面的钝化层110；覆盖所述第二掺杂类型体接触区106、第一掺杂类型源接触区107和钝化层110上表面的源金属层115；

过渡区B包括：位于所述第一掺杂类型外延层102中的多个通过第一掺杂类型外延层102相隔离的第二掺杂类型超结柱区103；靠近有源区一侧位于所述第二掺杂类型超结柱区103上表面的第二掺杂类型体区104；位于所述第二掺杂类型体区104内顶部的第二掺杂类型体接触区106；靠近终端区一侧位于所述第二掺杂类型超结柱区103上表面和第二掺杂类型体区104下表面之间的第二掺杂类型横向连接层105；位于部分所述第二掺杂类型体区104上表面的栅氧化层108；位于部分所述第二掺杂类型体区104和第一掺杂类型外延层102上表面的场氧化层111；覆盖所述栅氧化层108和场氧化层111的第二栅电极112；覆盖所述第二栅电极112的钝化层110；覆盖所述第二掺杂类型体接触区106上表面的源金属层115；位于所述钝化层110和第二栅电极112顶部并与第二栅电极112接触的栅金属层116；

终端区C包括：位于所述第一掺杂类型外延层102中的多个通过第一掺杂类型外延层102相隔离的第二掺杂类型超结柱区103；靠近过渡区一侧位于所述第二掺杂类型超结柱区103上表面的第二掺杂类型横向连接层105；覆盖所述第一掺杂类型外延层102上表面的场氧化层111；位于所述场氧化层111顶部的多晶硅阻性场板114；覆盖场氧化层111和多晶硅阻性场板114顶部的钝化层110；靠近器件边缘一侧位于所述第一掺杂类型外延层102内顶部的第二掺杂类型边缘接触区113；靠近器件边缘一侧位于所述钝化层110顶部与第二掺杂类型边缘接触区113相接触的边缘金属层117。

作为优选方式，所述第一掺杂类型为N型，第二掺杂类型为P型；或第一掺杂类型为P型，第二掺杂类型为N型。

本发明的有益效果为：该结构与无场板的终端结构相比更容易维持高耐压，从而使脆弱的终端区达到与元胞区相同的击穿电压容差水平，增大器件设计的窗口，提高设计灵活性，降低工艺控制难度。

附图说明

图1为本发明实施例1的一种超结功率器件终端场板布局示意图。

图2为本发明实施例1的一种超结功率器件终端结构示意图。

图3为本发明实施例1的一种超结功率器件终端结构与无场板终端结构击穿电压随横向连接层掺杂浓度变化的曲线图。

图4为本发明实施例1的一种超结功率器件终端结构与无场板终端结构击穿电压随外延层顶部掺杂浓度变化的曲线图。

图5为本发明实施例1的一种超结功率器件终端结构、本发明有源区结构和无场板终端结构击穿电压随第二掺杂类型超结柱掺杂浓度变化的曲线图。

图6为本发明实施例2的一种超结功率器件终端场板布局示意图。

图7为本发明实施例3的一种超结功率器件终端场板布局示意图。

图8为本发明实施例4的一种超结功率器件终端场板布局示意图。

图9为本发明实施例5的一种超结功率器件终端场板布局示意图。

图10为本发明实施例6的一种超结功率器件终端场板布局示意图。

图11为本发明实施例7的一种超结功率器件终端场板布局示意图。

101为第一掺杂类型衬底，102为第一掺杂类型外延层，103为第二掺杂类型超结柱，104为第二掺杂类型体区，105为第二掺杂类型横向连接层，106为第二掺杂类型体接触区，107为第一掺杂类型源接触区，108为栅氧化层，109为第一栅电极，110为钝化层，111为场氧化层，112为第二栅电极，113为第二掺杂类型边缘接触区，114为多晶硅阻性场板，115为源金属层，116为栅金属层，117为边缘金属层。1为第一端，2为第二端，3为长直道，4为短直道，5为弯道，6为垂直段，7为中心道。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

实施例1

本实施例提供一种终端结构，如图1所示，硅层上方具有多晶硅阻性场板114，所述多晶硅阻性场板114包括多个围绕栅金属层116的跑道形环，跑道形环由上下两侧中部的长直道3、左右两侧中部的短直道4、长直道3和短直道4交接处的弯道5连接而成，各个环等宽等间距且环数大于或等于6。该跑道形环上具有与栅金属层116相连的第一端1和与边缘金属层117相连的第二端2，第一端1和第二端2位于长直道3上，各个环在第一端1和第二端2构成的直线上通过垂直于长直道3的垂直段6间隔相连。

如图2所示，从器件内部向器件边缘方向依次为有源区A、过渡区B和终端区C，所述有源区A、过渡区B和终端区C共用第一掺杂类型衬底101和第一掺杂类型外延层102；

有源区A包括：位于所述第一掺杂类型外延层102中的多个通过第一掺杂类型外延层102相隔离的第二掺杂类型超结柱区103；位于所述第二掺杂类型超结柱区103上表面的第二掺杂类型体区104；位于所述第二掺杂类型体区104内顶部的第二掺杂类型体接触区106和第一掺杂类型源接触区107；位于部分所述第一掺杂类型外延层102、第二掺杂类型体区104和第一掺杂类型源接触区107上表面的栅氧化层108；覆盖所述栅氧化层108上表面的第一栅电极109；覆盖所述第一栅电极109和第一掺杂类型源接触区107上表面的钝化层110；覆盖所述第二掺杂类型体接触区106、第一掺杂类型源接触区107和钝化层110上表面的源金属层115；

过渡区B包括：位于所述第一掺杂类型外延层102中的多个通过第一掺杂类型外延层102相隔离的第二掺杂类型超结柱区103；靠近有源区一侧位于所述第二掺杂类型超结柱区103上表面的第二掺杂类型体区104；位于所述第二掺杂类型体区104内顶部的第二掺杂类型体接触区106；靠近终端区一侧位于所述第二掺杂类型超结柱区103上表面和第二掺杂类型体区104下表面之间的第二掺杂类型横向连接层105；位于部分所述第二掺杂类型体区104上表面的栅氧化层108；位于部分所述第二掺杂类型体区104和第一掺杂类型外延层102上表面的场氧化层111；覆盖所述栅氧化层108和场氧化层111的第二栅电极112；覆盖所述第二栅电极112的钝化层110；覆盖所述第二掺杂类型体接触区106上表面的源金属层115；位于所述钝化层110和第二栅电极112顶部并与第二栅电极112接触的栅金属层116；

终端区C包括：位于所述第一掺杂类型外延层102中的多个通过第一掺杂类型外延层102相隔离的第二掺杂类型超结柱区103；靠近过渡区一侧位于所述第二掺杂类型超结柱区103上表面的第二掺杂类型横向连接层105；覆盖所述第一掺杂类型外延层102上表面的场氧化层111；位于所述场氧化层111顶部的多晶硅阻性场板114；覆盖场氧化层111和多晶硅阻性场板114顶部的钝化层110；靠近器件边缘一侧位于所述第一掺杂类型外延层102内顶部的第二掺杂类型边缘接触区113；靠近器件边缘一侧位于所述钝化层110顶部与第二掺杂类型边缘接触区113相接触的边缘金属层117。其中第一掺杂类型为N型，第二掺杂类型为P型；或第一掺杂类型为P型，第二掺杂类型为N型。

所述多晶硅阻性场板114可以通过两种工艺过程得到：一种是与栅电极在同一个工艺步骤进行多晶硅淀积并采用掩膜版进行刻蚀，刻蚀完成后再进行掺杂得到；另一种是通过完成栅电极制造步骤后进行掺氧多晶硅的气相淀积与刻蚀得到。前者工艺较为简单，成本更低，后者得到的多晶硅场板泄漏电流更小。当器件工作在反向耐压状态下，第二掺杂类型横向连接层105的掺杂浓度偏高时，其内部靠近有源区一侧存在一个无法耐压的非耗尽区，这使得该区域的电势低于多晶硅阻性场板114处对应位置的电势，此时，多晶硅阻性场板114会引入一个新的电场E

图3展示了本实施例提出的器件终端结构与无场板终端结构在第二掺杂类型横向连接层105掺杂浓度变化时对应的击穿电压变化。从图中可以看出，无场板终端结构的击穿电压能保持600V以上的第二掺杂类型横向连接层105掺杂浓度变化范围是±3.7％，而本实施例提出的结构对应的变化范围为±21.7％，远远高于无场板终端结构。本实施例提出的器件终端结构与无场板终端结构在第一掺杂类型外延层102顶部掺杂浓度变化时对应的击穿电压变化如图4所示，无场板终端结构的击穿电压能保持600V以上的第一掺杂类型外延层102顶部掺杂浓度变化范围是±7.1％，而本实施例提出的结构对应的变化范围为±60.2％，同样远远高于无场板终端结构。图5给出了本实施例提出的器件终端结构、本实施例有源区A结构和无场板终端结构在第二掺杂类型超结柱区103掺杂浓度变化时对应的击穿电压变化。本实施例提出的终端结构击穿电压达到有源区A击穿电压同等水平，显著高于无场板终端结构的击穿电压。

综上所述，本实施例提出的超结功率器件终端结构在具有高耐压的同时，有更大的设计容差，也能降低工艺控制的难度。

实施例2

如图6所示，本发明还提供一种多晶硅阻性场板114布局方式，其与实施例1的区别在于：各个跑道形环的第一端1和第二端2位于弯道位置，且各环在第一端1和第二端2构成的线段上以及第一端1和第二端2对角位置构成的线段上通过垂直于弯道切线的垂直段6间隔相连。

本实施例与实施例1相比，将多晶硅阻性场板114和金属以及多晶硅阻性场板114各个环之间的连接位置由直道转移到弯道，改变了场板中的电势分布，有助于调整器件直道和弯道部分的电荷分布差异，同时也兼容终端直道区的额外设计。

实施例3

如图7所示，本发明还提供一种多晶硅阻性场板114布局方式，其与实施例1的区别在于：各跑道形环在上或下的长直道3上自身不相连，相邻跑道形环在该自身不相连处通过垂直于长直道3的垂直段6相连，该垂直段6以等间距从内向外由长直道3中轴线向弯道5方向偏移。

实施例4

如图8所示，本发明还提供一种多晶硅阻性场板114布局方式，其与实施例1的区别在于：各跑道形环在上和下两段长直道3上自身均不相连，相邻跑道形环在该自身不相连处通过垂直于长直道3的垂直段6相连，该垂直段6以等间距从内向外由长直道3中轴线向弯道5方向偏移。

实施例5

如图9所示，本发明还提供一种多晶硅阻性场板114布局方式，其与实施例1的区别在于：各个跑道形环被位于长直道3中轴线上的中心道7隔断，左右两侧的跑道形环关于中心道7对称，各个环在中心道7两侧通过垂直于长直道3的垂直段6间隔相连。

实施例6

如图10所示，本发明还提供一种多晶硅阻性场板114布局方式，其与实施例1的区别在于：栅金属层116替换为源金属层115，第一端1与源金属层115相连。

本实施例与实施例1相比，将所述多晶硅阻性场板114的连接方式由与栅漏相连改为与源漏相连，从而能够减小栅极泄漏电流，提高器件的可靠性。

实施例7

如图11所示，本发明还提供一种多晶硅阻性场板114布局方式：用一条围着栅金属层116盘绕的等宽螺旋线替换跑道形环，螺旋线的圈数大于或等于6。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。