一种显示面板、制备方法及显示装置

技术领域

本申请涉及显示技术领域，尤其涉及一种显示面板、制备方法及显示装置。

背景技术

目前，在VR(Virtual Reality，虚拟现实)领域，由于VR显示屏的尺寸较小，在有限空间提供的信息量受到限制，即有限空间内的pixel(像素)数量较为有限，再加上多view(视角)光场显示，一个pixel又要包含多个视点，所以pixel的尺寸被压缩到极致。

然而，受限于工艺能力，现有显示技术难以满足更高PPI(pixels per inch，用于表征分辨率)的显示要求。

发明内容

本申请实施例提供一种显示面板、制备方法及显示装置，能够提高显示面板的PPI，满足更高的显示要求。

本申请实施例的第一方面，提供一种显示面板，包括：

阵列排布的多个子像素，所述子像素包括驱动器件，所述驱动器件包括半导体层；

数据信号线，与所述驱动器件电连接；

在所述数据信号线的延伸方向上相邻的所述子像素的半导体层相连接，且连接处不导电。

在一些实施方式中，所述驱动器件包括栅极、第一电极和第二电极，所述第一电极为源极和漏极中的一者，所述第二电极为所述源极和所述漏极中的另一者，所述数据信号线与所述第一电极电连接；

所述显示面板还包括：

扫描信号线，与所述栅极电连接，在所述扫描信号线的延伸方向上相邻的所述子像素的半导体层断开；

像素电极，与所述第二电极电连接；

衬底层，所述驱动器件、所述扫描信号线、所述数据信号线和所述像素电极均设置于所述衬底层的同一侧。

在一些实施方式中，所述半导体层包括掺杂区域、沟道区域和连接区域，所述沟道区域设置于属于同一个所述驱动器件的第一掺杂区域和第二掺杂区域之间，所述第一掺杂区域是电连接所述第一电极的所述掺杂区域，所述第二掺杂区域是电连接所述第二电极的所述掺杂区域；

所述连接区域设置于分别属于相邻的两个子像素的所述第一掺杂区域和所述第二掺杂区域之间，所述连接区域和所述沟道区域均未经过掺杂工艺。

在一些实施方式中，所述连接区域在所述扫描信号线的延伸方向上的尺寸小于所述掺杂区域在所述扫描信号线的延伸方向上的尺寸；和/或，

所述沟道区域在所述扫描信号线的延伸方向上的尺寸小于所述掺杂区域在所述扫描信号线的延伸方向上的尺寸；和/或，

所述扫描信号线的第一区域在所述数据信号线的延伸方向上的尺寸为第一尺寸，所述扫描信号线的第二区域在所述数据信号线的延伸方向上的尺寸为第二尺寸，所述第一尺寸大于所述第二尺寸，所述第一区域在所述半导体层上的正投影覆盖所述沟道区域，所述第二区域在所述半导体层上的正投影与所述沟道区域无交叠。

在一些实施方式中，所述半导体层设置于所述第一电极和所述第二电极之间；

所述栅极设置于所述半导体层与所述数据信号线之间，或，所述栅极设置于所述半导体层与所述像素电极之间。

在一些实施方式中，所述第一电极与所述数据信号线是由同一道制程制备得到的；和/或，

所述栅极与所述扫描信号线是由同一道制程制备得到的。

在一些实施方式中，所述数据信号线设置于所述衬底层与所述半导体层之间。

在一些实施方式中，所述数据信号线在所述半导体层上的正投影覆盖所述沟道区域，以使所述数据信号线用于遮挡所述衬底层的外界光线照射所述沟道区域。

在一些实施方式中，所述显示面板还包括：

第一间绝缘层，设置于所述数据信号线与所述半导体层之间，所述第一间绝缘层包括第一通孔，所述数据信号线通过所述第一通孔与所述半导体层电连接；

第二间绝缘层，设置于所述半导体层与所述第二电极之间，所述第二间绝缘层包括第二通孔，所述第二电极通过所述第二通孔与所述半导体层电连接；

所述数据信号线在所述衬底层上的正投影至少部分覆盖所述第一通孔在所述衬底层上的正投影，和/或，所述数据信号线在所述衬底层上的正投影至少部分覆盖所述第二通孔在所述衬底层上的正投影。

在一些实施方式中，所述显示面板还包括：

有机绝缘层，设置于所述第二电极与所述像素电极之间，所述有机绝缘层包括第三通孔，所述第二电极通过所述第三通孔与所述像素电极电连接；

所述数据信号线在所述衬底层上的正投影至少部分覆盖所述第三通孔在所述衬底层上的正投影。

在一些实施方式中，所述半导体层包括第一半导体层和第二半导体层；

所述栅极设置于所述第一半导体层与所述第二半导体层之间。

在一些实施方式中，所述第一半导体层设置于所述栅极与所述数据信号线之间，所述第二半导体层设置于所述第二电极与所述栅极之间。

在一些实施方式中，所述第一半导体层的所述第一掺杂区域在所述衬底层上的正投影与所述第二半导体层的所述第二掺杂区域在所述衬底层上的正投影至少部分重叠；和/或，

所述第一半导体层的所述第二掺杂区域在所述衬底层上的正投影与所述第二半导体层的所述第一掺杂区域在所述衬底层上的正投影至少部分重叠。

在一些实施方式中，所述第一半导体层的所述第一掺杂区域与所述第二半导体层的所述第二掺杂区域电连接；或，

所述第一半导体层的所述第二掺杂区域与所述第二半导体层的所述第一掺杂区域电连接。

在一些实施方式中，所述显示面板还包括：

公共电极层，设置于所述像素电极远离所述衬底层的一侧；

所述公共电极层包括开口，所述开口在所述衬底层上的正投影覆盖所述像素电极在所述衬底层上的正投影。

在一些实施方式中，所述显示面板还包括：

屏蔽金属层，设置于所述公共电极层与所述像素电极之间。

在一些实施方式中，所述屏蔽金属层的延伸方向与所述数据信号线的延伸方向平行。

本申请实施例的第二方面，提供一种显示面板的制备方法，用于制备如第一方面所述的显示面板，包括：

设置半导体层；

设置数据信号线，其中，在所述数据信号线的延伸方向上相邻的子像素的半导体层相连接，且连接处不导电；

基于所述半导体层，设置驱动器件，所述驱动器件与所述数据信号线电连接。

在一些实施方式中，所述制备方法还包括：

设置扫描信号线，其中，所述扫描信号线与所述驱动器件电连接；

刻蚀所述半导体层，以使在所述扫描信号线的延伸方向上相邻的所述子像素的半导体层断开；

将刻蚀后的所述半导体层的沟道区域和连接区域进行遮挡后，对所述半导体层的其他区域进行杂质掺杂，以形成第一掺杂区域和第二掺杂区域，其中，所述沟道区域设置于属于同一个所述驱动器件的所述第一掺杂区域和所述第二掺杂区域之间，所述连接区域设置于分别属于相邻的两个子像素的所述第一掺杂区域和所述第二掺杂区域之间。

本申请实施例的第三方面，提供一种显示装置，包括：

如第一方面所述的显示面板。

本申请实施例提供的显示面板、制备方法及显示装置，设置在数据信号线的延伸方向上相邻的子像素的半导体层相连接，且连接处不导电，即在半导体层的刻蚀阶段，数据信号线的延伸方向上的半导体层不刻断，保持连接，则数据信号线的延伸方向的相邻子像素的半导体层无需设置间隙，无需考虑工艺能力。在数据信号线的延伸方向上节省的相邻子像素之间的间距可以用于排列更多的子像素，能够提高PPI，即可以提高显示面板的分辨率，以满足更高分辨率的显示需求。相邻子像素之间连接的半导体层的连接处不导电，则不会影响相邻子像素的驱动器件的运行。

附图说明

图1为本申请实施例提供的一种显示面板的局部结构示意图；

图2为本申请实施例提供的一种显示面板的局部像素排列示意图；

图3为本申请实施例提供的一种显示面板的半导体层的结构示意图；

图4为本申请实施例提供的一种半导体层的局部结构示意图；

图5为本申请实施例提供的一种显示面板沿数据信号线的延伸方向的局部截面结构示意图；

图6为本申请实施例提供的另一种显示面板的局部结构示意图；

图7为本申请实施例提供的另一种显示面板沿数据信号线的延伸方向的局部截面结构示意图；

图8为本申请实施例提供的又一种显示面板沿数据信号线的延伸方向的局部截面结构示意图；

图9为本申请实施例提供的再一种显示面板沿数据信号线的延伸方向的局部截面结构示意图；

图10为本申请实施例提供的又一种显示面板的局部结构示意图；

图11为本申请实施例提供的一种显示面板沿数据信号线的延伸方向的局部截面结构示意图；

图12为本申请实施例提供的一种显示面板的制备方法的示意性流程图；

图13为本申请实施例提供的一种显示面板的制备方法的掺杂工艺示意图；

图14为本申请实施例提供的一种显示装置的示意性结构图。

具体实施方式

为了更好的理解本说明书实施例提供的技术方案，下面通过附图以及具体实施例对本说明书实施例的技术方案做详细的说明，应当理解本说明书实施例以及实施例中的具体特征是对本说明书实施例技术方案的详细的说明，而不是对本说明书技术方案的限定，在不冲突的情况下，本说明书实施例以及实施例中的技术特征可以相互组合。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。术语“两个以上”包括两个或大于两个的情况。

目前，在VR领域，由于VR显示屏的尺寸较小，在有限空间提供的信息量受到限制，即有限空间内的pixel数量较为有限，再加上多view光场显示，一个pixel又要包含多个视点，所以pixel的尺寸被压缩到极致。然而，受限于工艺能力，现有显示技术难以满足更高PPI的显示要求。

有鉴于此，本申请实施例提供一种显示面板、制备方法及显示装置，能够提高显示面板的PPI，满足更高的显示要求。

本申请实施例的第一方面，提供一种显示面板，图1为本申请实施例提供的一种显示面板的局部结构示意图。如图1所示，本申请实施例提供的显示面板，包括：多个子像素101和数据信号线102，多个子像素101呈阵列排布，子像素包括驱动器件100，驱动器件100包括半导体层110。示例性的，驱动器件100可以包括一个或多个器件，图1示出的一个子像素101包括一个驱动器件100，只是示意性的，不作为本申请的具体限定。半导体层110可以作为驱动器件100的有源层，数据信号线102与驱动器件100电连接，数据信号线102可以向驱动器件100传输数据信号，驱动器件100可以基于数据信号实现子像素101的显示功能。在数据信号线102的延伸方向上相邻的子像素101的半导体层110相连接，且连接处不导电。需要说明的是，此处的不导电不是绝对无电流或无导电粒子的概念，此处的不导电主要是针对相邻子像素101的驱动器件100之间不会导通，不会互相影响器件的导电性能。

示例性的，通常相邻子像素的半导体层是断开的，可以避免相邻子像素之间半导体层的短路。但是，在半导体层的刻蚀工艺中，结合曝光掩膜版的制备精度、光刻胶曝光精度以及刻蚀精度的限制，即使是在工艺极限能力下刻蚀相邻子像素的半导体之间的间距，显示面板的PPI也难以满足更高的分辨率要求，尤其难以满足VR显示领域的高分辨率要求。

针对上述问题，本申请实施例提供的显示面板，设置在数据信号线102的延伸方向上相邻的子像素101的半导体层110相连接，且连接处不导电，即在半导体层的刻蚀阶段，数据信号线102的延伸方向上的半导体层110不刻断，保持连接，则数据信号线102的延伸方向的相邻子像素101的半导体层110无需设置间隙，无需考虑工艺能力。在数据信号线102的延伸方向上节省的相邻子像素101之间的间距可以用于排列更多的子像素101，能够提高PPI，即可以提高显示面板的分辨率，以满足更高分辨率的显示需求。相邻子像素101之间连接的半导体层110的连接处不导电，则不会影响相邻子像素101的驱动器件100的运行。本申请实施例提供的显示面板，通过设置在数据信号线102的延伸方向上相邻的子像素101的半导体层110相连接，且连接处不导电。在数据信号线102的延伸方向上相邻的子像素101的半导体层110不设置间隙，可以节省子像素101的排列空间，节省下来的空间可以用于排列子像素101，以在固定空间内可以排列更多的子像素101，无需考虑相邻子像素101之间的间隙设置的工艺精度，能够提高PPI，即可以提高显示面板的分辨率，以满足更高分辨率的显示需求。相邻子像素101之间连接的半导体层110的连接处不导电，则不会影响相邻子像素101的驱动器件100的运行。需要说明的是，此处的不导电不是绝对无电流或无导电粒子的概念，此处的不导电主要是针对相邻子像素101的驱动器件100之间不会导通，不会互相影响器件的导电性能。

示例性的，在VR领域，由于其尺寸小，在有限的显示区域内设置的像素数量受到限制，即提供的信息量受到限制，结合多视角光场显示，一个像素又要包含多个视点，所以pixel的尺寸通常被压缩到极致。在VR领域的近眼显示中，VR显示面板所提供的PPI需要达到1000，为了提高显示画面的清晰度，可以采用3个View的视点，那么一个像素中包含3个视点，每个视点包含三基色的三个子像素，那么一个像素中包含9个子像素。示例性的，图2为本申请实施例提供的一种显示面板的局部像素排列示意图。如图2所示，一个像素P10包括三个视点P01，每个视点P01包括三个子像素101。在显示面板的分辨率需求为1000PPI的情况下，像素的尺寸可以做到8.5×8.5um，视点的分辨率可以达到3000PPI。然而现有的工艺能力主要局限于曝光精度，则实际显示面板的分辨率上限是900PPI，视点分辨率的上限是2700PPI。

示例性的，图3为本申请实施例提供的一种显示面板的半导体层的结构示意图。如图3所示，相邻子像素的驱动器件的半导体层分别表示为poly1和poly2，为提高显示面板的PPI，将半导体层设置为斜向延伸，可以增加子像素的排列数量，同层之间的半导体层，即poly1和poly2之间的间距pitch受到曝光工艺精度的限制。例如为了保证Poly1和poly2能够分开，高精度掩膜版的极限精度为1.8μm，刻蚀精度为0.5μm，则poly1和poly2之间的间距pitch至少为2.3um。当相邻子像素之间的最小间距为9.5um，最高PPI可以做到900，且图3所示的半导体层的图形设置占用了像素的开口区，影响光线透过率，严重降低显示面板的显示亮度，影响显示效果。图3所示的斜向延伸的半导体层的设计，对应的子像素的开口率一般在20％以下，难以满足显示要求。子像素的开口区用于透过光线，实现显示功能，子像素的开口率是子像素的开口区的面积与子像素的总面积的比值，子像素的开口率越大，子像素的透光率越大，显示面板的亮度越高，显示效果越好。

针对上述问题，图4为本申请实施例提供的一种半导体层的局部结构示意图。如图4所示，本申请实施例提供的显示面的半导体层110在数据信号线102的延伸方向上连接，且连接处不导电，以保证相邻子像素101的半导体层110不会短路，避免影响相邻子像素101的驱动器件之间的运行。

需要说明的是本申请实施例提供的显示面板可以适用于液晶显示面板，也可以适用于有机发光显示面板，本申请实施例不作具体限定。

在一些实施方式中，图5为本申请实施例提供的一种显示面板沿数据信号线的延伸方向的局部截面结构示意图；图6为本申请实施例提供的另一种显示面板的局部结构示意图。结合图5和图6，驱动器件100可以包括薄膜晶体管，驱动器件100包括栅极G、第一电极120和第二电极130，第一电极120为源极和漏极中的一者，第二电极130为源极和漏极中的另一者，数据信号线102与第一电极120电连接。显示面板还包括：扫描信号线103、像素电极104和衬底层105，驱动器件100、扫描信号线103、数据信号线102和像素电极104均设置于衬底层105的同一侧。扫描信号线103与栅极G电连接，在扫描信号线103的延伸方向上相邻的子像素101的半导体层110断开，扫描信号线103可以用于传输扫描信号，扫描信号可以驱动栅极G的开启，以导通第一电极120和第二电极130，将数据信号从数据信号线101和第一电极120传导至第二电极130，基于扫描信号和数据信号实现显示驱动，以显示画面；栅极G接收到的扫描信号关闭驱动器件，以关闭对应的子像素101，不显示画面。像素电极104与第二电极130电连接，像素电极104接收到数据信号可以驱动液晶旋转，以使背光源的光线透过显示面板，实现显示画面。在有机发光显示面板中，像素电极104还可以是发光器件的阳极。参考图5，衬底层105与半导体层110之间还可以设置遮光金属层LS。遮光金属层LS可以采用金属钼，遮光金属层LS可以为半导体层110的沟道遮挡衬底层105之外射入的光线，可以避免外界光线影响半导体层110的沟道的电荷感应效应。

参考图5和图6，栅极G与半导体层110的投影交叠处的区域可以形成沟道，通过扫描信号线103可以向栅极G提供电压信号，在半导体效应下，沟道内产生载流子，进而形成电流，将第一电极120和第二电极130导通，则驱动器件100开启。通常一根扫描信号线103对应连接一行子像素101的栅极，在栅极G通电的情况下，半导体层110的沟道能够导电，则为实现每行的驱动器件100之间是独立的器件，则在扫描信号线103的延伸方向上，用于形成沟道的半导体层110需要断开，能够得到多个子像素，实现高分辨率的显示画面。

在一些实施方式中，图7为本申请实施例提供的另一种显示面板沿数据信号线的延伸方向的局部截面结构示意图。如图7所示，半导体层110包括掺杂区域111、沟道区域112和连接区域113，沟道区域112设置于属于同一个驱动器件100的第一掺杂区域111a和第二掺杂区域111b之间。示例性的，结合图5，第一掺杂区域111a是电连接第一电极120的掺杂区域111，第二掺杂区域111b是电连接第二电极130的掺杂区域111。连接区域113设置于分别属于相邻的两个子像素101的第一掺杂区域111a和第二掺杂区域111b之间，连接区域113和沟道区域112均未经过掺杂工艺。在一个子像素101包括一个驱动器件100的情况下，一个子像素101的半导体层110包括一个第一掺杂区域111a和一个第二掺杂区域111b，则连接区域113位于相邻的两个子像素101的第二掺杂区域111b和第一掺杂区域111a之间。属于同一个子像素101的第一掺杂区域111a、沟道区域112、第二掺杂区域111b以及相邻子像素101之间的连接区域113在数据信号线102的延伸方向上依次排列。连接区域113不导电，在扫描信号线103和数据信号线102通入任意信号的情况下，连接区域113均不导电。半导体层110的材料可以包括低温多晶硅材料、非晶硅、金属氧化物等，半导体材料在未经掺杂的情况下是不导电的，经过杂质粒子的掺杂，掺杂在半导体材料中的杂质粒子可以使得半导体层导电。连接区域113的不导电性能可以通过不掺杂的方式实现，具体的，在半导体层110的掺杂工艺流程中，将沟道区域112和连接区域113遮挡，对未遮挡的第一掺杂区域111a和第二掺杂区域111b依次进行掺杂，掺杂的杂质粒子和掺杂的注入能量可以根据具体的器件要求进行设置，此处不做赘述。经过掺杂工艺流程，第一掺杂区域111a和第二掺杂区域111b内分别被注入对应的杂质粒子，沟道区域112和连接区域113内未被注入杂质粒子，半导体材料本身的杂质粒子的量较少，不足以导电。

本申请实施例提供的显示面板，通过不对半导体层的连接区域113进行掺杂工艺，另栅极G对应沟道区域112，则栅极G上通入的扫描信号只能影响到沟道区域112，不会影响连接区域113，所以连接区域113不会导电。能够实现半导体层110在数据信号线102的延伸方向上连接，且连接处不导电，可以节省相邻子像素101之间的间隔距离，以排列更多的子像素101，提高显示面板的分辨率。

在一些实施方式中，连接区域113在扫描信号线103的延伸方向上的尺寸小于掺杂区域111在扫描信号线103的延伸方向上的尺寸。结合图4，连接区域113是半导体层110在相邻子像素101之间的区域，连接区域113可以起到半导体层110在数据信号线102延伸方向上不断开的作用，且不导电，通常半导体层110具有遮光效应，则减小连接区域113的面积，可以提高子像素101的开口率。掺杂区域111用于形成驱动器件的源极和漏极，则需要足够的面积，因此，可以设置连接区域113在扫描信号线103的延伸方向上的尺寸小于掺杂区域111在扫描信号线103的延伸方向上的尺寸，可以保证驱动器件100的电学性能，还可以提高子像素101的开口率，提高显示面板的透光率，进而提高显示面板的亮度，提高显示效果。沟道区域112在扫描信号线103的延伸方向上的尺寸小于掺杂区域111在扫描信号线103的延伸方向上的尺寸，可以保证掺杂区域111与第一电极120和第二电极130的电连接。

在一些实施方式中，沟道区域112在扫描信号线103的延伸方向上的尺寸小于掺杂区域111在扫描信号线103的延伸方向上的尺寸。可以保证掺杂区域111的面积用于连接第一电极120和第二电极130。

在一些实施方式中，扫描信号线103的第一区域在数据信号线102的延伸方向上的尺寸为第一尺寸，扫描信号线103的第二区域在数据信号线102的延伸方向上的尺寸为第二尺寸，第一尺寸大于第二尺寸。第一区域在半导体层110上的正投影覆盖沟道区域112，第二区域在半导体层110上的正投影与沟道区域112无交叠。第一尺寸对应的是扫描信号线103与半导体层110的投影交叠区域的宽度，第二尺寸对应的是扫描信号线103除第一区域之外的其他区域的宽度。扫描信号线103将同行设置的驱动器件100的栅极G串联起来，扫描信号线103与半导体层110的投影交叠区域则可以作为栅极G，即扫描信号线103的第一区域为栅极区域。为保证扫描信号线103对于沟道区域112的半导体效应影响，需要保证第一区域的面积，扫描信号线103的其他区域只是用于传递电信号，可以设置窄一点，本申请实施例不作具体限定。

在一些实施方式中，结合图5和图6，第一电极120可以与数据信号线102是由同一道制程制备得到的，栅极G可以与扫描信号线103是由同一道制程制备得到的。可以在实现电连接的同时，采用同一种材料和统一到制成制备，节省工艺流程。

在一些实施方式中，半导体层设置于第一电极和第二电极之间，即第一电极和第二电极分别设置在半导体层的两侧；栅极设置于半导体层与数据信号线之间，或，栅极设置于半导体层与像素电极之间，则驱动器件可以是顶栅结构或底栅结构，本申请实施例不作具体限定。数据信号线可以设置于衬底层与半导体层之间。

示例性的，图8为本申请实施例提供的又一种显示面板沿数据信号线的延伸方向的局部截面结构示意图。如图8所示，半导体层110设置于第一电极120和第二电极130之间；栅极G设置于半导体层110与像素电极104之间，数据信号线102设置于衬底层105与半导体层110之间。

参考图8，数据信号线102设置在衬底层105与半导体层110之间，数据信号线102在半导体层上的正投影覆盖沟道区域112，以使数据信号线102用于遮挡衬底层105的外界光线照射沟道区域112。数据信号线102可以兼具遮光金属层LS的作用，则本申请实施例提供的显示面板无需设置遮光金属层LS，可以节省一道工艺制程，提高产能，还可以节省遮光金属层LS所使用的材料，还可以节省制备遮光金属层LS的掩膜版，节约生产成本。

在一些实时方式中，参考图8，显示面板还包括：第一间绝缘层ILD1和第二间绝缘层ILD2，衬底层105与数据信号线102之间还可以设置缓冲层106，缓冲层106可以阻挡衬底层105中的杂质粒子进入半导体层110。第一间绝缘层ILD1设置于数据信号线102与半导体层110之间，第一间绝缘层ILD1包括第一通孔via1，数据信号线102通过第一通孔via1与半导体层110电连接，数据信号线102在衬底层105上的正投影至少部分覆盖第一通孔via1在衬底层105上的正投影。

参考图8，第二间绝缘层ILD2设置于半导体层110与第二电极130之间，第二间绝缘层ILD2包括第二通孔via2，第二电极130通过第二通孔via2与半导体层110电连接，数据信号线102在衬底层105上的正投影至少部分覆盖第二通孔via2在衬底层105上的正投影。

需要说明的是，通常的显示面板是将遮光金属层LS设置在衬底层与半导体层之间，半导体层设置在遮光金属层和数据信号线之间，则第二电极通过第二通孔与半导体层电连接，由于数据信号线与第二电极位于半导体层的同一侧，则第二通孔需要避让数据信号线，则第二通孔和第二电极与数据信号线在衬底层上的正投影是无交叠的，数据信号线与第二电极存在遮光效应，会占用子像素的开口空间，会严重影响子像素的开口率。本申请实施例将数据信号线102设置于衬底层105与半导体层110之间，数据信号线102与第二电极130分别设置于半导体层110的两侧，第一通孔via1和第二通孔via2在衬底层105上的正投影之间无需互相避让，第二通孔via2的设置也无需避让数据信号线102，则数据信号线102在衬底层105上的正投影可以至少部分覆盖第二通孔via2在衬底层105上的正投影。则第二通孔via2的设置可以无需占用子像素的开口区，则可以增大子像素101的开口率。

在一些实施方式中，参考图8，显示面板还包括：有机绝缘层PLN，有机绝缘层PLN设置于第二电极130与像素电极104之间，有机绝缘层PLN包括第三通孔via3，第二电极130通过第三通孔via3与像素电极104电连接；数据信号线102在衬底层105上的正投影至少部分覆盖第三通孔via3在衬底层105上的正投影。像素电极104通过第三通孔via3和连接电极140与第二电极130电连接，利用连接电极140，可以将第三通孔via3移位至数据信号线102的上方，可以使得数据信号线102在衬底层105上的正投影至少部分覆盖第三通孔via3在衬底层105上的正投影，第三通孔via3无需占用子像素的开口，可以进一步增大子像素101的开口率。示例性的，连接电极140可以采用透明电极ITO(氧化铟锡)。

需要说明的是，参考图8，显示面板的栅极G与半导体层110之间还设置有栅绝缘层GI，用于起到绝缘隔离作用，栅绝缘层GI上设置的通孔与第二通孔via2连通，用于提供第二电极130与半导体层110的连接。像素电极104上可以覆盖钝化层PV，用于平坦膜层，还可以保护像素电极。

在一些实施方式中，半导体层包括第一半导体层和第二半导体层；栅极设置于第一半导体层与第二半导体层之间。栅极设置于双层半导体层之间，每个半导体层上可以对应一个沟道区域，则基于一个栅极，可以在垂直于显示面板的方向上形成双栅结构。

需要说明的是，在LTPS(低温多晶硅)技术中单栅结构的驱动器件有漏电流较大的问题，双栅结构可以视作两个TFT的结构，两个栅极对应一层半导体层，半导体层上划分两个沟道区域分别对应两个栅极，两个栅极在显示面板所在平面上平铺，会占用子像素的开口区，降低子像素的开口率。

针对上述问题，本申请实施例设置两层半导体层，两个半导体层共用一个栅极，可以在垂直于显示面板的方向上形成双栅结构，不会额外增加驱动器件的面积，不会占用子像素的开口区，在实现双栅结构改善驱动器件漏电流的基础上，不会降低子像素的开口率。另外，两层半导体层的掺杂工艺可以共用同一个掩膜版，不会增加生产成本。

在一些实施方式中，第一半导体层设置于栅极与数据信号线之间，第二半导体层设置于第二电极与栅极之间。则第二通孔via2和第三通孔via3在衬底层105上的正投影可以与数据信号线的投影存在交叠，进一步提高子像素的开口率。

在一些实施方式中，第一半导体层的第一掺杂区域在衬底层上的正投影与第二半导体层的第二掺杂区域在衬底层上的正投影至少部分重叠；第一半导体层的第二掺杂区域在衬底层上的正投影与第二半导体层的第一掺杂区域在衬底层上的正投影至少部分重叠。示例性的，第一半导体层和第二半导体层相对设置，第一半导体层的第一掺杂区域与第二半导体层的第二掺杂区域相对设置，第一半导体层的第二掺杂区域与第二半导体层的第一掺杂区域相对设置。

在一些实施方式中，第一半导体层的第一掺杂区域与第二半导体层的第二掺杂区域电连接；或，第一半导体层的第二掺杂区域与第二半导体层的第一掺杂区域电连接。双栅结构是两个栅极形成的两个TFT的串联，则可以通过第一半导体层的第一掺杂区域与第二半导体层的第二掺杂区域电连接实现串联，也可以通过第一半导体层的第二掺杂区域与第二半导体层的第一掺杂区域电连接实现串联。

示例性的，图9为本申请实施例提供的再一种显示面板沿数据信号线的延伸方向的局部截面结构示意图；图10为本申请实施例提供的又一种显示面板的局部结构示意图。结合图9和图10，半导体层包括第一半导体层150和第二半导体层160，栅极G与第一半导体层150之间设置有第一栅绝缘层GI1，栅极G与第二半导体层160之间设置有第二栅绝缘层GI2。第二半导体层160的第一掺杂区域与第一半导体层150的第二掺杂区域通过第四通孔via4电连接，第四通孔via4贯穿第一栅绝缘层GI1和第二栅绝缘层GI2，数据信号线102在衬底层105上的正投影至少部分覆盖第四通孔via4在衬底层105上的正投影。

在一些实施方式中，参考图9，显示面板还包括：公共电极层107，公共电极层107设置于像素电极104远离衬底层105的一侧；公共电极层107包括开口，开口在衬底层105上的正投影覆盖像素电极104在衬底层105上的正投影。

本申请实施例提供的显示面板，像素电极104可以采用单根电极的设计，即每个子像素设置一根像素电极，对应的公共电极层107采用在每个子像素101中挖空设计，在每个像素电极104上形成平行电场，实现显示驱动。

在一些实施方式中，图11为本申请实施例提供的一种显示面板沿数据信号线的延伸方向的局部截面结构示意图。如图11所示，显示面板还包括：屏蔽金属层108，屏蔽金属层108可以设置于公共电极层107与像素电极104之间。屏蔽金属层108在衬底层105上的正投影至少部分覆盖数据信号线102在衬底层105上的正投影。屏蔽金属层108的延伸方向可以与数据信号线102的延伸方向平行。

示例性的，可以通过模拟驱动器件的侧向电容，并加入到总体电容中，可以看出部分侧向电容的比重已经和交叠电容相差无几。数据信号线的电容与寄生电容的占比为15％，虽然则数据信号线102的耦合电容带来串扰的风险不大，但是不能忽略不计，对应的解决方案是在公共电极层107下方设置屏蔽金属层108，屏蔽金属层108可以沿着数据信号线102的延伸方向延伸，屏蔽金属层108可以用于屏蔽数据信号线产生的耦合串扰，提高显示效果。

示例性的，表1为本申请实施例提供的一种显示面板的部分结构的尺寸数值列举。

表1

示例性的，参考表1，在半导体层110的沟道区域112，可以利用数据信号线102作为遮光金属层，在沟道区域112对应的数据信号线102的线宽可以增加到2.5um，单边遮挡半导体层0.5um。第二电极130可以包裹via2的尺寸为0.5um，包裹via3的尺寸为0.4um，保证过孔的底部被第二电极130完全遮盖。

本申请实施例的第二方面，提供一种显示面板的制备方法，用于制备如第一方面所述的显示面板，图12为本申请实施例提供的一种显示面板的制备方法的示意性流程图。如图12所示，显示面板的制备方法包括：

S201：设置半导体层。示例性的，可以采用化学气相沉积的方式制备半导体层。半导体层可以是低温多晶硅、非晶硅或氧化物半导体。

S202：设置数据信号线，其中，在数据信号线的延伸方向上相邻的子像素的半导体层相连接，且连接处不导电。需要说明的是，步骤S201和步骤202的先后顺序，可以根据不同的结构设计进行，则步骤S202可以在步骤201之前，还可以在步骤S201之后。在半导体层的刻蚀过程中，可以使得数据信号线的延伸方向上的半导体层保持连接。需要说明的是，此处的不导电不是绝对无电流或无导电粒子的概念，此处的不导电主要是针对相邻子像素的驱动器件之间不会导通，不会互相影响器件的导电性能。

S203：基于半导体层，设置驱动器件，其中，驱动器件与数据信号线电连接。

示例性的，通常相邻子像素的半导体层是断开的，可以避免相邻子像素之间半导体层的短路。但是，在半导体层的刻蚀工艺中，结合曝光掩膜版的制备精度、光刻胶曝光精度以及刻蚀精度的限制，即使是在工艺极限能力下刻蚀相邻子像素的半导体之间的间距，显示面板的PPI也难以满足更高的分辨率要求，尤其难以满足VR显示领域的高分辨率要求。

针对上述问题，本申请实施例提供的显示面板的制备方法，在数据信号线的延伸方向上相邻的子像素的半导体层相连接，且连接处不导电，即在半导体层的刻蚀阶段，数据信号线的延伸方向上的半导体层不刻断，保持连接，则数据信号线的延伸方向的相邻子像素的半导体层无需设置间隙，无需考虑工艺能力。在数据信号线的延伸方向上节省的相邻子像素之间的间距可以用于排列更多的子像素，能够提高PPI，即可以提高显示面板的分辨率，以满足更高分辨率的显示需求。相邻子像素之间连接的半导体层的连接处不导电，则不会影响相邻子像素的驱动器件的运行。在一些实施方式中，显示面板的制备方法还可以包括：

设置扫描信号线，其中，扫描信号线与驱动器件电连接；

刻蚀半导体层，以使在扫描信号线的延伸方向上相邻的子像素的半导体层断开。在刻蚀过程中可以将扫描信号线的延伸方向上的半导体层刻断，数据信号线延伸方向上的半导体层保持连接。

将刻蚀后的半导体层的沟道区域和连接区域进行遮挡后，对半导体层的其他区域进行杂质掺杂，以形成第一掺杂区域和第二掺杂区域，其中，沟道区域设置于属于同一个驱动器件的第一掺杂区域和第二掺杂区域之间，连接区域设置于分别属于相邻的两个子像素的第一掺杂区域和第二掺杂区域之间。

示例性的，图13为本申请实施例提供的一种显示面板的制备方法的掺杂工艺示意图。如图13所示，在对半导体层110进行杂质掺杂的工艺中，可以利用掩膜版mask，将沟道区域112和连接区域113遮挡，对掺杂区域111进行IMP(离子注入)工艺，完成后，可以实现连接区域113的不导电性能。半导体材料在未经掺杂的情况下是不导电的，经过杂质粒子的掺杂，掺杂在半导体材料中的杂质粒子可以使得半导体层具有导电性能。连接区域113的不导电性能可以通过不掺杂的方式实现，具体的，在半导体层110的掺杂工艺流程中，将沟道区域112和连接区域113遮挡，对未遮挡的第一掺杂区域111a和第二掺杂区域111b依次进行掺杂，掺杂的杂质粒子和掺杂的注入能量可以根据具体的器件要求进行设置，此处不做赘述。经过掺杂工艺流程，第一掺杂区域111a和第二掺杂区域111b内分别被注入对应的杂质粒子，沟道区域112和连接区域113内未被注入杂质粒子，半导体材料本身的杂质粒子的量较少，不足以导电。

本申请实施例通过不对半导体层的连接区域113进行掺杂工艺，另栅极G对应沟道区域112，则栅极G上通入的扫描信号只能影响到沟道区域112，不会影响连接区域113，所以连接区域113不会导电。能够实现半导体层110在数据信号线102的延伸方向上连接，且连接处不导电，可以节省相邻子像素101之间的间隔距离，以排列更多的子像素101，提高显示面板的分辨率。

本申请实施例的第三方面，提供一种显示装置，图14为本申请实施例提供的一种显示装置的示意性结构图。如图14所示，显示装置包括：如第一方面所述的显示面板1000。显示面板1000的结构包括第一方面所述的显示面板的所有结构特征。

需要说明的是，本申请实施例提供的显示装置可以包括智能手机、平板电脑、笔记本电脑、电视以及其他显示器等，本申请实施例不作具体限定。

需要说明的是，在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述的部分，可以参见其它实施例的相关描述。

以上，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

尽管已描述了本说明书的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本说明书范围的所有变更和修改。

显然，本领域的技术人员可以对本说明书进行各种改动和变型而不脱离本说明书的精神和范围。这样，倘若本说明书的这些修改和变型属于本说明书权利要求及其等同技术的范围之内，则本说明书也意图包含这些改动和变型在内。