一种冲激引信调制方法及系统

技术领域

本发明涉及无线电引信技术领域，具体是涉及一种冲激引信调制方法及系统。

背景技术

无线电引信面临的电磁环境日趋复杂，主要包括战场环境中雷达、通信、卫星等电子信息系统所释放的有意或无意的高密度、高强度、多频谱电磁波所构成的复杂电磁空间。同时，无线电引信还面临着引信干扰机的挑战。引信干扰机已发展到第四代，以数字射频存储(DRFM)技术为基础，具备截获引信信号并存储转发的能力；可针对多体制、多目标同时实施干扰，干扰频段、瞬时带宽和响应时间进一步提升，能够发射瞄准式、扫频式、欺骗式等各种形式的电子干扰信号。

冲激引信由于具有良好的抗干扰、反隐身能力、定距精度高、体积小、功耗低，已成为无线电引信的研究热点。为提高冲激引信的灵敏度，一般采用高重频(PRF)设计增加脉冲积累数，以提高处理增益。高重频设计会引起距离模糊问题，冲激引信采用脉冲重复频率参差方法解距离模糊，重复频率参差即脉冲位置调制。脉冲位置调制信号一般采用伪随机码。伪随机码虽然周期可以做的很长，仍存在被截获的可能性；另外，采用伪随机码调制时，临近引信也存在互绕的风险。

发明内容

本发明解决的技术问题是：现有冲激引信采用的伪随机码调制方法存在被截获、临近引信互绕的风险。

为解决上述问题，本发明的技术方案如下：

一种冲激引信调制方法，包括以下步骤：

S1、根据冲激引信脉冲重复频率PRF得到直接数字频率合成工作频率以及脉冲位置调制深度；

S2、晶体振荡器输出的时钟信号经过锁相环倍频后，得到直接数字频率合成工作频率的工作时钟信号，并将工作时钟信号输送至相位累加器、相幅转换器、数模转换器；

S3、根据脉冲重复频率、直接数字频率合成工作频率得到频率控制字；

S4、相位累加器在工作时钟信号驱动下，对频率控制字进行持续累加，得到瞬时相位；

S5、随机数产生器产生随机脉冲序列，并将随机脉冲序列作为相位控制字，并将相位控制字输出至相位累加器；

S6、相位累加器将相位控制字与瞬时相位相加得到合成相位；

S7、合成相位经过相幅转换器得到输出幅度，并将输出幅度输出至数模转换器，得到模拟输出信号；

S8、模拟输出信号经低通滤波器滤除镜像及非线性引起的杂波，得到直接数字频率合成输出信号，直接数字频率合成输出信号经脉冲整形电路得到带位置调制的脉冲信号；

S9、带位置调制的脉冲信号分为两路，一路带位置调制的脉冲信号经第一窄脉冲产生器得到冲激信号，再通过第一超宽带天线向外辐射，另一路带位置调制的脉冲信号经延时电路延时后，再通过第二窄脉冲产生器得到取样脉冲信号；

S10、第一超宽带天线发送的冲激信号经目标散射后得到散射信号，第二超宽带天线接收散射信号，散射信号与取样脉冲信号经等效采样电路相关接收后得到检波信号；

S11、检波信号经放大滤波电路后输出至信号判决模块，在信号判决模块判断检波信号符合目标回波特征后输出近炸启动信号。

上述方法的步骤S1中，直接数字频率合成工作频率F

上述方法的步骤S9中，延时电路的延时即为设置炸高。

现代战场环境下，无线电引信同时面临复杂电磁环境和无线电引信干扰机的挑战。引信干扰机已发展到第四代，以数字射频存储(DRFM)技术为基础，具备截获引信信号并存储转发的能力；可针对多体制、多目标同时实施干扰，干扰频段、瞬时带宽和响应时间进一步提升，能够发射瞄准式、扫频式、欺骗式等各种形式的电子干扰信号。采用随机脉冲位置调制的冲激引信，由于其脉冲重复周期很短且采用真随机脉冲位置调制，可从根本上限制DRFM技术的使用，其信号具有不可转发的特性。

上述方法通过现场可编程逻辑门阵列(FPGA)和数模转换器(DAC)实现直接数字频率综合(DDS)。

上述方法采用直接数字频率综合(DDS)技术实现脉冲位置调制，DDS的相位控制字可灵活调整脉冲位置。相位控制字为真随机信号序列，脉冲位置不可复制、不可预测，可从根本上限制数字射频存储(DRFM)技术技术，使得转发式欺骗干扰彻底失效。

进一步地，随机数产生器产生随机脉冲序列包括以下内容：

噪声放大电路产生电路噪声，电路噪声经ADC采集电路转化为数字信号，数字信号经过并串转换电路得到随机脉冲序列。

进一步地，噪声放大电路产生电路噪声的随机数位数为M，噪声放大电路产生电路噪声的脉冲重复频率为PRF，ADC采集电路的采样位数为SB，ADC采集电路的采样频率为FS，脉冲重复频率PRF满足条件为：SB*FS≥M*PRF。

进一步地，噪声放大电路产生电路噪声的随机数位数与脉冲位置调制深度的关系表达式为：

上式中，Depth

更进一步地，信号判决模块判断检波信号包括以下内容：检波信号在经过数字带通滤波子模块处理后，模板匹配算法将处理后的检波信号与FPGA芯片本地存储的模板信号进行相关运算得到相关系数ρ，当当相关系数ρ<0.8时，信号判决模块判断检波信号符合目标回波特征，近炸启动指令输出子模块输出近炸启动指令，相关系数ρ的计算公式为：

上式中，ρ为相关系数，s

本发明还提供了一种冲激引信调制系统，应用于上述的一种冲激引信调制方法，包括：

随机数产生器，随机数产生器用于产生相位控制字，

晶体振荡器，晶体振荡器用于提供时钟信号，

FPGA芯片，FPGA芯片用于将相位控制字与频率控制字合成得到输出幅度，FPGA芯片与随机数产生器、晶体振荡器电性连接，

依次电性连接的：用于将输出幅度转换为模拟输出信号的数模转换器，用于滤除模拟输出信号中镜像及非线性引起的杂波得到直接数字频率合成输出信号的低通滤波器，用于将直接数字频率合成输出信号转换为带位置调制的脉冲信号的脉冲整形电路，用于将带位置调制的脉冲信号转换为冲激信号的第一窄脉冲产生器，用于发送冲激信号的第一超宽带天线，数模转换器与FPGA芯片电性连接，

依次电性连接的：延时电路、第二窄脉冲产生器、等效采样电路、第二超宽带天线，延时电路与脉冲整形电路电性连接，延时电路用于对带位置调制的脉冲信号进行延时处理，第二窄脉冲产生器用于对延时后带位置调制的脉冲信号进行取样，第二超宽带天线用于接收经目标散射后的散射信号的延时电路，等效采样电路用于将散射信号与取样脉冲信号进行相关接收的，

放大滤波电路，放大滤波电路与等效采样电路电性连接，

信号判决模块，信号判决模块搭载在FPGA芯片上且与放大滤波电路电性连接。

上述系统中，噪声放大电路根据噪声大小调整放大倍数，其目的在于将噪声水平放大到ADC满量程；ADC采样时有微分非线性，采样误差的存在也使得低位采样值具有随机性。

优选地，FPGA芯片还包括：

相位累加器，相位累加器与随机数产生器电性连接，

相幅转换器，相幅转换器与相位累加器、数模转换器电性连接，

锁相环，锁相环与相位累加器、相幅转换器、数模转换器、晶体振荡器电性连接。

优选地，随机数产生器包括依次电性连接的：用于产生电路噪声并放大电路噪声的噪声放大电路、用于采集电路噪声并对电路噪声进行数模转换的ADC采集电路、并串转换电路。

优选地，信号判决模块包括依次电性连接的：数字带通滤波子模块、模板匹配算法、近炸启动指令输出子模块。

进一步优选地，低通滤波器为五阶LC滤波器，第一窄脉冲产生器、第二窄脉冲产生器均由依次电性连接的阶跃恢复二极管及外围电感、电容组成，延时电路由依次电性连接的数个逻辑芯片组成，等效采样电路由依次电性连接的混频二极管及外围积分微分阻容电路组成，放大滤波电路为由三级运放组成的逐级有源滤波放大电路。

上述五阶LC滤波器可选择低温共烧陶瓷(LTCC)技术节省体积。

上述放大滤波电路中运放由单电源供电，运放的正向输入端口接参考电源Vref，一般由电源分压后经运放跟随得到。

本发明的有益效果是：

(1)本发明提供的一种冲激引信调制方法通过现场可编程逻辑门阵列(FPGA)和数模转换器(DAC)实现直接数字频率综合(DDS)，具有频率分辨力高、相位变化连续、频率切换时间短、全数字方式实现的优点；

(2)本发明通过引入相位控制字灵活调整脉冲重复周期，相位控制字为真随机信号序列，脉冲位置不可复制、不可预测，可从根本上限制DRFM技术，使得转发式欺骗干扰彻底失效。

附图说明

图1是实施例1一种冲激引信调制方法流程图；

图2是实施例2直接数字频率合成系统的架构图；

图3是实施例2放大滤波电路图；

图4是实施例2第一窄脉冲产生器、第二窄脉冲产生器电路图；

图5是实施例1中随机噪声序列实现框图；

图6是实施例2中延时电路的电路图；

图7是实施例2中外围积分微分阻容电路的电路图；

其中，1-随机数产生器、2-FPGA芯片、21-相位累加器、22-相幅转换器、23-锁相环、24-信号判决模块、3-晶体振荡器、4-数模转换器、5-低通滤波器、6-脉冲整形电路、7-第一窄脉冲产生器、8-第一超宽带天线、9-延时电路、10-第二窄脉冲产生器、11-等效采样电路、12-放大滤波电路、13-第二超宽带天线。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义，“多种”一般包含至少两种。

应当理解，尽管在本发明实施例中可能采用术语第一、第二、第三等来描述……，但这些……不应限于这些术语。这些术语仅用来将……区分开。例如，在不脱离本发明实施例范围的情况下，第一……也可以被称为第二……，类似地，第二……也可以被称为第一……。

实施例1

本实施例为一种冲激引信调制方法，如图1所示，包括以下步骤：

S1、根据冲激引信脉冲重复频率PRF得到直接数字频率合成工作频率以及脉冲位置调制深度，直接数字频率合成工作频率F

S2、晶体振荡器3输出的时钟信号经过锁相环23倍频后，得到直接数字频率合成工作频率的工作时钟信号，并将工作时钟信号输送至相位累加器21、相幅转换器22、数模转换器4。

S3、根据脉冲重复频率、直接数字频率合成工作频率得到频率控制字。

S4、相位累加器21在工作时钟信号驱动下，对频率控制字进行持续累加，得到瞬时相位。

S5、随机数产生器1产生随机脉冲序列，并将随机脉冲序列作为相位控制字，并将相位控制字输出至相位累加器21，其中，随机数产生器1产生随机脉冲序列包括以下内容：

如图5所示，噪声放大电路产生电路噪声，电路噪声经ADC采集电路转化为数字信号，数字信号经过并串转换电路得到随机脉冲序列，噪声放大电路产生电路噪声的随机数位数为M，噪声放大电路产生电路噪声的脉冲重复频率为PRF，

ADC采集电路的采样位数为SB，ADC采集电路的采样频率为FS，脉冲重复频率PRF满足条件为：SB*FS≥M*PRF，

噪声放大电路产生电路噪声的随机数位数与脉冲位置调制深度的关系表达式为：

上式中，Depth

上述步骤S5中，随机脉冲序列的关键是处理好噪声放大电路的噪声带宽、随机数位数M(与脉冲位置调制深度有关)以及脉冲重复频率PRF的关系，可以通过级联电压负反馈电路的形式实现。一方面，运放的增益带宽积GBP应足够大，使得在ADC采集前端的噪声呈现白噪声特性，即噪声带宽大于ADC采样频率。

S6、相位累加器21将相位控制字与瞬时相位相加得到合成相位。

S7、合成相位经过相幅转换器22得到输出幅度，并将输出幅度输出至数模转换器4，得到模拟输出信号。

S8、模拟输出信号经低通滤波器5滤除镜像及非线性引起的杂波，得到直接数字频率合成输出信号，直接数字频率合成输出信号经脉冲整形电路6得到带位置调制的脉冲信号。

S9、带位置调制的脉冲信号分为两路，一路带位置调制的脉冲信号经第一窄脉冲产生器7得到冲激信号，再通过第一超宽带天线8向外辐射，另一路带位置调制的脉冲信号经延时电路9延时后，再通过第二窄脉冲产生器10得到取样脉冲信号。

S10、第一超宽带天线8发送的冲激信号经目标散射后得到散射信号，第二超宽带天线13接收散射信号，散射信号与取样脉冲信号经等效采样电路11相关接收后得到检波信号。

S11、检波信号经放大滤波电路12后输出至信号判决模块24，在信号判决模块24判断检波信号符合目标回波特征后输出近炸启动信号，信号判决模块24判断检波信号包括以下内容：

检波信号在经过数字带通滤波子模块处理后，模板匹配算法将处理后的检波信号与FPGA芯片2本地存储的模板信号进行相关运算得到相关系数ρ，当相关系数ρ<0.8时，信号判决模块24判断检波信号符合目标回波特征，近炸启动指令输出子模块输出近炸启动指令，相关系数ρ的计算公式为：

上式中，ρ为相关系数，s

实施例2

本实施例一种冲激引信调制系统，应用于实施例1一种冲激引信调制方法基于，如图2所示，包括：

随机数产生器1，随机数产生器1用于产生相位控制字，随机数产生器1包括依次电性连接的：用于产生电路噪声并放大电路噪声的噪声放大电路、用于采集电路噪声并对电路噪声进行数模转换的ADC采集电路、并串转换电路。噪声放大电路根据噪声大小调整放大倍数，其目的在于将噪声水平放大到ADC满量程；ADC采样时有微分非线性，采样误差的存在也使得低位采样值具有随机性。

晶体振荡器3，晶体振荡器3用于提供时钟信号。

FPGA芯片2，FPGA芯片2用于将相位控制字与频率控制字合成得到输出幅度，FPGA芯片2与随机数产生器1、晶体振荡器3电性连接，FPGA芯片2包括：

相位累加器21，相位累加器21与随机数产生器1电性连接，

相幅转换器22，相幅转换器22与相位累加器21、数模转换器4电性连接，

锁相环23，锁相环23与相位累加器21、相幅转换器22、数模转换器4、晶体振荡器3电性连接。

依次电性连接的：用于将输出幅度转换为模拟输出信号的数模转换器4，用于滤除模拟输出信号中镜像及非线性引起的杂波得到直接数字频率合成输出信号的低通滤波器5，用于将直接数字频率合成输出信号转换为带位置调制的脉冲信号的脉冲整形电路6，用于将带位置调制的脉冲信号转换为冲激信号的第一窄脉冲产生器7，用于发送冲激信号的第一超宽带天线8，数模转换器4与FPGA芯片2电性连接。

依次电性连接的：延时电路9、第二窄脉冲产生器10、等效采样电路11、第二超宽带天线13，延时电路9与脉冲整形电路6电性连接，延时电路9用于对带位置调制的脉冲信号进行延时处理，第二窄脉冲产生器10用于对延时后带位置调制的脉冲信号进行取样，第二超宽带天线13用于接收经目标散射后的散射信号的延时电路9，等效采样电路11用于将散射信号与取样脉冲信号进行相关接收的。

其中，如图4所示，第一窄脉冲产生器7、第二窄脉冲产生器10均由依次电性连接的阶跃恢复二极管及外围电感、电容组成，如图6所示，延时电路9由依次电性连接的数个逻辑芯片组成，此处逻辑芯片为缓冲器或非门，等效采样电路11由依次电性连接的混频二极管及外围积分微分阻容电路组成，外围积分微分阻容电路如图7所示。

放大滤波电路12，放大滤波电路12与等效采样电路11电性连接，如图3所示，放大滤波电路12为由三级运放组成的逐级有源滤波放大电路。

信号判决模块24，信号判决模块24搭载在FPGA芯片2上且与放大滤波电路12电性连接，信号判决模块24包括依次电性连接的：数字带通滤波子模块、模板匹配算法、近炸启动指令输出子模块，其中，模板匹配算法的计算逻辑为：将处理后的检波信号与FPGA芯片2本地存储的模板信号进行相关运算得到相关系数ρ，相关系数ρ的计算公式为：

上式中，ρ为相关系数，s