半导体装置和其制造方法

技术领域

本公开涉及半导体装置，更具体地涉及高电子迁移率晶体管(HEMT)和其制造方法。

背景技术

高电子迁移率晶体管(HEMT)包含具有用于形成异质结的不同带隙的两个层(例如，沟道层和势垒层)。异质结的极化在与沟道层与阻挡之间的界面邻近的沟道层中形成二维电子气(2DEG)区域，这使得HEMT在相对较高的频率带宽和相对较大的电压电平下操作或工作。

然而，发现当HEMT工作时，导通电阻相对较大，这可能对其性能产生不利影响。

发明内容

根据本公开的一些实施例，提供了一种半导体装置，所述半导体装置包含：衬底；第一氮化物半导体层，所述第一氮化物半导体层位于所述衬底上；以及第二氮化物半导体层，所述第二氮化物半导体层位于所述第一氮化物半导体层上。所述第二氮化物半导体层具有第一区域和第二区域，并且所述第二氮化物半导体层具有单晶体。所述半导体装置包含与所述第一区域接触的电极，其中所述第一区域的铝(Al)的第一浓度小于所述第二区域的铝(Al)的第二浓度，并且所述第一区域中的所述单晶体接替所述第一氮化物半导体层的晶体结构。

根据本公开的一些实施例，提供了一种半导体装置，所述半导体装置包含：衬底；第一氮化物半导体层，所述第一氮化物半导体层位于所述衬底上方；以及第二氮化物半导体层，所述第二氮化物半导体层位于所述第一氮化物半导体层上。所述第二氮化物半导体层具有第一区域和第二区域，并且所述第二氮化物半导体层具有单晶体。所述半导体装置包含与所述第一区域接触的电极，其中所述第一区域的铝(Al)的第一浓度不同于所述第二区域的铝(Al)的第二浓度，并且所述第一区域缺乏多晶结构。

根据本公开的一些实施例，提供了一种用于制造半导体装置的方法。所述方法包括提供具有衬底、沟道层和势垒层的半导体结构。所述方法包括在所述势垒层上提供钝化层，所述钝化层暴露所述势垒层的第一区域并且覆盖所述势垒层的第二区域。所述方法进一步包括用第一溶液湿润浸泡所述势垒层的所述第一区域，使得所述第一区域的铝(Al)的第一浓度不同于所述第二区域的铝(Al)的第二浓度。

附图说明

当与附图一起阅读时，可以根据以下详细描述容易地理解本公开的各方面。应当注意的是，各种特征可能未按比例绘制。实际上，为了讨论的清楚起见，可以任意地增大或减小各种特征的维度。

图1A展示了根据本公开的一些实施例的半导体装置的横截面视图；

图1B展示了通过透射电子显微镜(TEM)沿如图1A所示的箭头x1获得的线扫描结果的示意性视图；

图1C展示了通过TEM沿如图1A所示的箭头x2获得的线扫描结果的示意性视图；

图2展示了如图1A所示的半导体装置的临时结构的横截面视图；

图3A展示了如图2所示的虚线矩形A中的结构的放大俯视图；

图3B展示了如图2所示的虚线矩形B中的晶格布置的示意性视图；

图3C展示了沿如图2所示的虚线C的结构的横截面视图；

图3D展示了如图2所示的虚线圆形D中的结构的放大视图；

图3E展示了如图2所示的虚线矩形E中的晶格布置的示意性视图；

图4A、4B、4C、4D、4E、4F、4G、4H和4I展示了根据本公开的一些实施例的用于制造半导体装置的操作；

图5A、5B、5C、5D、5E、5F、5G、5H、5I和5J展示了根据本公开的一些其它实施例的用于制造半导体装置的操作；

图6A展示了如图5G所示的虚线矩形F中的多晶结构的示意性视图；

图6B展示了如图5G所示的虚线矩形G中的多晶结构的示意性视图。

具体实施方式

以下将详细地讨论本公开的实施例。然而，应当理解的是，本公开提供了许多可以在各种各样的特定环境下具体化的适用概念。应当理解的是，以下公开提供了用于实施所提供主题的不同特征的许多不同实施例或实例。以下描述了组件和布置的具体实例。当然，这些仅是实例并且不旨在是限制性的。

附图中所展示的以下实施例或实例使用具体语言进行描述。然而，应当理解的是，所讨论的具体实施例仅是说明性的，而不限制本公开的范围。另外，本领域普通技术人员应当理解的是，所公开的实施例的任何改变和/或修改以及本文所公开的原理的任何进一步的应用都涵盖在本公开的范围内。

另外，本公开可以在各个实例中重复附图标记和/或字母。这种重复是为了简单和清晰的目的并且其本身并不指示所讨论的各个实施例和/或配置之间的关系。

氮化镓(GaN)有望成为下一代功率半导体装置的关键材料，氮化镓具有以下性质：更高的击穿强度、更快的开关速度、更高的导热率和更低的导通电阻(R

为了实现高性能的GaN HEMT，最好在HEMT导通时降低电阻(其被称为R

图1A展示了根据本公开的一些实施例的半导体装置的横截面视图。HEMT 100可以包含衬底10、晶种层12、缓冲层14、电子阻挡层(EBL)16、沟道层18、势垒层20、钝化层22和24、半导体栅极26和安置在半导体栅极26上的栅极导体28。半导体栅极26和栅极导体28可以形成HEMT 100的栅极。HEMT100进一步包括与势垒层20接触的电极30和32。HEMT 100进一步包括与栅极导体28接触的电极34。电极30和32可以形成HEMT 100的源极/漏极电极。

衬底10可以包含例如但不限于硅(Si)、掺杂Si、碳化硅(SiC)、硅化锗(SiGe)、砷化镓(GaAs)或其它半导体材料。衬底10可以包含例如但不限于蓝宝石、绝缘体上硅(SOI)或其它合适的材料。在一些实施例中，衬底10可以包含硅材料。在一些实施例中，衬底10可以是硅衬底。

晶种层12安置在衬底10上。晶种层12有助于补偿衬底10与电子阻挡层16之间的晶格结构的失配。在一些实施例中，晶种层12包含多个层。在一些实施例中，晶种层12包含在不同温度下形成的相同材料。在一些实施例中，晶种层12包含晶格结构的逐步变化。在一些实施例中，晶种层12包含晶格结构的连续变化。在一些实施例中，通过在衬底10上外延生长晶种层来形成晶种层12。

晶种层12可以掺杂有碳。在一些实施例中，碳掺杂剂的浓度在约2×10

如图1A所展示的，HEMT 100包含形成于晶种层12上的缓冲层14。缓冲层14可以包含GaN、AlGaN或氮化铝(AlN)，并且提供从非GaN衬底到GaN基有源结构的界面。缓冲层14降低了有源装置层中的缺陷浓度。

电子阻挡层16可以安置在缓冲层14上。在一些实施例中，电子阻挡层16可以包含III-V族层。电子阻挡层16可以包含例如但不限于III族氮化物，例如，化合物Al

沟道层18可以安置在电子阻挡层16上。在一些实施例中，沟道层18可以包含III-V族层。沟道层18可以包含例如但不限于III族氮化物，例如，化合物Al

势垒层20可以安置在沟道层18上。在一些实施例中，势垒层20可以包含III-V族层。势垒层20可以包含例如但不限于III族氮化物，例如，化合物Al

可以在势垒层20与沟道18之间形成异质结。不同氮化物的异质结的极化在沟道层18中形成二维电子气(2DEG)区域。通常在具有较低带隙的层(例如，GaN)中形成2DEG区域。

参考图1A，势垒层20包含区域(region/area)20a1、20a2和20b。区域20a1可以安置在电极30与沟道层18之间。区域20a2可以安置在电极32与沟道层18之间。区域20a1可以与电极30接触。区域20a2可以与电极32接触。

区域20a1在区域20a1与电极30之间的界面附近包含宽度20w1。电极30在区域20a1与电极30之间的界面附近包含宽度30w。

在一些实施例中，宽度20w1可以与宽度30w基本上相同。在一些实施例中，宽度20w1可以大于宽度30w。在一些实施例中，宽度20w1可以小于宽度30w。区域20a2可以包含与区域20a1的结构/尺寸类似的结构/尺寸。电极32可以包含与电极30的结构/尺寸类似的结构/尺寸。

在一些实施例中，区域20a1中的元素的浓度与区域20b中的元素的浓度不同。在一些实施例中，区域20a1中的元素的浓度小于区域20b中的元素的浓度。在一些实施例中，区域20a1中的导体元素的浓度与区域20b中的导电元素的浓度不同。在一些实施例中，区域20a1中的导体元素的浓度小于区域20b中的导电元素的浓度。在一些实施例中，区域20a1中的导电元素的浓度与区域20b中的导电元素的浓度不同。在一些实施例中，区域20a1中的导电元素的浓度小于区域20b中的导电元素的浓度。在一些实施例中，区域20a1中的III族元素的浓度与区域20b中的III族元素的浓度不同。在一些实施例中，区域20a1中的III族元素的浓度小于区域20b中的III族元素的浓度。

在一些实施例中，区域20a1中的铝(Al)的浓度与区域20b中的Al的浓度不同。在一些实施例中，区域20a1中的Al的浓度小于区域20b中的Al的浓度。在一些实施例中，区域20a1含有的铝少于区域20b含有的。在一些实施例中，区域20a1中的Al的量小于区域20b中的Al的量。

在一些实施例中，区域20a1中的Al的浓度可以小于30％。在一些实施例中，区域20a1中的Al的浓度可以小于20％。在一些实施例中，区域20a1中的Al的浓度可以小于10％。

在一些实施例中，区域20a1中的Al的浓度可以比区域20b中的Al的浓度低40％。在一些实施例中，区域20a1中的Al的浓度可以比区域20b中的Al的浓度低50％。在一些实施例中，区域20a1中的Al的浓度可以比区域20b中的Al的浓度低60％。在一些实施例中，区域20a1中的Al的浓度可以比区域20b中的Al的浓度低70％。在一些实施例中，区域20a1中的Al的浓度可以比区域20b中的Al的浓度低80％。

区域20b中的Al的浓度跨顶表面20s1到底表面20s2可以是不均匀的。在一些实施例中，区域20b中的Al的浓度可以从顶表面20s1到底表面20s2呈梯度分布。在一些实施例中，顶表面20s1附近的区域20b的Al的浓度可以高于底表面20s2附近的Al的浓度。将根据图1B来展示通过透射电子显微镜(TEM)沿如图1A所示的箭头x1获得的线扫描结果。

区域20a1中的Al的浓度跨区域20a1的顶表面20s1到底表面20s2可以是不均匀的。在一些实施例中，区域20a1中的Al的浓度可以从顶表面20s1到底表面20s2呈梯度分布。在一些实施例中，底表面20s2附近的Al的浓度可以高于上表面20s1附近的Al的浓度。将根据图1C来展示通过透射电子显微镜(TEM)沿如图1A所示的箭头x2获得的线扫描结果。

区域20a2可以包含与区域20a1的Al的浓度类似的Al的浓度。区域20a2可以包含与区域20a1的Al的分布类似的Al的分布。

含有较低Al浓度的区域20a1和20a2可以减小HEMT 100的导通电阻(R

HEMT 100的固有R

钝化层22可以包含例如但不限于氧化物和/或氮化物，如氮化硅(SiN)和/或氧化硅(SiO

电极30可以与势垒层20接触。电极32可以与势垒层20接触。欧姆接触可以形成于电极30与势垒层20之间。欧姆接触可以形成于电极32与势垒层20之间。电极30和32每个包含嵌入在钝化层22中的部分。电极30和32每个包含嵌入在钝化层24中的部分。在一些实施例中，电极30和32可以包含例如但不限于钛(Ti)、铝(Al)、镍(Ni)、金(Au)、钯(Pd)或其任何组合或合金。

半导体栅极26可以安置在势垒层20上。半导体栅极26可以与势垒层20接触。在一些实施例中，半导体栅极26可以包含III-V族层。半导体栅极26可以包含例如但不限于III族氮化物，例如，化合物Al

栅极导体28可以与半导体栅极26接触。栅极导体28可以与电极34接触。栅极导体28可以被钝化层22覆盖。栅极导体28可以被钝化层22围绕。在一些实施例中，栅极导体28可以包含例如但不限于钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(如铝铜合金(Al-Cu))或其它合适的材料。

电极34可以与栅极导体28接触。电极34可以包含嵌入在钝化层22内的部分。电极34可以包含被钝化层22围绕的部分。在一些实施例中，电极34可以包含与电极30和32的材料类似的材料。

图1B展示了通过透射电子显微镜(TEM)沿如图1A所示的箭头x1获得的线扫描结果的示意性视图。图1B所示的图可以通过TEM的能量色散X射线分析仪(EDX)获得。

参考图1B，区域20b中的Al的浓度(即，原子分数)可以从顶表面20s1到底表面20s2呈梯度分布。区域20b中的Al的浓度从顶表面20s1到底表面20s2逐渐降低。

图1C展示了通过TEM沿如图1A所示的箭头x2获得的线扫描结果的示意性视图。图1C所示的图可以通过TEM的EDX获得。

参考图1C，区域20a1中的Al的浓度(即，原子分数)可以从顶表面20s1到底表面20s2呈梯度分布。区域20b中的Al的浓度从顶表面20s1到底表面20s2逐渐增加。

图2展示了如图1A所示的半导体装置的临时结构的横截面视图。图2示出了半导体结构80。半导体结构80可以是图1A所示的HEMT 100的一部分。

半导体结构80的结构与图1A所示的HEMT 100的结构类似，除了半导体结构80不包含钝化层24以及电极30、32和34之外。半导体结构80可以在势垒层20内形成区域20a1和20a2之后并且在形成电极30和32之前获得。

将根据图2和图3A-3E讨论关于区域20a1、20b和20a2的结构特性的细节。参考图2，在沟道层18与势垒层20之间存在界面18i1，并且在区域20a1与区域20b之间存在界面20i1。

在图3A中将示出虚线矩形A的放大俯视图。在图3B中将示出虚线矩形B的示意性视图。在图3C中将示出沿虚线C的放大横截面视图。在图3D中将示出虚线圆形D的放大视图。在图3E中将示出虚线矩形E的示意性视图。将根据图3A-3E讨论关于接口18i1周围的结构特性的细节。将根据图3A-3E讨论关于接口20i1周围的结构特性的细节。

图3A展示了根据本公开的一些实施例的半导体结构的一部分的放大俯视图。图3A示出了包含在图2所示的虚线矩形A内的半导体结构80的一部分的俯视图。参考图3A，区域20a1的顶表面20s1可以相对粗糙，并且区域20b的顶表面20s3可以相对光滑。界面20i1存在于区域20a1与区域20b之间。

区域20a1可以包含纳米结构。区域20a1的纳米结构可以在半导体结构80的制造期间例如通过湿法蚀刻工艺形成。区域20a1可以包含顶表面20s1附近的纳米结构。区域20a1可以包含底表面20s2附近的纳米结构(参见图1A)。在一些实施例中，区域20a1可以包含跨顶表面20s1和底表面20s2的纳米结构。

在一些实施例中，区域20a1可以包含菱形结构。在一些实施例中，区域20a1可以在顶表面20s1附近包含菱形结构。在一些实施例中，区域20a1可以包含矩形结构。在一些实施例中，区域20a1可以在顶表面20s1附近包含矩形结构。

在一些实施例中，区域20a1可以包含金字塔形结构。在一些实施例中，区域20a1可以在顶表面20s1附近包含金字塔形结构。在一些实施例中，区域20a1可以包含六棱锥。在一些实施例中，区域20a1可以在顶表面20s1附近包含六棱锥。

图3B展示了如图2所示的虚线矩形B中的晶格布置的示意性视图。图3B示出了界面20i1附近的半导体结构80的一部分的晶格布置的示意性视图。

图3B示出规则布置的多个晶体20c。为了简化图示，晶体20c被描绘为圆形。然而，经深思熟虑后亦可以设想的是，取决于势垒层20的材料构造，势垒层20的晶体20c可以具有不同的晶体形状。

区域20a1可以包含单晶体。区域20b可以包含单晶体。势垒层20可以在界面20i1附近包含单晶体。区域20a1可以缺乏多晶结构。区域20a1可以在界面20i1附近缺乏多晶结构。区域20b可以在界面20i1附近缺乏多晶结构。类似地，区域20a2可以包含单晶体。区域20a2可以在区域20a2与区域20b之间的界面附近缺乏多晶结构。

图3C展示了根据本公开的一些实施例的半导体结构的一部分的横截面视图。图3C示出了沿图2所示的虚线C的半导体结构80的一部分的横截面视图。

参考图3C，区域20a2(以及区域20a1)可以包含金字塔形结构20p。在一些实施例中，区域20a2(以及区域20a1)可以包括山形结构。在一些实施例中，区域20a2(以及区域20a1)可以包含三角形结构。金字塔形结构20p可以在半导体结构80的制造期间例如通过湿法蚀刻工艺形成。

图3D展示了根据本公开的一些实施例的半导体结构的一部分的放大视图。图3D示出了包含在图2所示的虚线圆形D中的半导体结构80的一部分的放大视图。

参考图3D，区域20a2(以及区域20a1)可以含有空隙或孔20h。空隙或孔20h可以在半导体结构80的制造期间例如通过湿法蚀刻工艺形成。在一些实施例中，包含在区域20a1和20a2中的空隙或孔的尺寸可以是均匀的。在一些实施例中，包含在区域20a1和20a2中的空隙或孔可以具有不同的尺寸。

在一些实施例中，空隙或孔20h的形状可以是规则的。在一些实施例中，空隙或孔20h的形状可以是不规则的。

空隙或孔20h的形状可以是三角形。空隙或孔20h的形状可以是四边形。空隙或孔20h的形状可以是五边形。空隙或孔20h的形状可以是六边形。空隙或孔20h的形状可以是七边形。空隙或孔20h的形状可以是八边形。空隙或孔20h的形状可以是九边形。空隙或孔20h的形状可以是十边形。空隙或孔20h的形状可以是多边形。

图3E展示了如图2所示的虚线矩形E中的晶格布置的示意性视图。图3E示出了界面18i1附近的半导体结构80的一部分的示意性视图。

图3E示出规则布置的多个晶体20c。为了简化图示，晶体20c被描绘为圆形。然而，经深思熟虑后亦可以设想的是，取决于沟道层18和势垒层20的材料构造，势垒层20的晶体20c可以具有不同的晶体形状。

参考图3E，沟道层18可以包含单晶体。势垒层20可以包含单晶体。区域20a1可以包含单晶体。沟道层18可以在界面18i1附近包含单晶体。势垒层20可以在界面18i1附近包含单晶体。

势垒层20中的单晶体可以接替(take over)沟道层18的晶体结构。区域20a1中的单晶体可以接替沟道层18的晶体结构。在本公开中使用的术语“接替”可以指一层的晶体结构遵循另一层的晶体结构。在本公开中使用的术语“接替”可以指的是一层的晶体结构与另一层的晶体结构相同。

势垒层20可以缺乏多晶结构。势垒层20可以在界面18i1附近缺乏多晶结构。区域20a1可以缺乏多晶结构。区域20a1可以在界面18i1附近缺乏多晶结构。

沟道层18可以缺乏多晶结构。沟道层18可以在界面18i1附近缺乏多晶结构。类似地，区域20b可以在沟道层18与势垒层20之间的界面附近缺乏多晶结构。区域20a2可以在沟道层18与势垒层20之间的界面附近缺乏多晶结构。

图4A、4B、4C、4D、4E、4F、4G、4H和4I展示了根据本公开的一些实施例的用于制造半导体装置的操作。可以执行图4A、4B、4C、4D、4E、4F、4G、4H和4I所示的操作以产生图1A所示的HEMT 100。

参考图4A，提供衬底10。在一些实施例中，衬底10可以包含硅材料或蓝宝石。接下来，在衬底10上形成晶种层12，在晶种层12上形成缓冲层14，并且在缓冲层14上形成电子阻挡层16。在电子阻挡层16上形成沟道层18，并且然后在沟道层18上形成势垒层20。接下来，在势垒层20上形成半导体栅极材料层26'。

衬底10可以包含根据图1A的HEMT 100所讨论的材料。晶种层12可以包含根据图1A的HEMT 100所讨论的材料。缓冲层14可以包含根据图1A的HEMT 100所讨论的材料。电子阻挡层16可以包含根据图1A的HEMT 100所讨论的材料。

在一些实施例中，沟道层18的材料可以包含GaN，势垒层20的材料可以包含AlGaN，并且半导体栅极材料层26'的材料可以包含GaN。在一些实施例中，沟道层18、势垒层20和/或半导体栅极材料层26'可以通过化学气相沉积(CVD)、物理气相沉积(PVD)、外延生长或其它合适的沉积工艺形成。

参考图4B，在半导体栅极材料层26'上形成栅极导体材料层28'，并且在栅极导体材料层28'上形成有硬掩模层40。在一些实施例中，可以通过PVD、CVD和/或其它合适的工艺来沉积一或多层材料，以形成栅极导体材料层28'。在一些实施例中，可以通过在半导体栅极材料层26'上溅射或蒸发金属材料来形成栅极导体材料层28'。

参考图4C，可以在硬掩模层40和栅极导体材料层28'上执行图案化工艺以形成栅极导体28。可以首先在栅极导体材料层28'上方形成图案化的硬掩模40'，并且然后可以去除栅极导体材料层28'的未被图案化的硬掩模40'覆盖的部分。在一些实施例中，栅极导体材料层28'可以通过干法蚀刻来图案化。在一些实施例中，栅极导体材料层28'可以通过湿法蚀刻来图案化。在栅极导体材料层28'上进行的蚀刻工艺可以停止在半导体栅极材料层26'的顶表面上。在栅极导体材料层28'上进行的蚀刻工艺可以持续直到半导体栅极材料层26'的顶表面暴露为止。

参考图4D，邻近图案化的硬掩模40'和栅极导体28形成间隔物42a和42b。接下来，去除半导体栅极材料层26'的未被间隔物42a和42b以及栅极导体28覆盖的部分，以形成半导体栅极26。

在一些实施例中，半导体栅极材料层26'可以通过干法蚀刻来图案化。在一些实施例中，半导体栅极材料层26'可以通过湿法蚀刻来图案化。在半导体栅极材料层26'上进行的蚀刻工艺可以在势垒层20的顶表面上停止。在半导体栅极材料层26'上进行的蚀刻工艺可以持续直到暴露势垒层20的顶表面。

参考图4E，去除间隔物42a和42b，并且还去除图案化的硬掩模40'。接下来，安置钝化层22以覆盖势垒层20、半导体栅极26和栅极导体28。在一些实施例中，可以在势垒层20、半导体栅极26和栅极导体28上方共形地形成钝化层22。在一些实施例中，钝化层22可以包含例如但不限于氧化物和/或氮化物，如氮化硅(SiN)和/或氧化硅(SiO

参考图4F，可以在钝化层22上形成开口22h1和22h2。开口22h1暴露势垒层20的一部分。开口22h1暴露势垒层20的区域20a1的上表面。开口22h2暴露势垒层20的一部分。开口22h2暴露势垒层20的区域20a2的上表面。

势垒层20可以包含化合物Al

蚀刻技术，例如但不限于湿润浸泡技术，可以应用于区域20a1和区域20a2。应用到区域20a1和区域20a2的蚀刻剂可以包含氢氧化物，所述蚀刻剂在氮化铝(AlN)上的蚀刻速率比氮化镓(GaN)大。在蚀刻操作之后，相对于其它元素(例如，镓和氮)去除相对较多的铝。换句话说，在蚀刻操作之后，区域20a1和区域20a2中的铝(Al)浓度降低。

可以在所讨论的操作中使用的蚀刻剂可以包含例如但不限于氢氧化物、氢氧化钠(NaOH)、氢氧化钾(KOH)、AZ400K光刻胶显影剂或一或多种其它合适的溶液。可以在所讨论的操作中使用的蚀刻剂可以包含铝与其它元素(例如镓或氮)之间的相对较高的选择性。

根据实验结果，氢氧化钠(NaOH)在75℃的温度下的AlN蚀刻速率为每分钟50纳米，而其几乎不蚀刻氮化镓(GaN)。根据实验结果，氢氧化钾(KOH)的AlN蚀刻速率为每分钟2265纳米，而其几乎不蚀刻氮化镓(GaN)。根据实验结果，AZ400K光致抗蚀剂显影剂的AlN蚀刻速率为约每分钟6到1000纳米，而其几乎不蚀刻氮化镓(GaN)。

在蚀刻操作之后，区域20a1和区域20a2可以具有比势垒层20的其它部分低的Al浓度。

参考图1A，可以以与参考图4F所述描述和展示的一或多种操作类似的方式蚀刻HEMT 100的区域20a1和20a2。因此，HEMT 100的区域20a1和20a2可以具有相对低的Al浓度，这可以减小HEMT 100的导通电阻(R

参考图4F，在去除铝之后，区域20a1和区域20a2内的晶体结构保持相同。换句话说，铝的去除不会改变区域20a1和区域20a2内的势垒层20的晶体结构。例如，区域20a1的晶体方向仍然可以与沟道层18的晶体方向相同。例如，区域20a1的晶体方向仍然可以与势垒层20的晶体方向相同。例如，区域20a2的晶体方向仍然可以与沟道层18的晶体方向相同。例如，区域20a2的晶体方向仍然可以与势垒层20的晶体方向相同。跨区域20a1、20a2、势垒层20和沟道层18的相同的晶体方向可以有利于要产生的HEMT的成品率。跨区域20a1、20a2、势垒层20和沟道层18的相同的晶体方向可以有利于要产生的HEMT的可靠性。

在一些实施例中，可以通过干灰化技术处理区域20a1和区域20a2以降低区域20a1和区域20a2中的Al浓度。例如，可以单独或组合使用O

在一些其它实施例中，在干灰化操作之后残余物可以存在于区域20a1和20a2内(图4F中未示出)。在一些其它实施例中，在干灰化操作之后残余物可以存在于势垒层20内(图4F中未示出)。在一些其它实施例中，在干灰化操作之后残余物可以存在于钝化层22和沟道层18内(图4F中未示出)。

区域20a1和区域20a2可以用干灰化技术和湿润浸泡技术处理。例如，区域20a1和区域20a2可以首先用湿润浸泡技术处理，并且然后可以采用干灰化技术，或者反之亦然。

参考图4G，可以形成导体30a和32a。导体30a可以形成在开口22h1内并且与区域20a1接触。导体32a可以形成在开口22h2内并且与区域20a2接触。导体30a的一部分可以被钝化层22围绕。导体32a的一部分可以被钝化层22围绕。

在一些实施例中，导体30a和32a可以使用例如但不限于焊接、钎焊、压接、沉积或电镀的技术来形成。在一些实施例中，导体30a和32a可以包含例如但不限于钛(Ti)、铝(Al)、镍(Ni)、金(Au)、钯(Pd)或其任何组合或合金。

参考图4H，形成钝化层24。钝化层24安置在导体30a和32a以及钝化层22的上方并且覆盖所述导体和所述钝化层。钝化层24可以包含例如但不限于氧化物和/或氮化物，如氮化硅(SiN)和/或氧化硅(SiO2)。在一些实施例中，钝化层24可以包含通过非等离子体膜形成工艺形成的氮化硅和/或氧化硅。钝化层24可以包含与钝化层22的材料类似的材料。在一些实施例中，钝化层24可以包含与钝化层22的材料相同的材料。在一些实施例中，钝化层24可以包含与钝化层22的材料不同的材料。

参考图4I，可以形成导体30b和32b以及电极34。导体30b形成于导体30a上方并与所述导体接触。导体30a和30b形成电极30。导体32b形成于导体32a上方并与所述导体接触。导体32a和32b形成电极32。电极30、32和34由钝化层24暴露。电极30、32和34没有被钝化层24覆盖。

在执行根据图4A、4B、4C、4D、4E、4F、4G、4H和4I所描述的操作之后，可以获得HEMT100。

图5A、5B、5C、5D、5E、5F、5G、5H、5I和5J展示了根据本公开的一些其它实施例的用于制造半导体装置的操作。可以执行图5A、5B、5C、5D、5E、5F、5G、5H、5I和5J所示的操作以产生图5J所示的HEMT 100'。

参考图5A，提供衬底10。在一些实施例中，衬底10可以包含硅材料或蓝宝石。接下来，在衬底10上形成晶种层12，在晶种层12上形成缓冲层14，并且在缓冲层14上形成电子阻挡层16。在电子阻挡层16上形成沟道层18，并且然后在沟道层18上形成势垒层20。接下来，在势垒层20上形成半导体栅极材料层26'。

在一些实施例中，沟道层18的材料可以包含GaN，势垒层20的材料可以包含AlGaN，并且半导体栅极材料层26'的材料可以包含GaN。在一些实施例中，沟道层18、势垒层20和/或半导体栅极材料层26'可以通过化学气相沉积(CVD)、物理气相沉积(PVD)、外延生长或其它合适的沉积工艺形成。

参考图5B，在半导体栅极材料层26'上形成栅极导体材料层28'，并且在栅极导体材料层28'上形成有硬掩模层40。在一些实施例中，可以通过PVD、CVD和/或其它合适的工艺来沉积一或多层材料，以形成栅极导体材料层28'。在一些实施例中，可以通过在半导体栅极材料层26'上溅射或蒸发金属材料来形成栅极导体材料层28'。

参考图5C，可以在硬掩模层40和栅极导体材料层28'上执行图案化工艺以形成栅极导体28。图5C所示的操作与图4C所示的操作类似，并且因此这里将不再重复细节。

参考图5D，邻近图案化的硬掩模40'和栅极导体28形成间隔物42a和42b。接下来，形成半导体栅极26。图5D所示的操作与图4D所示的操作类似，并且因此这里将不再重复细节。

参考图5E，去除间隔物42a和42b，并且还去除图案化的硬掩模40'。接下来，安置钝化层22以覆盖势垒层20、半导体栅极26和栅极导体28。图5E所示的操作与图4E所示的操作类似，并且因此这里将不再重复细节。

参考图5F，形成开口20h1和20h2。开口20h1可以穿透钝化层22和势垒层20。开口20h2可以穿透钝化层22和势垒层20。开口20h1暴露沟道层18的一部分。开口20h1暴露沟道层18的表面。开口20h2暴露沟道层18的一部分。开口20h2暴露沟道层18的表面。开口20h1和20h2可以通过例如湿法蚀刻或干法蚀刻技术形成。

参考图5G，开口20h1和20h2可以填充有与势垒层20不同的材料。在一些实施例中，开口20h1和20h2可以填充有异质合金、具有低铝含量的AlGaN或n型GaN。在一些实施例中，异质合金、具有低铝含量的AlGaN或n型GaN可以通过例如化学气相沉积(CVD)、物理气相沉积(PVD)、外延生长或其它合适的沉积工艺来形成。在图5G中执行的工艺也可以被称为选择性区域生长(SAG)。

可以在填充开口20h1和20h2之后形成区域20a1'和20a2'。由于图5G的区域20a1'和20a2'是通过与图4F的区域20a1和20a2不同的工艺形成的，因此区域20a1'和20a2'可以包含与区域20a1和20a2的微结构不同的微结构。图5G所示的虚线矩形F和G的放大视图将在随后的段落中的图6A和6B中展示。

在执行图5G所示的工艺之后，区域20a1'和区域20a2'内的晶体结构将与势垒层20不同。区域20a1'的晶体方向将与沟道层18的晶体方向不同。区域20a2'的晶体方向将与沟道层18的晶体方向不同。区域20a2'的晶体方向将与势垒层20的晶体方向不同。跨区域20a1'、20a2'、势垒层20和沟道层18的不同的晶体方向会不利地影响所产生的HEMT的成品率。跨区域20a1'、20a2'、势垒层20和沟道层18的不同的晶体方向会不利地影响所产生的HEMT的可靠性。

参考图5H，可以形成导体30a和32a。导体30a可以形成为与区域20a1'接触。导体32a可以形成为与区域20a2'接触。导体30a的一部分可以被钝化层22围绕。导体32a的一部分可以被钝化层22围绕。

在一些实施例中，导体30a和32a可以使用例如但不限于焊接、钎焊、压接、沉积或电镀的技术来形成。在一些实施例中，导体30a和32a可以包含例如但不限于钛(Ti)、铝(Al)、镍(Ni)、金(Au)、钯(Pd)或其任何组合或合金。

参考图5I，形成钝化层24。钝化层24安置在导体30a和32a以及钝化层22的上方并且覆盖所述导体和所述钝化层。图5I所示的操作与图4H所示的操作类似，并且因此这里将不再重复细节。

参考图5J，可以形成导体30b和32b以及电极34。导体30b形成于导体30a上方并与所述导体接触。导体30a和30b形成电极30。导体32b形成于导体32a上方并与所述导体接触。导体32a和32b形成电极32。电极30、32和34由钝化层24暴露。电极30、32和34没有被钝化层24覆盖。

在执行根据图5A、5B、5C、5D、5E、5F、5G、5H、5I和5J所描述的操作之后，可以获得HEMT 100'。

图6A展示了根据本公开的一些实施例的半导体装置的一部分的示意性视图。图6A示出了图5G的虚线矩形F的放大视图。

图6A示出了HEMT 100'的区域20a1'、沟道层18与势垒层20之间的界面附近的晶体。势垒层20包含多个晶体20c1。沟道层18包含多个晶体18c1。区域20a1'包含多个晶体20c2。在一些实施例中，势垒层20的晶体20c1形成单独的微晶。在一些实施例中，区域20a1'的晶体20c2形成单独的微晶。在一些实施例中，沟道层18的晶体18c1形成单独的微晶。

图6A所示的结构对应于多晶结构，所述多晶结构包含由晶体20c1、20c2和18c1构成的单独的微晶。在一些实施例中，晶体20c2不接替晶体18c1的晶体结构。在一些实施例中，晶体20c2不接替晶体20c1的晶体结构。在一些实施例中，晶体20c1不接替晶体18c1的晶体结构。

图6B展示了根据本公开的一些实施例的半导体装置的一部分的示意性视图。图6B示出了图5G的虚线矩形G的放大视图。

图6B示出了HEMT 100'的区域20a2'、沟道层18与势垒层20之间的界面附近的晶体。势垒层20包含多个晶体20c1。沟道层18包含多个晶体18c1。区域20a2'包含多个晶体20c2。在一些实施例中，势垒层20的晶体20c1形成单独的微晶。在一些实施例中，区域20a2'的晶体20c2形成单独的微晶。在一些实施例中，沟道层18的晶体18c1形成单独的微晶。

图6B所示的结构对应于多晶结构，所述多晶结构包含由晶体20c1、20c2和18c1构成的单独的微晶。在一些实施例中，晶体20c2不接替晶体18c1的晶体结构。在一些实施例中，晶体20c2不接替晶体20c1的晶体结构。在一些实施例中，晶体20c1不接替晶体18c1的晶体结构。

如本文所使用的，在本文中可以为了便于描述而使用如“之下”、“下面”、“下部”、“上方”、“上部”、“下部”、“左侧”、“右侧”等空间相对术语来描述如附图所示的一个元件或特征与另一或多个元件或特征的关系。除了在附图中描绘的朝向之外，空间相对术语还旨在涵盖装置在使用时或运行时的不同朝向。可以以其它方式朝向设备(旋转90度或处于其它朝向)，并且同样可以以相应的方式解释本文中使用的空间相对描述语。应当理解，当元件被称为“连接到”或“耦接到”另一元件时，其可以直接连接到或耦接到另一元件，或可以存在中间元件。

如本文所使用的，术语“大约”、“基本上”、“基本”和“约”用于描述和解释小的变化。当结合事件或情形使用时，所述术语可以指代情形事件精确发生的实例以及事件或情形接近发生的实例。如本文关于给定值或范围所使用的，术语“约”总体上意指处于给定值或范围的±10％、±5％、±1％或±0.5％内。本文中可以将范围表示为一个端点到另一个端点或介于两个端点之间。本文公开的所有范围都包含端点，除非另外指明。术语“基本上共面”可以指两个表面沿同一平面定位的位置差处于数微米(μm)内，如沿同一平面定位的位置差处于10μm内、5μm内、1μm内或0.5μm内。当将数值或特性称为“基本上”相同时，所述术语可以指处于所述值的平均值的±10％、±5％、±1％或±0.5％内的值。

前述内容概述了几个实施例的特征和本公开的详细方面。本公开中描述的实施例可以容易地用作设计或修改其它工艺和结构以便于实施相同或类似目的和/或实现本文介绍的实施例的相同或类似优点的基础。此类等同构造不背离本公开的精神和范围，并且在不背离本公开的精神和范围的情况下，可以作出各种改变、替代和变更。