图像感测装置

技术领域

本专利文件中公开的技术和实现方式涉及一种图像感测装置。

背景技术

图像感测装置是用于将光学图像转换成电信号的半导体装置。近年来，随着计算机行业和通信行业的不断发展，各种领域中对高质量和高性能图像传感器的需求迅速增加，这些领域例如为数码相机、便携式摄像机、个人通信系统(PCS)、游戏机、监控摄像机、医疗微型摄像机、机器人等。

发明内容

本公开的技术的各种实施方式涉及一种图像感测装置，除其它特征和益处之外，其能够改进8共享像素结构，从而增加源极跟随器的增益和一个或更多个像素信号的转移速率。

根据本公开的技术的实施方式，图像感测装置可以包括：像素阵列，其包括按列和行布置的单位像素块。所述单位像素块中的每一个包括：第一子像素块，其包括第一浮置扩散(FD)区和围绕所述第一浮置扩散(FD)区的单位像素；第二子像素块，其包括电联接到所述第一浮置扩散(FD)区的第二浮置扩散(FD)区和围绕所述第二浮置扩散(FD)区的单位像素；以及第一像素晶体管阵列和第二像素晶体管阵列，其设置在所述第一子像素块的在所述第一方向上的相对两侧。所述第二子像素块在第一方向上与所述第一子像素块间隔预定距离。所述第一像素晶体管阵列包括其中第一源极跟随器晶体管和第一选择晶体管串联联接的第一驱动晶体管组。所述第二像素晶体管阵列包括其中第二源极跟随器晶体管和第二选择晶体管串联联接的第二驱动晶体管组。所述第一驱动晶体管组和所述第二驱动晶体管组并联联接。

根据本公开的技术的另一实施方式，图像感测装置可以包括：像素阵列，其包括按列和行布置的单位像素块。所述单位像素块中的每一个包括：第一子像素块，其包括第一浮置扩散(FD)区和共享所述第一浮置扩散(FD)区的单位像素；第二子像素块，其包括电联接到所述第一浮置扩散(FD)区的第二浮置扩散(FD)区和共享所述第二浮置扩散(FD)区的单位像素；以及第一源极跟随器晶体管和第二源极跟随器晶体管，其位于所述第一子像素块的在所述第一方向上的相对两侧。所述第二子像素块在第一方向上与所述第一子像素块间隔预定距离。所述第一源极跟随器晶体管和所述第二源极跟随器晶体管沿第一对角线方向布置。

根据本公开的技术的又一实施方式，图像感测装置可以包括：像素阵列，其包括按列和行布置的单位像素块。所述单位像素块中的每一个包括：第一子像素块，其被配置为包括第一浮置扩散(FD)区和共享所述第一浮置扩散(FD)区的单位像素；第二子像素块，其被配置为包括电联接到所述第一浮置扩散(FD)区的第二浮置扩散(FD)区和共享所述第二浮置扩散(FD)区的单位像素；以及第一像素晶体管阵列和第二像素晶体管阵列，其设置在所述第一子像素块的在所述第一方向上的相对两侧。所述第二子像素块在第一方向上与所述第一子像素块间隔预定距离。所述第一像素晶体管阵列包括第一驱动晶体管组，所述第一驱动晶体管组包括第一源极跟随器晶体管和第一选择晶体管。所述第二像素晶体管阵列包括第二驱动晶体管组，所述第二驱动晶体管组包括第二源极跟随器晶体管和第二选择晶体管。所述第一驱动晶体管组和所述第二驱动晶体管组定位成相对于所述第一子像素块彼此对称。

应当理解，本公开的技术的上述一般描述和以下详细描述都是说明性和解释性的，并且旨在提供对所要求保护的公开内容的进一步解释。

附图说明

当结合附图考虑时，参照以下详细描述，本公开的技术的上述和其它特征以及有益方面将变得显而易见。

图1是示出基于本公开的技术的一些实现方式的图像传感器的框图的示例。

图2是示出基于本公开的技术的一些实现方式的具有8共享像素结构的单位像素块的布局图的示例。

图3是示出图2所示的单位像素块的等效电路图的示例。

图4是示出基于本公开的技术的一些实现方式的具有8共享像素结构的单位像素块的布局图的另一示例。

图5是示出基于本公开的技术的一些实现方式而布置的各自包括8共享像素结构的四个单位像素块的示意图的示例。

图6是示出基于本公开的技术的一些实现方式而布置的各自包括8共享像素结构的四个单位像素块的示意图的另一示例。

具体实施方式

现在将详细参照某些实施方式，其示例在附图中示出。只要可能，在所有附图中使用相同的附图标记来表示相同或相似的部分。在以下描述中，将省略对并入本文中的相关已知配置或功能的详细描述以避免使主题模糊。

图1是示出基于本公开的技术的一些实现方式的图像传感器100的框图的示例。

参照图1，图像传感器可以包括像素阵列100、相关双采样器(CDS)电路200、模数转换器(ADC)电路300、缓冲器400、行驱动器500、定时发生器600、控制寄存器700和斜坡信号发生器800。

像素阵列100可以包括按照包括列和行的矩阵形状布置的多个单位像素块(PB)。每个单位像素块(PB)可以包括多个单位像素，并且一些单位像素可被配置成彼此共享浮置扩散(FD)区和像素晶体管。例如，单位像素块(PB)可形成为8共享像素结构，其中8个单位像素中的一些彼此共享浮置扩散(FD)区、复位晶体管、源极跟随器晶体管和选择晶体管。8个单位像素中的四个单位像素可以被配置成共享浮置扩散(FD)区，并且剩余的四个单位像素可以共享另一浮置扩散(FD)区。每个单位像素包括光电转换元件，以用于通过从外部接收的入射光信号的转换来产生光电荷。感光元件可以包括例如光电二极管、光栅、光电晶体管、光电导体或能够产生光电荷的一些其它感光结构。每个单位像素包括传输(Tx)晶体管，以用于将从光电转换元件产生的光电荷传输到浮置扩散(FD)区。例如，每个像素块(PB)可以按如下方式配置：两对源极跟随器晶体管和选择晶体管彼此并联联接，以驱动单个输出节点，这将在本专利文件的后文中做进一步说明。每个单位像素块(PB)可以通过列线向CDS电路200输出指示每个单位像素的电子图像信号的像素信号。在一些实现方式中，单位像素块(PB)的输出节点可以联接到列线。单位像素块(PB)可以联接到行线和列线。

相关双采样器(CDS)电路200可以保持并采样从像素阵列100的单位像素块(PB)接收的像素信号。例如，相关双采样器(CDS)电路200可以响应于从定时发生器600接收的时钟信号来执行对接收到的电子图像信号的参考电压电平和电压电平的采样。并且可以将与接收到的电子图像信号的参考电压电平和电压电平之间的差相对应的模拟信号发送到模数转换器(ADC)电路300。

模数转换器(ADC)电路300可以将从斜坡信号发生器800接收的斜坡信号与从相关双采样器(CDS)电路200接收的采样信号进行比较，从而可以输出指示斜坡信号和采样信号之间的比较结果的比较信号。模数转换器(ADC)电路300可以响应于从定时发生器600接收的时钟信号对比较信号的电平转换时间进行计数，并且可以向缓冲器400输出指示电平转换时间的计数值。

缓冲器400可以存储从模数转换器(ADC)电路300接收的每个数字信号，可以感测和放大每个数字信号，并且可以输出每个经放大的数字信号。因此，缓冲器400可以包括存储器(未示出)和感测放大器(未示出)。存储器可以存储计数值，并且计数值可以与多个单位像素(PX)的输出信号相关联。感测放大器可以感测并且放大从存储器接收的每个计数值。

行驱动器500可以响应于定时发生器600的输出信号而驱动像素阵列100的像素块。例如，行驱动器500可以产生能够选择多条行线中的至少一条的控制信号。控制信号可以包括用于控制选择晶体管的选择信号和用于控制稍后将描述的多个转移栅极的传输(Tx)信号。

定时发生器600可以产生定时信号以控制行驱动器500、相关双采样器(CDS)电路200、模数转换器(ADC)电路300和斜坡信号发生器800。

控制寄存器700可以产生控制信号以控制斜坡信号发生器800、定时发生器600和缓冲器400。

斜坡信号发生器800可以响应于从定时发生器600接收的控制信号而产生斜坡信号，以控制从缓冲器400接收的图像信号。

图2是示出基于本公开的技术的一些实现方式的具有8共享像素结构的单位像素块的布局图的示例。图3是示出图2所示的单位像素块的等效电路图的示例。

参照图2和图3，每个单位像素块PB可以包括8个单位像素PX1至PX8、两个浮置扩散(FD)区FD1和FD2、两个源极跟随器晶体管DX1和DX2、两个选择晶体管SX1和SX2，以及单个复位晶体管RX。

单位像素PX1至PX8中的每一个可以包括用于响应于入射光而产生光电荷的单个光电转换元件(例如，PD1至PD8中的一个)，以及用于将从光电转换元件PD1至PD8中的每一个产生的光电荷传输到浮置扩散(FD)区FD1和FD2的单个传输晶体管(例如，TX1至TX8中的一个)。

光电转换元件PD1至PD8中的每一个可以包括有机或无机光电二极管。例如，光电转换元件PD1至PD8可以形成在基板的下部区域(或下部)，并且可以包括堆叠结构，其中具有互补导电性的杂质区域(例如，P型杂质区域和N型杂质区域)垂直堆叠。

浮置扩散(FD)区FD1和FD2中的每一个可形成在基板的上部区域中，并且可以临时存储通过传输晶体管TX1至TX8接收的光电荷。浮置扩散(FD)区FD1和FD2可以通过互连线(ICL)彼此联接。在一些实现方式中，两个浮置扩散(FD)区FD1和FD2彼此共用地联接，使得两个浮置扩散(FD)区FD1和FD2可以由8个单位像素PX1至PX8共享。此外，浮置扩散(FD)区FD1和FD2可以通过金属线(ML)联接到源极跟随器晶体管DX1和DX2的栅极以及复位晶体管RX的源极区域/漏极区域。

传输(Tx)晶体管TX1至TX8可以联接在光电转换元件PD1至PD8与浮置扩散(FD)区FD1和FD2之间。在一些实现方式中，传输(Tx)晶体管TX1至TX8中的每一个的一端可以联接到光电转换元件PD1至PD8，并且传输(Tx)晶体管TX1至TX8中的每一个的另一端可以联接到浮置扩散(FD)区FD1和FD2。传输(Tx)晶体管TX1至TX8可以响应于施加到转移栅极的传输(Tx)信号而将由光电转换元件PD1至PD8产生的光电荷传输到浮置扩散(FD)区FD1和FD2。

被包括在单位像素块(PB)中的8个单位像素PX1至PX8可以以如下方式设计：8个单位像素PX1至PX8中的四个单位像素共享单个浮置扩散(FD)区，并且剩余的四个单位像素共享另一单个浮置扩散(FD)区。例如，四个单位像素PX1至PX4可以布置成围绕浮置扩散(FD)区FD1并且共享浮置扩散(FD)区FD1。剩余的四个单位像素PX5至PX8可以布置成围绕浮置扩散(FD)区FD2并且共享浮置扩散(FD)区FD2。

单位像素块(PB)可以包括第一子像素块PB_S1和第二子像素块PB_S2。第一子像素块PB_S1可以包括共享浮置扩散(FD)区FD1的四个单位像素PX1至PX4和浮置扩散(FD)区FD1，并且第二子像素块PB_S2可以包括共享浮置扩散(FD)区FD2的四个单位像素PX5至PX8和浮置扩散(FD)区FD2。

在单位像素块PB中，第一子像素块PB_S1和第二子像素块PB_S2可以在Y轴方向上彼此隔开预定距离。在一些实现方式中，第一子像素块PB_S1在结构和尺寸上可以与第二子像素块PB_S2相同。

像素晶体管阵列TA1可以形成在第一子像素块PB_S1的一侧，并且像素晶体管阵列TA2可以形成在第一子像素块PB_S1的相对侧。像素晶体管阵列TA1、第一子像素块PB_S1和像素晶体管阵列TA2可以沿Y轴方向布置。例如，像素晶体管阵列TA2可以设置在子像素块PB_S1和PB_S2之间。

像素晶体管阵列TA1可以包括布置在垂直于Y轴方向的X轴方向上的复位晶体管RX1、选择晶体管SX1和源极跟随器晶体管DX1。在一些实现方式中，晶体管RX1、SX1和DX1可以按照复位晶体管RX1→选择晶体管SX1→源极跟随器晶体管DX1的顺序沿从左侧到右侧的方向布置。

像素晶体管阵列TA2可以包括沿X轴方向布置的选择晶体管SX2和源极跟随器晶体管DX2。在一些实现方式中，晶体管SX2和DX2可以按照选择晶体管SX2→源极跟随器晶体管DX2的顺序沿从左侧到右侧的方向布置。

在像素晶体管阵列TA1中，复位晶体管RX可以形成在有源区ACT1中。复位晶体管RX可以联接在复位电压节点VRX与连接到浮置扩散(FD)区FD1和FD2的另一节点之间。例如，在有源区ACT1中，位于复位栅极一侧的源极区/漏极区可以联接到复位电压节点VRX，并且位于复位栅极另一侧的源极区/漏极区可以联接到浮置扩散(FD)区FD1和FD2。

在像素晶体管阵列TA1中，选择晶体管SX1和源极跟随器晶体管DX1可以串联联接在驱动电压节点VDX和输出节点OUT之间。例如，选择晶体管SX1和源极跟随器晶体管DX1可以共享设置在单个有源区ACT2中并且在选择晶体管SX1的栅极和源极跟随器晶体管DX1的栅极之间的源极区/漏极区。选择晶体管SX1和源极跟随器晶体管DX1可以形成在形成为沿X轴方向延伸的单个有源区ACT2中。在选择晶体管SX1中，定位成与共享源极区/漏极区相对的源极区/漏极区可以联接到输出节点OUT。在源极跟随器晶体管DX1中，定位成与共享源极区/漏极区相对的源极区/漏极区可以联接到驱动电压节点VDX。

在像素晶体管阵列TA2中，源极跟随器晶体管DX2和选择晶体管SX2可以串联联接在驱动电压节点VDX和输出节点OUT之间。例如，选择晶体管SX2和源极跟随器晶体管DX2可以共享设置在形成为沿X轴方向延伸的单个有源区ACT3中的选择晶体管SX2的栅极和源极跟随器晶体管DX2的栅极之间的源极区/漏极区。在选择晶体管SX2中，定位成与共享源极区/漏极区相对的源极区/漏极区可以联接到输出节点OUT。在源极跟随器晶体管DX2中，定位成与共享源极区/漏极区相对的源极区/漏极区可以联接到驱动电压节点VDX。

在一些实现方式中，选择晶体管SX2和源极跟随器晶体管DX2的布置可以关于子像素块PB_S1而与选择晶体管SX1和源极跟随器晶体管DX1的布置对称。在一些实现方式中，像素晶体管阵列TA2中的选择晶体管SX2和源极跟随器晶体管DX2的形状和尺寸可以与像素晶体管阵列TA1中的选择晶体管SX1和源极跟随器晶体管DX2的形状和尺寸相同。例如，源极跟随器晶体管DX1和DX2可以具有相同的尺寸(例如，相同的沟道宽度)，并且选择晶体管SX1和SX2可以具有相同的尺寸(例如，相同的沟道宽度)。

源极跟随器晶体管DX1和DX2的栅极可以通过金属线联接到浮置扩散(FD)区FD1和FD2。

如上所述，单位像素块PB可以以如下方式设计：将源极跟随器晶体管DX1和选择晶体管SX1的串联连接并联联接到源极跟随器晶体管DX2和选择晶体管SX2的串联连接。每个串联连接(即，源极跟随器晶体管DX1和选择晶体管SX1的串联连接和源极跟随器晶体管DX2和选择晶体管SX2的串联连接)设置在驱动电压节点VDX和输出节点OUT之间。彼此并联联接的源极跟随器晶体管DX1和DX2可以用作具有较大的沟道宽度的单个输出源极跟随器晶体管，并且彼此并联联接的选择晶体管SX1和SX2可以用作具有较大的沟道宽度的单个输出选择晶体管。在这种情况下，由于两个源极跟随器晶体管DX1和DX2一起工作，所以输出源极跟随器晶体管的沟道宽度可以增加。类似地，由于两个选择晶体管SX1和SX2一起工作，所以输出选择晶体管的沟道宽度可以增加。

因此，单位像素块(PB)可以使用并联联接的两个源极跟随器晶体管DX1和DX2以及并联联接的两个选择晶体管SX1和SX2来驱动单个输出节点OUT，使得单位像素块PB可以将像素信号输出到被联接到输出节点OUT的单条列线。

如上所述，由于被包含在单位像素块PB中的源极跟随器晶体管和选择晶体管的沟道宽度相对增大，所以可以改善源极跟随器增益。此外，由于减少了每个选择晶体管的电阻，所以可以增加像素信号的转移速率。

尽管为了便于描述，图2示出了像素晶体管阵列TA1和TA2设置在子像素块PB_S1的两侧，但是其它实现方式也是可能的。在一些其它实现方式中，像素晶体管阵列TA1和TA2可以布置在子像素块PB_S2的两侧。例如，像素晶体管阵列TA1也可以形成在子像素块PB_S2下方。

图4示出了基于本公开的技术的一些实现方式的具有8共享像素结构的单位像素块的布局图的另一示例。

图4所示的单位像素块PB在像素晶体管阵列TA1和TA2的位置方面不同于图2所示的单位像素块PB。

例如，在图4所示的单位像素块PB中，像素晶体管阵列TA2可以形成在第一子像素块PB_S1的一侧，并且像素晶体管阵列TA1可以形成在第一子像素块PB_S1的相对侧。像素晶体管阵列TA2、第一子像素块PB_S1和像素晶体管阵列TA1可以沿Y轴方向顺序布置。例如，像素晶体管阵列TA1可以设置在子像素块PB_S1和PB_S2之间。

除了像素晶体管阵列TA1和TA2的位置之外，图4所示的单位像素块PB的组成元件可以与图2所示的单位像素块PB的组成元件相同。为了简明起见，这里将省略其详细描述。

图5是示出基于本公开的技术的一些实现方式而布置的各自包括8共享像素结构的四个单位像素块的示意图的示例。

参照图5，像素阵列100可以包括沿X轴方向布置的四个单位像素块PB1至PB4。像素阵列100可以包括沿X轴和Y轴方向布置的多个四单位像素块。为了便于描述，图5所示的四个单位像素块PB1至PB4在下文中将被称为单位像素块组。

单位像素块PB1至PB4可以包括8个单位像素、两个浮置扩散(FD)区FD1和FD2、两个源极跟随器晶体管DX11至DX42、两个选择晶体管SX11至SX42和单个复位晶体管(RX1至RX4)。每个单位像素可以包括单个光电转换元件PD1至PD8和单个传输(Tx)晶体管TX1至TX8。

在单位像素块PB1至PB4中的每一个中，浮置扩散(FD)区FD1和FD2可以由围绕浮置扩散(FD)区FD1和FD2的四个单位像素共享，并且浮置扩散(FD)区FD1和FD2可以彼此联接。在一些实现方式中，单位像素块PB1至PB4中的每一个可以包括两个子像素块(例如，图2中所描绘的PB_S1和PB_S2)，两个子像素块中的每一个包括四个单位像素和由四个单位像素共享的单个浮置扩散(FD)区。浮置扩散(FD)区FD1和FD2可以通过金属线联接到源极跟随器晶体管DX11至DX42的栅极和复位晶体管RX1至RX4的源极区/漏极区。

在每个单位像素块PB1至PB4中，子像素块PB_S1和PB_S2可以在Y轴方向上彼此隔开预定距离。

在单位像素块PB1至PB4中的每一个中，两个源极跟随器晶体管、两个选择晶体管和单个复位晶体管可以设置在子像素块PB_S1的在Y轴方向上的侧方中的一侧。例如，像素晶体管阵列可以分别形成在子像素块PB_S1的在Y轴方向上的两侧。因此，单位像素块PB1至PB4中的每一个可以包括分别设置在子像素块PB_S1两侧的两个像素晶体管阵列TA1和TA2。

每个单位像素块PB1至PB4中的像素晶体管阵列TA1可以包括沿X轴方向布置的复位晶体管、选择晶体管和源极跟随器晶体管。例如，复位晶体管RX1、选择晶体管SX11和源极跟随器晶体管DX11可以在子像素块PB_S1的一侧(例如顶侧)沿X轴方向布置。

每个单位像素块PB1至PB4中的像素晶体管阵列TA2可以包括沿X轴方向布置的选择晶体管和源极跟随器晶体管。例如，选择晶体管SX12和源极跟随器晶体管DX12可以在子像素块PB_S1的另一侧(例如底侧)沿X轴方向布置。

在以下描述中，包括复位晶体管RX1至RX4的像素晶体管阵列将被称为第一像素晶体管阵列，而不包括复位晶体管RX1至RX4的像素晶体管阵列将被称为第二像素晶体管阵列。

在第一像素晶体管阵列中，复位晶体管RX1至RX4可以联接在复位电压节点VRX与连接到浮置扩散(FD)区FD1和FD2的另一节点之间。例如，复位晶体管RX1至RX4中的每一个可以与选择晶体管SX11至SX42和源极跟随器晶体管DX11至DX42分开地形成在单个有源区中。在对应的有源区中，位于复位栅极一侧的源极区/漏极区可以联接到复位电压节点VRX，并且位于复位栅极另一侧的源极区/漏极区可以联接到对应单元块PB1至PB4的浮置扩散(FD)区FD1和FD2。

在第一像素晶体管阵列和第二像素晶体管阵列中，选择晶体管SX11至SX42和源极跟随器晶体管DX11至DX42可以串联联接在驱动电压节点VDX和输出节点OUT1至OUT4之间。例如，每个选择晶体管和每个源极跟随器晶体管可以共享设置在单个有源区中并且在选择晶体管的栅极和源极跟随器晶体管的栅极之间的源极区/漏极区。选择晶体管和源极跟随器晶体管形成在被形成为沿X轴方向延伸的单个有源区中。选择晶体管SX11至SX42的定位成与共享源极区/漏极区相对的源极区/漏极区可以联接到输出节点OUT1到OUT4。源极跟随器晶体管DX11至DX42的定位成与共享源极区/漏极区相对的源极区/漏极区可以联接到驱动电压节点VDX。

单位像素块PB1至PB4中的每一个包括两个驱动晶体管组，并且每一驱动晶体管组包括彼此串联联接的一个源极跟随器晶体管和一个选择晶体管。两个驱动晶体管组可以彼此并联联接在驱动电压节点VDX和输出节点OUT1至OUT4之间。

在一些实施方式中，在单位像素块PB1至PB4中的每一个中，两个驱动晶体管组的结构和尺寸可以彼此相同，并且可以设置在子像素块PB_S1或PB_S2的两侧。在图5的示例中，两个驱动晶体管组设置在子像素块PB_S1的两侧，以相对于子像素块PB_S1对称。

在单位像素块PB1至PB4中的每一个中，第一像素晶体管阵列的长度可以大于子像素块PB_S1和PB_S2中的每一个的长度。例如，第一像素晶体管阵列可以在X轴方向上突出超过子像素块PB_S1和PB_S2中的每一个。因此，可以沿X方向测量第一像素晶体管阵列的长度。例如，被包括在第一像素晶体管阵列中的复位晶体管可以定位成从子像素块PB_S1和PB_S2中的每一个的边缘突出。在单位像素块PB1至PB4中的每一个中，第二像素晶体管阵列的长度可以小于子像素块PB_S1和PB_S2中的每一个的长度。

在下文中，将参照附图描述被包括在单位像素块组中的单位像素块PB1至PB4之间的结构差异。

参照图5，在单位像素块PB1中，第一像素晶体管阵列可以设置在子像素块PB_S1的在Y轴方向上的一侧，例如上侧，并且第二像素晶体管阵列可以设置在子像素块PB_S1的在Y轴方向上的另一侧，例如下侧。因此，第二像素晶体管阵列可以设置在子像素块PB_S1和PB_S2之间，以与第一像素晶体管阵列相对。

类似地，在定位成与单位像素块PB1相邻的单位像素块PB2中，第一像素晶体管阵列可以设置在子像素块PB_S1的在Y轴方向上的一侧，例如上侧，并且第二像素晶体管阵列可以设置在子像素块PB_S1的另一侧，例如下侧。因此，第二像素晶体管阵列可以设置在子像素块PB_S1和PB_S2之间，以与第一像素晶体管阵列相对。

第一单位像素块PB1的第一像素晶体管阵列和单位像素块PB2的第一像素晶体管阵列可以相对于单位像素块PB1和PB2之间的边界线彼此对称地布置。因此，单位像素块PB1的第一像素晶体管阵列包括尺寸与单位像素块PB2的第一像素晶体管阵列中所包括的晶体管的尺寸相同的晶体管。然而，单位像素块PB1的第一像素晶体管阵列的组成元件的布置顺序不同于单位像素块PB2的第一像素晶体管阵列的组成元件的布置顺序。例如，沿着从左向右的X方向，复位晶体管RX1、选择晶体管SX11和源极跟随器晶体管DX11依次布置在单位像素块PB1中。与在单位像素块PB1中不同，沿着从左向右的X方向，源极跟随器晶体管DX21、选择晶体管SX21和复位晶体管RX2依次布置在单位像素块PB2中。单位像素块PB1和PB2的第一像素晶体管阵列的上述布置结构可以被称为倒装形状(flip-shaped)布置结构。在此情况下，单位像素块PB1的第一像素晶体管阵列的源极跟随器晶体管DX11可以定位成与单位像素块PB2的第一像素晶体管阵列的源极跟随器晶体管DX21相邻，并且源极跟随器晶体管DX11和DX21可以共享同一驱动电压节点VDX。

同样地，单位像素块PB1的第二像素晶体管阵列和单位像素块PB2的第二像素晶体管阵列可以形成为倒装形状结构，并且相对于单位像素块PB1和PB2之间的边界线彼此对称地布置。单位像素块PB1的第二像素晶体管阵列的源极跟随器晶体管DX12可以定位成与单位像素块PB2的第二像素晶体管阵列的源极跟随器晶体管DX22相邻，并且源极跟随器晶体管DX12和DX22可以共享驱动电压节点VDX。

在定位成与单位像素块PB2相邻的单位像素块PB3中，第二像素晶体管阵列可以设置在子像素块PB_S1的在Y轴方向上的一侧，例如上侧，并且第一像素晶体管阵列可以设置在子像素块PB_S1的在Y轴方向上的另一侧，例如下侧。因此，第一像素晶体管阵列可以设置在子像素块PB_S1和PB_S2之间，以与第二像素晶体管阵列相对。

在一些实现方式中，单位像素块PB2的第一像素晶体管阵列和单位像素块PB3的第二像素晶体管阵列可以沿X轴方向布置，并且单位像素块PB2的第二像素晶体管阵列和单位像素块PB3的第一像素晶体管阵列可以沿X轴方向布置。因此，在单位像素块PB2和PB3之间的边界区域周围，单位像素块PB2的第一像素晶体管阵列的突出部分(复位晶体管RX2位于该突出部分中)可以定位成与单位像素块PB3的第二像素晶体管阵列相邻。由于单位像素块PB3的第二像素晶体管阵列不包括复位晶体管，因此第二像素晶体管阵列具有从单位像素块PB2和PB3之间的边界区域凹入的形状。单位像素块PB2的第一像素晶体管阵列的突出部分可以位于单位像素块PB3的第二像素晶体管阵列的凹入部分中。

在单位像素块PB3中，被包含在第一像素晶体管阵列中的晶体管可以与被包含在单位像素块PB1的第一像素晶体管阵列中的晶体管按照相同的顺序布置，并且被包含在第二像素晶体管阵列中的晶体管可以与被包含在单位像素块PB1的第二像素晶体管阵列中的晶体管按照相同的顺序布置。

在定位成与单位像素块PB3相邻的单位像素块PB4中，第二像素晶体管阵列可以设置在子像素块PB_S1的在Y轴方向上的一侧，例如上部，并且第一像素晶体管阵列可以设置在子像素块PB_S1的在Y轴方向上的另一侧，例如下部。因此，第一像素晶体管阵列可以设置在子像素块PB_S1和PB_S2之间，以与第二像素晶体管阵列相对。

单位像素块PB3的第二像素晶体管阵列和单位像素块PB4的第二像素晶体管阵列可以相对于单位像素块PB3和PB4之间的边界线彼此对称地布置。因此，尽管单位像素块PB3的第二像素晶体管阵列的组成元件与单位像素块PB4的第二像素晶体管阵列的组成元件尺寸相同，但单位像素块PB3的第二像素晶体管阵列的组成元件的布置顺序不同于单位像素块PB4的第二像素晶体管阵列的组成元件的布置顺序。单元像素块PB3和PB4的第二像素晶体管阵列的上述布置结构可以被认为是倒装形状布置结构。在此情况下，单位像素块PB3的第二像素晶体管阵列的源极跟随器晶体管DX32可定位成与单位像素块PB4的第二像素晶体管阵列的源极跟随器晶体管DX42相邻，使得源极跟随器晶体管DX32和DX42可以共享驱动电压节点VDX。

单位像素块PB3的第一像素晶体管阵列和单位像素块PB4的第一像素晶体管阵列可以形成为倒装形状结构，并且相对于单位像素块PB3和PB4之间的边界线彼此对称地布置。单位像素块PB3的第一像素晶体管阵列的源极跟随器晶体管DX31可以定位成与单位像素块PB4的第一像素晶体管阵列的源极跟随器晶体管DX41相邻，使得源极跟随器晶体管DX31和DX41可以共享驱动电压节点VDX。

图6是示出基于本公开的技术的一些实现方式而布置的各自包括8共享像素结构的四个单位像素块的示意图。

参照图6，像素阵列100可以包括定位成在X轴方向上彼此相邻的两个单位像素块PB1和PB2。尽管为了便于描述，图6所示的单位像素块PB1和PB2在X轴方向上重复布置，但是其它实现方式也是可能的。在图6中，像素阵列100可以包括在X轴和Y轴方向上重复布置的多个两单位像素块PB1和PB2。在图6中，两单位像素块PB1至PB2在下文中将被称为单位像素块组。

单位像素块PB1至PB2中的每一个可以包括两个浮置扩散(FD)区FD1和FD2、两个源极跟随器晶体管DX11至DX22、两个选择晶体管SX11至SX22以及单个复位晶体管RX1和RX2。每个单位像素可以包括单个光电转换元件PD1至PD8和单个传输晶体管TX1至TX8。

图6所示的单位像素块PB1和PB2中的每一个可以包括两个子像素块PB_S1和PB_S2，两个子像素块PB_S1和PB_S2中的每个允许单个浮置扩散(FD)区由四个单位像素共享。单位像素块PB1和PB2中的每一个可以包括分别设置在子像素块PB_S1两侧的第一像素晶体管阵列和第二像素晶体管阵列。

在图6所示的单位像素块组中，第一像素晶体管阵列和第二像素晶体管阵列可以沿X方向交替布置。在一些实现方式中，在图6所示的单位像素块组中，第一像素晶体管阵列和第二像素晶体管阵列可以按照之字形方式布置。例如，单位像素块PB1的第一像素晶体管阵列位于单位像素块PB1的子像素块PB_S1的上部，单位像素块PB2的第一像素晶体管阵列位于单位像素块PB2的子像素块PB_S1的下部，定位成在右侧与单位像素块PB2相邻的单位像素块PB1的第一像素晶体管阵列位于单位像素块PB1的子像素块PB_S1的上部，并且单位像素块PB2的第一像素晶体管阵列位于单位像素块PB2的子像素块PB_S1的下部。类似地，单位像素块PB1的第二像素晶体管阵列位于单位像素块PB1的子像素块PB_S1的下部，单位像素块PB2的第二像素晶体管阵列位于单位像素块PB2的子像素块PB_S1的上部，定位成在右侧与单位像素块PB2相邻的单位像素块PB1的第二像素晶体管阵列位于单位像素块PB1的子像素块PB_S1的下部，并且单位像素块PB2的第二像素晶体管阵列位于单位像素块PB2的子像素块PB_S1的上部。例如，第一像素晶体管阵列和第二像素晶体管阵列中的每一个在单位像素块PB1和PB2中的每一个中的位置可以关于单位像素块PB1和PB2的子像素块PB_S1的中心对角对称。

例如，在单位像素块PB1中，第一像素晶体管阵列可以设置在子像素块PB_S1的在Y轴方向上的一侧，例如上部，并且第二像素晶体管阵列可以设置在子像素块PB_S1的在Y轴方向上的另一侧，例如下部。因此，第二像素晶体管阵列可以设置在子像素块PB_S1和PB_S2之间，以与第一像素晶体管阵列相对。此外，在单位像素块PB2中，第二像素晶体管阵列可以设置在子像素块PB_S1的在Y轴方向上的一侧，例如上部，并且第一像素晶体管阵列可以设置在定位成与第一像素晶体管阵列相对的另一侧。

如上所述，第一像素晶体管阵列和第二像素晶体管阵列以之字形方式布置。因此，在单位像素块PB1和PB2之间的边界区域周围，单位像素块PB2的第一像素晶体管阵列的突出部分(单位像素块PB2的复位晶体管RX2位于该突出部分中)可以定位成插入到单位像素块PB1的第二像素晶体管阵列的凹入部分中。

在第一像素晶体管阵列中，复位晶体管RX1和RX2可以联接在复位电压节点VRX与浮置扩散(FD)区FD1和FD2之间。例如，复位晶体管RX1和RX2中的每一个可以与选择晶体管SX11至SX22和源极跟随器晶体管DX11至DX22分开地形成在单个有源区中。在对应的有源区ACT1中，位于复位栅极一侧的源极区/漏极区可以联接到复位电压节点VRX，并且位于复位栅极另一侧的源极区/漏极区可以联接到对应的单位像素块PB1和PB2的浮置扩散(FD)区FD1和FD2。

在第一像素晶体管阵列和第二像素晶体管阵列中，选择晶体管SX11至SX22可以在驱动电压节点VDX和输出节点OUT1到OUT4之间分别串联联接到源极跟随器晶体管DX11至DX22。例如，选择晶体管和源极跟随器晶体管可以形成为在被形成为沿X轴方向延伸的单个有源区中共享源极区/漏极区。选择晶体管SX11至SX22的定位成与共享源极区/漏极区相对的源极区/漏极区可以联接到输出节点OUT1到OUT4。源极跟随器晶体管DX11至DX22的定位成与共享源极区/漏极区相对的源极区/漏极区可以联接到驱动电压节点VDX。

在一些实现方式中，单位像素块PB1和PB2中的每一个可以包括两个驱动晶体管组，并且每一驱动晶体管组包括串联联接的一个源极跟随器晶体管和一个选择晶体管。两个驱动晶体管组可以彼此并联联接在驱动电压节点VDX和输出节点OUT1至OUT4之间

在单位像素块PB1和PB2中的每一个的两个驱动晶体管组中，源极跟随器晶体管和选择晶体管可以彼此不同地布置。例如，在单位像素块PB1的第一像素晶体管阵列的驱动晶体管组中，选择晶体管SX11可以位于左侧，例如相比于靠近驱动电压节点VDX而言更靠近输出节点OUT1，并且源极跟随器晶体管DX11可以位于右侧，例如相比于靠近输出节点OUT1而言更靠近驱动电压节点VDX。在单位像素块PB1的第二像素晶体管阵列的驱动晶体管组中，选择晶体管SX12可以位于右侧，例如相比于靠近驱动电压节点VDX而言更靠近输出节点OUT1，并且源极跟随器晶体管可以位于左侧，例如相比于靠近输出节点OUT1更靠近驱动电压节点VDX。第一像素晶体管阵列和第二像素晶体管阵列中的选择晶体管和驱动晶体管的不同布置也可以应用于单位像素块PB2。

以此方式，两个源极跟随器晶体管DX11和DX12可以沿对角线方向(即第一对角线方向)布置在单位像素块PB1中，并且两个源极跟随器晶体管DX21和DX22可以沿另一对角线方向(即第二对角线方向)布置在单位像素块PB2中。在一些实现方式中，第二对角线方向与第一对角线方向交叉。另外，两个选择晶体管SX11和SX12可以沿第二对角线方向布置在单位像素块PB1中，并且两个选择晶体管SX21和SX22可以沿第一对角线方向布置在单位像素块PB2中。

在一些实现方式中，在单位像素块PB1和PB2中的每一个中，两个源极跟随器晶体管可以形成为具有相同尺寸(例如，相同沟道宽度)，并且两个选择晶体管也可以形成具有相同尺寸(例如，相同沟道宽度)。

从以上描述显而易见，根据本公开的技术的实施方式的图像感测装置可以通过扩大布置在单位像素块中的源极跟随器晶体管和选择晶体管的沟道宽度来改进8共享像素结构中的源极跟随器增益。

根据本公开的技术的实施方式的图像感测装置可以通过减小选择晶体管的电阻来增加一个或更多个像素信号的转移速率。

尽管已经描述了多个说明性实施方式，但是应当理解，本领域技术人员可以设计出许多其它的修改和实施方式。特别地，在本公开、附图和所附权利要求的范围内的组成部分和/或布置中，可以进行许多变型和修改。除了组成部分和/或布置的变型和修改之外，替选的使用对于本领域技术人员也是显而易见的。

相关申请的交叉引用

本专利文件要求于2019年7月19日提交的韩国专利申请No.10-2019-0087323的优先权和权益，其全部内容通过引用并入本文。