一种高精度、高稳定度脉冲计数电路

技术领域

本发明涉及脉冲计数电路领域，具体涉及一种高精度、高稳定度脉冲计数电路。

背景技术

惯性导航系统高精度I/F转换电路的测试中对输出的脉冲信号进行采集。 I/F转换电路作为惯性导航系统中的重要部件，其性能指标直接决定了导航系统的精确度，所以惯性导航系统在研制过程中必须对I/F转换电路的性能参数进行严格的测试。I/F转换电路的测试已经成为惯导产品生产过程中非常重要的组成部分。

目前惯性导航系统各大研究院所对高精度I/F转换电路的测试都是采用国外的计数器来进程脉冲信号的采集，该计数器体积大，不便于集成，而且受国外控制。本发明提供一种高精度、高稳定度脉冲计数电路以解决体积大、不利于集成的问题。

发明内容

本发明所要解决的技术问题是现有技术中存在的体积大，不稳定的技术问题。提供一种新的 高精度、高稳定度脉冲计数电路，该高精度、高稳定度脉冲计数电路具有体积小的特点。

为解决上述技术问题，采用的技术方案如下：

一种高精度、高稳定度脉冲计数电路，所述高精度、高稳定度脉冲计数电路包括高精度时钟源，控制器，光耦隔离阵列，与光耦隔离阵列通过恢复开关连接的整形电路，整形电路连接FPGA处理器；FPGA 处理器内置脉冲计数逻辑，与脉冲计数逻辑连接的同步控制逻辑以及倍频器，同步控制逻辑连接时间测量逻辑，时间测量逻辑连接倍频器和控制器，倍频器连接高精度时钟源；所述恢复开关连接有选通控制单元；选通控制单元控制恢复开关选通光耦隔离阵列中的光耦隔离单元。

本发明工作原理：被测脉冲信号首先通过光耦隔离模块进行隔离处理，可有效消除信号干扰，然后经整形电路对其进行整形处理后送给FPGA处理器的采集引脚，FPGA处理器首先将外部输入的高精度时钟源信号进行倍频处理，作为系统时钟，然后采用该时钟来检测脉冲信号的上升沿，由此来判断脉冲个数，当检测到第1个上升沿时，脉冲计数器开始计数，同时启动时间测量计数器，当时间测量计数器累计到设定值后，检测到脉冲上升沿时，脉冲计数器和时间测量计数器同时停止计数，此时时间测量计数器的时间为脉冲计数器检测到脉冲数的时间，测量精度取决于高精度时钟源的精度。

上述方案中，为优化，进一步地，所述光耦隔离阵列包含多个并联的光耦隔离单元，每个光耦隔离单元互为备用；每个光耦隔离单元包含的元器件数量为N，N为大于1的正整数；每个元器件均配置有用于检测故障的故障检测单元，所述选通控制单元包括：

所述光耦隔离单元的选通受控于恢复开关；恢复开关受控于恢复开关控制信号寄存器；

恢复开关控制信号寄存器连接有故障计数器，故障计数器连接正常计数器；

功能校验器连接元器件状态寄存器，元器件状态寄存器连接有元器件计数器和恢复开关控制信号寄存器；恢复开关控制信号寄存器控制恢复开关完成故障光耦隔离单元的切换，实现故障恢复；选通控制单元还包括激励信号产生器；

故障计数器、正常计数器以及元器件计数器共同连接或门后，或门输出修复完成信号；

故障计数器输出驱动元器件故障个数和故障进位，正常计数器输出正常元器件个数、正常进位，元器件计数器输出元器件数；

元器件状态诊断结果存储在元器件状态寄存器中；元器件计数器从第一个元器件开始对所有元器件遍历计数；

功能校验器通过接收元器件的校验信息、元器件故障检测单元反馈的响应信号分析计算出元器件的状态诊断结果并输出到元器件状态寄存器。

进一步地，计数器为具有计数、保持、置位、进位输出功能的同步计数器。

进一步地，功能校验器的输入端连接故障检测单元检测信号；

功能校验器包括比较器、与门、或门、第一D触发器及第二D触发器；

第一D触发器一端连接与门，另一端连接比较器，与门另一端输入连接reset端和第二D触发器所连与门的输入端，与门输出一端连接或门，另一端连接逻辑0；

第一D触发器一端连接与门，另一端连接比较器，与门另一端输入连接reset端和第一D触发器所连与门的输入端，与门输出一端连接或门，另一端连接逻辑1；

比较器的输入为校验信息；当检测结果与校验信息相同则输出逻辑1，否则输出逻辑0。

进一步地，所述光耦隔离单元包括光耦晶体管，光耦晶体管第1脚连接电阻R2作为信号输入，第2脚通过电阻R1连接到+5V电源，第3脚连接晶体管Q1、电阻R3以及电压U0，电阻R3连接在PNP三极管Q1的e极和c极之间，PNP三极管Q1的b极和e极连接电容C1以及12V电源，第4脚连接到地；电压U0作为光耦隔离单元的输出。

本发明的有益效果：本发明的脉冲计数器电路能够计数范围0-2

附图说明

下面结合附图和实施例对本发明进一步说明。

图1，实施例1脉冲计数器电路示意图。

图2，选通控制单元示意图。

图3，计数器示意图。

图4，功能校验器示意图。

图5，光耦隔离单元示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

实施例1

本实施例提供一种高精度、高稳定度脉冲计数电路，如图1，所述高精度、高稳定度脉冲计数电路包括高精度时钟源，控制器，光耦隔离阵列，与光耦隔离阵列通过恢复开关连接的整形电路，整形电路连接FPGA处理器；FPGA 处理器内置脉冲计数逻辑，与脉冲计数逻辑连接的同步控制逻辑以及倍频器，同步控制逻辑连接时间测量逻辑，时间测量逻辑连接倍频器和控制器，倍频器连接高精度时钟源；所述恢复开关连接有选通控制单元；选通控制单元控制恢复开关选通光耦隔离阵列中的光耦隔离单元。

本实施例中，被测脉冲信号首先通过光耦隔离模块进行隔离处理，可有效消除信号干扰，然后经整形电路对其进行整形处理后送给FPGA处理器的采集引脚，FPGA处理器首先将外部输入的高精度时钟源信号进行倍频处理，作为系统时钟，然后采用该时钟来检测脉冲信号的上升沿，由此来判断脉冲个数，当检测到第1个上升沿时，脉冲计数器开始计数，同时启动时间测量计数器，当时间测量计数器累计到设定值后，检测到脉冲上升沿时，脉冲计数器和时间测量计数器同时停止计数，此时时间测量计数器的时间为脉冲计数器检测到脉冲数的时间，测量精度取决于高精度时钟源的精度。

优选地，如图2，所述光耦隔离阵列包含多个并联的光耦隔离单元，每个光耦隔离单元互为备用；每个光耦隔离单元包含的元器件数量为N，N为大于1的正整数；每个元器件均配置有用于检测故障的故障检测单元，所述选通控制单元包括：所述光耦隔离单元的选通受控于恢复开关；恢复开关受控于恢复开关控制信号寄存器；恢复开关控制信号寄存器连接有故障计数器，故障计数器连接正常计数器；功能校验器连接元器件状态寄存器，元器件状态寄存器连接有元器件计数器和恢复开关控制信号寄存器；恢复开关控制信号寄存器控制恢复开关完成故障光耦隔离单元的切换，实现故障恢复；选通控制单元还包括激励信号产生器；故障计数器、正常计数器以及元器件计数器共同连接或门后，或门输出修复完成信号；故障计数器输出驱动元器件故障个数和故障进位，正常计数器输出正常元器件个数、正常进位，元器件计数器输出元器件数；元器件状态诊断结果存储在元器件状态寄存器中；元器件计数器从第一个元器件开始对所有元器件遍历计数；功能校验器通过接收元器件的校验信息、元器件故障检测单元反馈的响应信号分析计算出元器件的状态诊断结果并输出到元器件状态寄存器。

在优化方案中，定时检测光耦隔离单元中各元器件或核心元器件的数量、正常数量、故障数量，在故障数量达到一定程度，即预先测试的可以影响光耦隔离单元的使用时，启动故障恢复，即选通切换其他光耦隔离单元。其中的正常数量、故障数量可能指的是元器件的物理数量，也可能是故障指标的数量，两者的方案相同，仅是检测手段不同，但均可采用现有的检测方法与装置。

如图3，计数器为具有计数、保持、置位、进位输出功能的同步计数器。

如图4，功能校验器的输入端连接故障检测单元检测信号；功能校验器包括比较器、与门、或门、第一D触发器及第二D触发器；第一D触发器一端连接与门，另一端连接比较器，与门另一端输入连接reset端和第二D触发器所连与门的输入端，与门输出一端连接或门，另一端连接逻辑0；第一D触发器一端连接与门，另一端连接比较器，与门另一端输入连接reset端和第一D触发器所连与门的输入端，与门输出一端连接或门，另一端连接逻辑1；比较器的输入为校验信息；当检测结果与校验信息相同则输出逻辑1，否则输出逻辑0。

如图5，所述光耦隔离单元包括光耦晶体管，光耦晶体管第1脚连接电阻R2作为信号输入，第2脚通过电阻R1连接到+5V电源，第3脚连接晶体管Q1、电阻R3以及电压U0，电阻R3连接在PNP三极管Q1的e极和c极之间，PNP三极管Q1的b极和e极连接电容C1以及12V电源，第4脚连接到地；电压U0作为光耦隔离单元的输出。

当光耦关断时，三极管导通，此时变阻结构的等效电阻主要由ＰＮＰ三极管Ｑ１导通后的集射极电阻决定，三极管导通后电阻值很小，从而加速光耦集射极电压的上升；当光耦开通时，三极管截止，三极管截止后电阻值很大，此时变阻结构的等效电阻主要由电阻Ｒ３决定，此时等效电阻变大，从而加速光耦集射极电压的下降。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员能够理解本发明，但是本发明不仅限于具体实施方式的范围，对本技术领域的普通技术人员而言，只要各种变化只要在所附的权利要求限定和确定的本发明精神和范围内，一切利用本发明构思的发明创造均在保护之列。