能够形成死区时间的驱动器控制电路和驱动器

技术领域

本发明涉及电子技术领域，尤其涉及一种能够形成死区时间的驱动器控制电路和驱动器。

背景技术

推挽式连接的晶体管开关，交互地导通和关闭来改变线圈中电流的方向。为避免两个晶体管同时导通造成不要的电流浪涌，控制电路在开关动作引入了死区时间(deadtime)特性。在死区时间期间，即使前置系统发出要另一颗晶体管导通的信号，控制电路仍保持关闭的驱动状态。

现有技术中，死区时间生成电路中，为了提高电路的抗噪声能力，需要在外接电阻旁边并联一个电容，这个电容值的大小会影响死区时间生成电路中的放大器反馈网络的稳定性，进而影响死区时间，且死区时间生成电路适应范围比较小。

发明内容

本发明提供一种能够形成死区时间的驱动器控制电路和驱动器，以解决电路不稳定、适应范围小的问题。

根据本发明的第一方面，提供了一种能够形成死区时间的驱动器控制电路，包括：参考电压运放、晶体管模块、充电模块、比较模块以及电容；

所述参考电压运放的第一输入端接入原始参考电压，所述参考电压运放的输出端连接所述晶体管模块的控制端，所述晶体管模块的第一端连接第一电源，所述晶体管模块的第二端连接所述参考电压运放的第二输入端；

所述参考电压运放的输出端还连接所述充电模块的第一输入端以及所述比较模块的第一输入端，所述参考电压运放用于：根据所述原始参考电压产生目标参考电压，将所述目标参考电压反馈至所述比较模块和所述充电模块；

所述充电模块的第二输入端连接所述第一电源，所述充电模块的第三输入端接入当前关断开关的导通状态信号，所述导通状态信号表征了对应开关的导通状态，所述当前关断开关为驱动器中串联的两个开关中当前已关断的开关；

所述充电模块连接所述电容的第一端，所述充电模块用于：根据所述目标参考电压和所述导通状态信号为所述电容充电；

所述电容的第一端连接所述比较模块的第二输入端，所述电容的第二端接地；

所述比较模块的输出端直接或间接连接当前待导通开关，所述比较模块用于在所述电容的电压高于所述目标参考电压时，直接或间接控制所述当前待导通开关导通，以形成所述死区时间，所述死区时间小于所述当前关断开关关断之后，所述当前待导通开关导通之前的时间段，所述当前待导通开关为驱动器中串联的两个开关中当前待导通的开关。

可选的，所述充电模块包括第一充电单元和第二充电单元；所述第一充电单元经所述第二充电单元连接至所述第一电源，所述第一充电单元还接入所述导通信号，所述第二充电单元还接入所述目标参考电压，所述电容的第一端连接所述第一充电单元与所述第二充电单元；

所述第一充电单元用于：在所述当前关断开关处于导通状态时，为所述电容充电，以使得所述电容的电压处于基础电压，在所述当前关断开关处于关断状态时，停止为所述电容充电；

所述第二充电单元用于：在所述第一充电单元停止为所述电容充电时，为所述电容充电，以使得所述电容的电压到达饱和电压；所述基础电压低于所述目标参考电压，所述饱和电压高于所述目标参考电压。

可选的，所述电容为栅氧电容，所述基础电压匹配于所述栅氧电容的阈值电压。

可选的，所述第一充电单元包括第一充电晶体管和第二充电晶体管；

所述第一充电晶体管的控制极接入所述导通状态信号，所述第一充电晶体管的第一极连接所述第二充电晶体管的第二极，所述第二充电晶体管的第二极连接地；

所述第二充电晶体管的控制极和第一极连接所述电容的第一端。

可选的，所述第一充电单元还包括第一指定晶体管，第一指定晶体管第一极和第二极之间的最低耐压高于任意之一充电晶体管第一极和第二极之间的最高耐压；

所述第一指定晶体管的控制极连接所述电容的第一端，所述第一指定晶体管的第一极连接所述第一充电晶体管的第一极，所述第一指定晶体管的第二极连接所述第二充电晶体管的第二极。

可选的，所述第二充电单元包括第三充电晶体管、第四充电晶体管和第五充电晶体管，

所述第三充电晶体管的控制极连接所述参考电压运放的输出端，所述第三充电晶体管的第一极连接所述第四充电晶体管的控制极和所述第四充电晶体管的第一极，所述第三充电晶体管的第二极连接外部电阻；

所述第四充电晶体管的第二极连接所述第一电源，所述第四充电晶体管的控制极连接所述第五充电晶体管的控制极；

所述第五充电晶体管的第一极连接所述电容的第一端，所述第五充电晶体管的第二极连接所述第一电源。

可选的，所述第二充电单元还包括第六充电晶体管；

所述第六充电晶体管的控制极连接所述第四充电晶体管的控制极，所述第六充电晶体管的第一极连接所述第一电源。

可选的，所述第二充电单元还包括第二指定晶体管，所述第二指定晶体管第一极和第二极之间的最低耐压高于任意之一充电晶体管第一极和第二极之间的最高耐压；

所述第二指定晶体管的控制极连接所述第三充电晶体管的控制极，所述第二指定晶体管的第一极连接所述外部电阻，所述第二指定晶体管的第二极连接所述第三充电晶体管的第二极。

可选的，所述驱动器控制电路还包括第一电流源，

所述第一电流源的第一端连接所述参考电压运放的第二输入端，所述第一电流源的第二端连接地。

可选的，所述晶体管模块包括第七晶体管和第三指定晶体管，所述第三指定晶体管第一极和第二极之间的最低耐压高于任意之一充电晶体管第一极和第二极之间的最高耐压；

所述第七晶体管的控制极连接所述参考电压运放的输出端，所述第七晶体管的第一极连接所述第一电源，所述第七晶体管的第二极连接所述第三指定晶体管的第二极；

所述第三指定晶体管的控制极连接所述参考电压运放的输出端，所述第三指定晶体管的第一极连接所述参考电压运放的第二输入端。

可选的，所述比较模块包括比较器，所述比较器的第一输入端连接所述参考电压运放的输出端，所述电压比较器的第二输入端连接所述充电模块，所述比较器的输出端直接或间接连接所述所述当前待导通开关。

可选的，所述驱动器控制电路还包括偏置模块，所述偏置模块的第一端连接所述充电模块和所述偏置模块的第二端连接所述比较模块；

所述偏置模块用于根据所述充电模块对所述电容充电的充电速度，调整所述比较模块的延迟时间。

可选的，所述偏置模块包括第一偏置晶体管、第二偏置晶体管、第二电流源；

所述第一偏置晶体管的第一极和控制极连接所述充电模块，所述第一偏置晶体管的控制极连接所述第二偏置晶体管的控制极，所述第一偏置晶体管的第二极连接地；

所述第二偏置晶体管的第一极连接所述比较模块，所述第二偏置晶体管的第二极连接地；

所述第二电流源的两端分别连接所述比较模块的第三输入端和地。

根据本发明的第二方面，提供了一种驱动器，包括第一驱动器控制电路，第二驱动器控制电路、第一开关和第二开关，所述第一驱动器控制电路与所述第二驱动器控制电路均为本发明第一方面及其可选方案涉及的能够形成死区时间的驱动器控制电路；

所述第一驱动器控制电路中充电模块的第三输入端接入所述第一开关的导通状态信号；

所述第一驱动器控制电路中的比较模块的输出端直接或间接连接所述第二开关的控制极，以根据第一开关的导通状态信号直接或间接控制所述第二开关导通，以输出用于控制所述第二开关导通的第一控制信号；

所述第二驱动器控制电路中充电模块的第三输入端接入第二开关的导通状态信号；

所述第二驱动器控制电路中的比较模块的输出端直接或间接连接所述第一开关的控制极，以输出用于控制所述第一开关导通的第二控制信号；

在所述第一开关关断后，所述第一开关为所述当前关断开关，所述第二开关为所述当前待导通开关；在所述第二开关关断后，所述第二开关为所述当前关断开关，所述第一开关为所述当前待待通开关；

所述第二开关的第一极连接第二电源，所述第二开关的第二极连接所述第一开关的第一极；所述第一开关的第二极连接地。

可选的，所述驱动器还包括第一逻辑电路、第二逻辑电路；

所述第一逻辑电路的第一输入端连接所述第一驱动器控制电路的输出端，所述第一逻辑电路的第二输入端连接第二开关的导通状态信号，所述第一逻辑电路的输出端直接或间接连接所述第二开关，以根据所述第二开关的导通状态信号和所述第一控制信号，控制所述第二开关导通；

所述第二逻辑电路的第一输入端连接所述第二驱动器控制电路的输出端，所述第二逻辑电路的第二输入端连接第一开关的导通状态信号，所述逻辑电路的输出端直接或间接连接所述第一开关，以根据所述第一开关的导通状态信号和所述第二控制信号，控制所述第一开关导通。

可选的，所述第一逻辑电路包括第一非门和第一与门，所述第二逻辑电路包括第二非门和第二与门；

所述第一非门的输入端连接所述第一驱动器控制电路的比较模块的输出端，所述第一非门的输出端连接所述第一与门的第一输入端，以将所述第一控制信号进行翻转后反馈至所述第一与门的第一输入端；

所述第一与门的第二输入端接入所述第二开关的导通状态信号，所述第一与门的输出端连接直接或间接连接所述第二开关的控制极，以输出用于控制第二开关导通的逻辑信号；

所述第二非门连接所述第二驱动器控制电路的比较模块的输出端，所述第二非门的输出端连接所述第二与门的第一输入端，以将所述第二控制信号进行翻转后反馈至所述第二与门的第一输入端；

所述第二与门的第二输入端接入所述第一开关的导通状态信号，所述第二与门的输出端连接直接或间接连接所述第一开关的控制极，以输出用于控制第一开关导通的逻辑信号。

本发明提供的能够形成死区时间的驱动器控制电路和驱动器，其中的充电模块独立于参考电压运放的反馈回路，使得参考电压运放的反馈回路的稳定性更高，进而，对于驱动器的控制更加精确。

本发明的可选方案中，采用栅氧电容，减小了片上集成电容的工艺偏差而造成的，对两个开关的控制偏差。

本发明的可选方案中，增加偏置模块，使得比较模块的延迟时间与充电模块的充电时间相匹配，例如，外部电阻的阻值大时，充电模块对电容的充电速度更快，进而偏置模块可以根据电容充电速度，缩短比较模块的延迟时间。

本发明的可选方案中，采用多个高压晶体管，为外部电阻的阻值提供更大的范围，同时也可以阻止晶体管反向导通，对电路产生不利影响。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例中驱动器控制电路的结构示意图一；

图2是本发明一实施例中驱动器控制电路的结构示意图二；

图3是本发明一实施例中驱动器控制电路的电路示意图一；

图4是本发明一实施例中驱动器控制电路的电路示意图二；

图5是本发明一实施例中驱动器控制电路的电路示意图三；

图6是本发明一实施例中驱动器控制电路的电路示意图四；

图7是本发明一实施例中驱动器控制电路的电路示意图五；

图8是本发明一实施例中驱动器控制电路的结构示意图三；

图9是本发明一实施例中驱动器控制电路的信号波形图一；

图10是本发明一实施例中驱动器控制电路的信号波形图二；

图11是本发明一实施例中驱动器控制电路的电路示意图六；

图12是本发明一实施例中驱动器的结构示意图一；

图13是本发明一实施例中驱动器的结构示意图二；

图14是本发明一实施例中驱动器的结构示意图三；

图15是本发明一实施例中驱动器的信号波形图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

请参考图1，能够形成死区时间的驱动器控制电路11，包括：参考电压运放U1、晶体管模块111、充电模块112、比较模块113以及电容Cramp；

所述参考电压运放U1的第一输入端接入原始参考电压Vr，所述参考电压运放U1的输出端连接所述晶体管模块111的控制端，所述晶体管模块111的第一端连接第一电源Vcc，所述晶体管模块111的第二端连接所述参考电压运放U1的第二输入端；

所述参考电压运放U1的输出端还连接所述充电模块112的第一输入端以及所述比较模块113的第一输入端，所述参考电压运放U1用于：根据所述原始参考电压Vr产生目标参考电压Vr_ramp，将所述目标参考电压Vr_ramp反馈至所述比较模块113和所述充电模块112；

所述充电模块112的第二输入端连接所述第一电源Vcc，所述充电模块112的第三输入端接入当前关断开关的导通状态信号in，所述导通状态信号in表征了对应开关的导通状态，所述当前关断开关为驱动器中串联的两个开关中当前已关断的开关；

所述充电模块112连接所述电容Cramp的第一端，所述充电模块112用于：根据所述目标参考电压Vr_ramp和所述导通状态信号in为所述电容Cramp充电；

所述电容Cramp的第一端连接所述比较模块113的第二输入端，所述电容Cramp的第二端接地；

所述比较模块113的输出端直接或间接连接当前待导通开关，所述比较模块113用于在所述电容Cramp的电压高于所述目标参考电压Vr_ramp时，直接或间接控制所述当前待导通开关导通，以形成所述死区时间t

其中，导通状态信号in表征了驱动器中开关(第一开关或第二开关)的导通状态，具体的，导通状态信号可以为用于控制对应开关导通或关断的逻辑信号，例如可以是控制器直接或间接发送至对应开关控制极的信号，结合图14，第二开关K2的导通状态信号即为导通状态信号in2，第一开关K2的导通状态信号即为导通状态信号in1。

一种举例中，充电模块112为电容Cramp充电的具体工作过程为：

当接入充电模块112的导通状态信号为高电平时，充电模块112根据导通状态信号为电容Cramp充电，以使得电容Cramp的电压处于基础电压VTH；

当接入充电模块112的导通状态信号为低电平时，充电模块112根据目标参考电压Vr_ramp为电容Cramp充电，以使得电容Cramp的电压到达饱和电压Vs；基础电压VTH低于目标参考电压Vr_ramp，饱和电压Vs高于目标参考电压Vr_ramp；

充电模块112根据目标参考电压Vr_ramp为电容Cramp充电的过程中，当电容Cramp的电压高于所述目标参考电压Vr_ramp时，比较模块113的输出结果就会发生反转，进而可以直接或间接控制当前待导通开关导通。

其中，充电模块独立于参考电压运放的反馈回路，使得参考电压运放的反馈回路的稳定性更高，进而，对于驱动器的控制更加精确。

请参考图2，一种实施方式中，所述充电模块112包括第一充电单元1121和第二充电单元1122；所述第一充电单元1121经所述第二充电单元1122连接至所述第一电源Vcc，所述第一充电单元1121还接入所述导通状态信号，所述第二充电单元1122还接入所述目标参考电压Vr_ramp，所述电容Cramp的第一端连接所述第一充电单元1121与所述第二充电单元1122；

所述第一充电单元1121用于：在所述当前关断开关处于导通状态时，为所述电容Cramp充电，以使得所述电容Cramp的电压处于基础电压VTH，在所述当前关断开关处于关断状态时，停止为所述电容Cramp充电；

所述第二充电单元1122用于：在所述第一充电单元1121停止为所述电容Cramp充电时，为所述电容Cramp充电，以使得所述电容Cramp的电压到达饱和电压Vs；所述基础电压VTH低于所述目标参考电压Vr_ramp，所述饱和电压Vs高于所述目标参考电压Vr_ramp。

以上可以理解为，当当前关断开关在导通状态信号控制下处于导通状态时，即使当前待导通开关的导通状态信号变更为可以控制当前待导通开关导通，由于驱动器控制电路11的工作，当前待导通开关也不会立刻导通，而是需出现一段时间的延迟，因此使得两个开关不会同时导通，进而驱动器的两路输出之间不会相互影响。

一种实施方式中，所述电容Cramp为栅氧电容，所述基础电压VTH匹配于所述栅氧电容的阈值电压。

以上实施方式中，当栅氧电容两端的电压在阈值电压以下时，栅氧电容的电容值会随着两端电压的增大而发生改变，当栅氧电容两端的电压达到阈值电压之后，其电容值几乎不变，而栅氧电容两端的电压会呈现线性变化，不会影响产生的死区时间的精度。

以上实施方式中，采用栅氧电容代替其它类型电容，减小了片上集成电容的工艺偏差而造成的，对两个开关的控制偏差。

请参考图3，一种实施方式中，所述第一充电单元1121包括第一充电晶体管M1和第二充电晶体管M2；

所述第一充电晶体管M1的控制极接入所述导通状态信号，所述第一充电晶体管M1的第一极连接所述第二充电晶体管M2的第二极，所述第二充电晶体管M2的第二极连接地；

所述第二充电晶体管M2的控制极和第一极连接所述电容Cramp的第一端。

其中的晶体管可以为NFET，即由成对的互补N沟道MOSFET，其中的晶体管也可以为PFET，即由成对的互补P沟道MOSFET，无论为NFET还是PFET，晶体管的控制极可以理解为场效应管的栅极，晶体管的第一极和第二极可以理解为场效应管的源极和漏极。

一种实施方式中，所述第一充电单元1121还包括第一指定晶体管N1，所述第一指定晶体管第一极和第二极之间的最低耐压高于以上任意之一充电晶体管第一极和第二极之间的最高耐压；

所述第一指定晶体管N1的控制极连接所述电容Cramp的第一端，所述第一指定晶体管N1的第一极连接所述第一充电晶体管M1的第一极，所述第一指定晶体管N1的第二极连接所述第二充电晶体管M2的第二极。

其中的第一指定晶体管可例如，晶体管的第一极和第二极之间的最低耐压不低于5V的高压晶体管，进而，为电路提供更大的电压变化范围，同时也可以阻止电路中的晶体管反向导通，对电路产生不利影响。

请参考图4，一种实施方式中，所述第二充电单元1122包括第三充电晶体管M3、第四充电晶体管M4和第五充电晶体管M5，

所述第三充电晶体管M3的控制极连接所述参考电压运放U1的输出端，所述第三充电晶体管M3的第一极连接所述第四充电晶体管M4的控制极和所述第四充电晶体管M4的第一极，所述第三充电晶体管M3的第二极连接外部电阻R

所述第四充电晶体管M4的第二极连接所述第一电源Vcc，所述第四充电晶体管M4的控制极连接所述第五充电晶体管M5的控制极；

所述第五充电晶体管M5的第一极连接所述电容Cramp的第一端，所述第五充电晶体管M5的第二极连接所述第一电源Vcc。

其中的外部电阻R

一种举例中，外部电阻R

一种实施方式中，所述第二充电单元1122还包括第六充电晶体管M6；

所述第六充电晶体M6的控制极连接所述第四充电晶体管M4的控制极，所述第六充电晶体管M6的第一极连接所述第一电源Vcc。

一种实施方式中，所述第二充电单元1122还包括第二指定晶体管N2，所述第二指定晶体管N2第一极和第二极之间的最低耐压高于以上任意之一充电晶体管第一极和第二极之间的最高耐压；

所述第二指定晶体管N2的控制极连接所述第三充电晶体管M3的控制极，所述第二指定晶体管N2的第一极连接所述外部电阻R

其中的第二指定晶体管可例如，晶体管的第一极和第二极之间的最低耐压不低于5V的高压晶体管。

一种举例中，第三充电晶体管M3与第二充电晶体管M2的电流放大倍数可以是相同的；另一种举例中，第三充电晶体管与第二充电晶体管的电流放大倍数可以是不相同的。

一种举例中，第四充电晶体管M4与第五充电晶体管M5和第六充电晶体管M6的电流放大倍数可以是相同的；再一举例中，第四充电晶体管M4与第五充电晶体管M5和第六充电晶体管M6的电流放大倍数可以是不相同的。

一种举例中，第三充电晶体管M3和第二充电晶体管M2均为PFET，第四充电晶体管M4、第五充电晶体管M5、第六充电晶体管M6均为NFET；再一种举例中，第三充电晶体管M3和第二充电晶体管M2均为NFET，第四充电晶体管M4、第五充电晶体管M5、第六充电晶体管M6均为PFET；可见，第三充电晶体管M3和第二充电晶体管M2与第四充电晶体管M4、第五充电晶体管M5和第六充电晶体管M6的沟道种类不同。

请参考图5，一种实施方式中，所述驱动器控制电路11还包括第一电流源I1，

所述第一电流源I1的第一端连接所述参考电压运放U1的第二输入端，所述第一电流源I1的第二端连接地。

请参考图6，一种实施方式中，所述晶体管模块111包括第七晶体管M7和第三指定晶体管N3；

所述第七晶体管M7的控制极连接所述参考电压运放U1的输出端，所述第七晶体管M7的第一极连接所述第一电源Vcc，所述第七晶体管M7的第二极连接所述第三指定晶体管N3的第二极；

所述第三指定晶体管N3的控制极连接所述参考电压运放U1的输出端，所述第三指定晶体管N3的第一极连接所述参考电压运放U1的第二输入端。

其中的第三指定晶体管可例如，晶体管的第一极和第二极之间的最低耐压不低于5V的高压晶体管，第七晶体管M7可例如，晶体管的第一极和第二极之间的最高耐压不高于5V的低压晶体管。

一种举例中，第七晶体管M7和第三指定晶体管N3均为PFET，再一种举例中，第七晶体管M7和第三指定晶体管N3均为NFET。

一种举例中，晶体管模块111不包括第三指定晶体管N3，充电模块112不包括第一指定晶体管N1和第二指定晶体管N2，可见，第一指定晶体管N1、第二指定晶体管N2和第三指定晶体管N3可以根据实际应用场景选择性地采用。

请参考图7，一种实施方式中，所述比较模块113包括比较器U2，所述比较器U2的第一输入端连接所述参考电压运放U1的输出端，所述电压比较器U2的第二输入端连接所述充电模块112，所述比较器U2的输出端直接或间接连接所述当前待导通开关。

其中，当比较器U2的两个输入端的大小关系发生转变时，比较器U2输出端不会立即发生电平改变，而是会产生一段时间的延时之后，电平才会改变。

一种举例中，可以通过为比较器U2添加偏置电流或改变偏置电流的大小，改变比较器U2的延时时间。

请参考图8，一种实施方式中，所述驱动器控制电路11还包括偏置模块114，所述偏置模块114的第一端连接所述充电模块112和所述偏置模块114的第二端连接所述比较模块113；

所述偏置模块114用于根据所述充电模块112对所述电容Cramp充电的充电速度，调整所述比较模块113的延迟时间。

下面结合图9至10，阐述一具体实施例中偏置模块114的工作原理：

图9和图10中，in1_dt对应的信号波形为比较器U2输出端的信号波形，VTH对应的值代表电容Cramp的基础电压值，Vs对应的虚线代表了电容Cramp的饱和电压的电压值，Vr_ramp对应的虚线代表了目标参考电压的电压值，in1对应的信号波形为导通状态信号。

当充电模块112中，外部电阻R

当充电模块112中，外部电阻R

请参考图11，一种实施方式中，所述偏置模块114包括第一偏置晶体管M8、第二偏置晶体管M9、第二电流源I2；

所述第一偏置晶体管M8的第一极和控制极连接所述充电模块112，所述第一偏置晶体管M8的控制极连接所述第二偏置晶体管M9的控制极，所述第一偏置晶体管M8的第二极连接地；

所述第二偏置晶体管M9的第一极连接所述比较模块113，所述第二偏置晶体管M9的第二极连接地；

所述第二电流源I2的两端分别连接所述比较模块113的第三输入端和地。

一种举例中，第一偏置晶体管M8的第一极和控制极连接第六充电晶体管M6的第二极。

一种举例中，第一偏置晶体管M8和第二偏置晶体管M9的电流放大倍数可以是相同的；再一举例中，第一偏置晶体管M8和第二偏置晶体管M9的电流放大倍数可以是不相同的。

一种举例中，第一偏置晶体管M8和第二偏置晶体管M9均为PFET，再一种举例中，第一偏置晶体管M8和第二偏置晶体管M9均为NFET。

请参考图12，驱动器，包括第一驱动器控制电路11，第二驱动器控制电路12、第一开关K1和第二开关K2，第一驱动器控制电路11，第二驱动器控制电路12均为前文所述的能够形成死区时间的驱动器控制电路；

所述第一驱动器控制电路11中充电模块的第三输入端接入第一开关的导通状态信号in1；

所述第一驱动器控制电路11中的比较模块的输出端直接或间接连接所述第二开关K2的控制极，以输出用于控制所述第二开关K2导通的第一控制信号in1；

所述第二驱动器控制电路12中充电模块的第三输入端接入第二开关的导通状态信号in2；

所述第二驱动器控制电路12中的比较模块的输出端直接或间接连接所述第一开关K1的控制极，以输出用于控制所述第一开关K1导通的第二控制信号；

在所述第一开关K1关断后，所述第一开关K1为所述当前关断开关，所述第二开关K2为所述当前待导通开关；在所述第二开关K2关断后，所述第二开关K2为所述当前关断开关，所述第一开关K1为所述当前待导通开关；

所述第二开关K2的第一极连接第二电源，所述第二开关K2的第二极连接所述第一开关K1的第一极；所述第一开关K1的第二极连接地。

第一驱动器控制电路11和第二驱动器控制电路12保证第一开关K1和第二开关K2不会同时导通，且不同时导通的间隔时间大于上述死区时间。

请参考图13，一种实施方式中，所述驱动器还包括第一逻辑电路13、第二逻辑电路14；

所述第一逻辑电路13的第一输入端连接所述第一驱动器控制电路11的输出端，所述第一逻辑电路13的第二输入端连接第二开关的导通状态信号in2，所述第一逻辑电路13的输出端直接或间接连接所述第二开关K2，以根据所述第二开关的导通状态信号in2和所述第一控制信号in1_dt，控制所述第二开关K2导通；

所述第二逻辑电路14的第一输入端连接所述第二驱动器控制电路12的输出端，所述第二逻辑电路14的第二输入端连接第一开关的导通状态信号in1，所述逻辑电路14的输出端直接或间接连接所述第一开关K1，以根据第一开关的导通状态信号in1和所述第二控制信号in2_dt，控制所述第一开关K1导通。

一种举例中，驱动器还包括第一放大器U3和第二放大器U4，第一驱动器U3的输入端连接第一逻辑电路13的输出端，以将第一逻辑电路13输出的信号out1进行放大，以驱动第二开关K2导通；

第二驱动器U4的输入端连接第二逻辑电路14的输出端，以将第二逻辑电路14输出的信号out2进行放大，以驱动第一开关K1导通。

请参考图14，一种实施方式中，第一逻辑电路13包括第一非门U5和第一与门U6，第二逻辑电路均包括第二非门U7和第二与门U8；

第一非门U5的输入端连接第一驱动器控制电路11中比较模块的输出端，所述第一非门U5的输出端连接所述第一与门U6的第一输入端，以将第一驱动器控制电路11输出的第一控制信号in1_dt进行翻转后反馈至第一与门U6的第一输入端；

第一与门U6的第二输入端接入第二开关的导通状态信号in2，所述第一与门的输出端连接直接或间接连接所述第二开关的控制极，以输出用于控制第二开关导通的逻辑信号out2；

第二非门U7连接第二驱动器控制电路12中比较模块的输出端，所述第二非门U7的输出端连接所述第二与门U8的第一输入端，以将第二驱动器控制电路12输出的第二控制信号in2_dt进行翻转后反馈至第二与门U8的第一输入端；

第二与门U8的第二输入端接入第一开关的导通状态信号in1，所述第二与门U8的输出端连接直接或间接连接所述第一开关K1的控制极，以输出用于控制第一开关导通的逻辑信号out1。

请参考图15，为本发明一实施例中，驱动器的几个关键位置输出的信号波形。

其中in1对应的信号波形为第一开关的导通状态信号的波形，in2对应的信号波形为第二开关的导通状态信号的波形；

in1_dt对应的信号波形为第一驱动器控制电路11的比较模块输出的第一控制信号的波形，in2_dt对应的信号波形为第二驱动器控制电路12的比较模块输出的第二控制信号的波形,；

out1对应的信号波形为第一逻辑电路13输出的，可以控制第二开关K2导通的信号波形；out2对应的信号波形为第二逻辑电路14输出的，可以控制第一开关K1导通的信号波形。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。