焊盘上化学镀方法、半导体器件及其制造方法

技术领域

本发明涉及集成电路制造与封装技术领域，特别涉及一种焊盘上化学镀方法、半导体器件及其制造方法。

背景技术

随着集成电路制造与封装技术的发展，半导体器件（或者说半导体芯片、半导体模组）趋向于更小、更薄、更轻及更优的性能特性发展，半导体器件上的焊盘（例如是互连结构中的顶层互连结构，与互连结构电性连接的再布线结构，或者，与互连结构电性连接的铝焊盘或铜焊盘等）与相应的外部结构（可以是基板或者引线框架等）通过焊料焊接（也可以称为键合）在一起后的接触可靠性也变得更加重要。

目前，一种焊盘上化学镀方法通常包括：首先，通过集成电路制造的前段制程和相应的后段制程，在晶圆级衬底上形成相应的前端结构、互连结构以及焊盘（可以是互连结构中的顶层互连结构、与互连结构电性连接的再布线结构、与互连结构电性连接的铝焊盘或铜焊盘等），之后，晶粒切割，并通过引线焊接（也可以称为引线键合，通常使用铜线、铝线或者金线等导线）或者贴片焊接（也可以称为贴片键合，通常使用铜片等）等封装工艺，对晶粒进行封装作业，将其封装到相应的基板或者引线框架上。

为了优化封装的性能，均会在引线焊接或者贴片焊接之前，先在焊盘的暴露顶面上进行镍（Ni）-钯（Pd）-金(Au)化学镀工艺，该工艺具体过程，如图1所示，包括：先在焊盘100及其外围的结构（未图示）的顶面上形成钝化层101；然后在焊盘100上的钝化层101内形成一个尺寸较大的接触孔101a；接着将器件依次进入到含Ni的溶液、含Pd的溶液以及含Au的溶液中，以通过相应的置换反应，来透过接触孔101a在暴露出的焊盘100的暴露顶面上依次化学镀Ni层102a、Pd层102b以及Au层102c，以形成用于焊接或用于接线的金属化镀层102。

上述的Ni-Pd-Au化学镀工艺中，Au层102c的形成，需要Au溶剂通过透过Pd层102b的微观小孔（weak point）与Ni层102a中的Ni发生置换反应，但是由于Pd层102b的化学特性导致接触孔101a边缘处的Pd层102b的微观小孔（weak point）远远多于其他区域，因此导致Au与Ni的置换反应集中发生在接触孔101a边缘处，进而造成接触孔101a边缘处Ni层102a被腐蚀，形成空洞（Ni void）缺陷102’。且当焊盘100的暴露顶面的周长面积比小于2/毫米时，该空洞（Ni void）缺陷102’会严重影响焊盘100上后续焊接的可靠性。

现有技术中，通常通过调整置换Au的时间来改善Ni void问题，但是这种方法有如下缺点：

1、减少置换Au的时间，会导致形成的Au层102c的质量很差，甚至在焊盘101的暴露顶面上，有些地方的Au层102c厚度偏薄甚至完全没有，Au层102c的厚度均匀性较差（即化学镀色差较大），无法满足后续焊接要求。

2、由于置换Au的时间无法减少到0，因此无法完全消除Ni void 问题。

当然，上述问题不仅存在于焊盘上的Ni-Pd-Au化学镀工艺中，也存在于其他任意通过置换反应来形成焊盘上所需的金属化镀层的化学镀工艺中。

发明内容

本发明的目的在于提供一种焊盘上化学镀方法、半导体器件及其制造方法，能够改善焊盘上的化学镀工艺在焊盘边缘处形成的底层金属空洞问题，提高器件的可靠性。

为了实现上述目的，本发明提供一种焊盘上化学镀方法，包括：

提供一焊盘，所述焊盘的暴露顶面的周长面积比小于2/毫米，在所述焊盘上覆盖钝化层；

在所述焊盘的暴露顶面的正上方的所述钝化层中形成多个接触孔，所述焊盘的暴露顶面的被每个所述接触孔所暴露出的部分为一个焊垫，且所有所述焊垫的顶面的周长总和与面积总和之比大于2/毫米；

通过化学镀工艺在各个所述接触孔中依次形成第一金属层、金属阻挡层和第二金属层，以在各个所述接触孔中形成与所述焊垫电性接触的金属化镀层，且多个或者所有的所述接触孔中的所述金属化镀层共同用于将所述焊盘与一导电件电性连接。

基于同一发明构思，本发明还提供一种半导体器件的制造方法，其包括：

提供具有焊盘的衬底，所述焊盘的暴露顶面被暴露在外，且所述焊盘的暴露顶面的周长面积比小于2/毫米；

采用本发明所述的焊盘上化学镀方法，在所述焊盘的暴露顶面上形成相应的钝化层和金属化镀层；

提供固体焊料片，所述固体焊料片覆盖所述焊盘的暴露顶面的正上方的多个或者所有的接触孔以及相邻接触孔之间的钝化层；

对所述固体焊料片进行回流焊处理，使所述固体焊料片熔化，并回流至相应的接触孔中，以形成焊料层，其中，多个或者所有的所述接触孔中的所述焊料层共同用于将所述焊盘与所述衬底外部的一导电件电性连接。

基于同一发明构思，本发明还提供一种半导体器件，其包括：

具有焊盘的衬底，所述焊盘的暴露顶面被所述衬底暴露在外，且所述焊盘的暴露顶面的周长面积比小于2/毫米；

钝化层，覆盖在所述衬底和所述焊盘上，在所述焊盘正上方上的所述钝化层中形成有多个接触孔，所述焊盘被每个所述接触孔所暴露出的部分为一个焊垫，且所有所述焊垫的顶面的周长总和与面积总和之比大于2/毫米；

金属化镀层，形成在各个所述接触孔中并与所述焊垫电性接触，且所述金属化镀层包括分别通过化学镀工艺形成且依次堆叠的第一金属层、金属阻挡层和第二金属层，且多个或者所有的所述接触孔中的所述金属化镀层共同用于将所述焊盘与一导电件电性连接。

与现有技术相比，本发明的技术方案，至少具有以下有益效果之一：

1、将焊盘的面积较大且周长面积比小于2/毫米的暴露顶面通过钝化层的覆盖和接触孔开孔，划分成多个面积较小的焊垫, 所有焊垫的顶面的周长总和与面积总和之比大于2/毫米，由此，在焊盘上化学镀金属化镀层的过程中，能减少化学镀第二金属层时对焊盘边缘处的第一金属层（即底层金属）的腐蚀量，解决化学镀工艺中形成的底层金属空洞的问题。

2、由于暴露顶面面积较大且周长面积比小于2/毫米的焊盘被定义成多个面积较小的焊垫，可以使得焊盘和导电件之间的固体焊料片在回流处理后形成的焊料层的弧形顶面的高度降低，因此相比在大面积的焊盘上对固体焊料片进行回流时，能够形成膜厚均匀性更高的焊料层（即焊料层分布更均匀），进而更有利于提升后续封装工艺的稳定性和可靠性。

3、无需减少第二金属层（例如金Au）的化学镀工艺时间，形成的第二金属层的厚度均匀性好，焊盘焊接可靠性高。

附图说明

图1是现有技术中一种焊盘上化学镀方法中的器件结构剖视示意图。

图2是本发明一实施例的焊盘上化学镀方法的流程图。

图3至图7是本发明一实施例的焊盘上化学镀方法中的器件结构俯视示意图和剖视示意图。

图8至图9是本发明其他实施例的焊盘上化学镀方法中的器件结构俯视示意图和剖视示意图。

图10至图12是本发明具体实施例的半导体器件的制造方法中的器件结构剖视示意图。

图13是一种应用本发明的焊盘上化学镀方法或者半导体器件的制造方法形成的IGBT功率器件的剖视结构示意图。

图14是本发明一实施例的焊盘的俯视结构示意图。

图15是本发明与现有技术的焊盘上化学镀方法的效果对比图。

具体实施方式

以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

请参考图2，本发明一实施例提供一种焊盘上化学镀方法，其包括以下步骤：

S11，提供一焊盘，所述焊盘的暴露顶面的周长面积比小于2/毫米，在所述焊盘上覆盖钝化层；

S12，在所述焊盘的暴露顶面的正上方的所述钝化层中形成多个接触孔，所述焊盘被每个所述接触孔所暴露出的部分为一个焊垫，且所有所述焊垫的顶面的周长总和与面积总和之比大于2/毫米；

S13，通过化学镀工艺在各个所述接触孔中依次形成第一金属层、金属阻挡层和第二金属层，以在各个所述接触孔中形成与所述焊垫电性接触的金属化镀层，且多个或者所有的所述接触孔中的所述金属化镀层共同用于将所述焊盘与一导电件电性连接。

以下结合附图3至图7对本实施例提出的技术方案作进一步详细说明。其中，图3是执行步骤S11时的器件俯视结构示意图，图4是沿图3中的XX’线的器件剖面结构示意图，图5是执行步骤S12时的器件俯视结构示意图，图6是沿图5中的XX’线的器件剖面结构示意图，图7是执行步骤S13之后的沿图5中的XX’线的器件剖面结构示意图。

请参考图3和图4，在步骤S11中，提供一衬底200，所述衬底200可以是经过集成电路制造工艺的前段制程（FEOL）和部分后段制程加工后的衬底，前段制程主要目的是实现元器件的制造，其主要工艺流程包括氧化、离子注入、光刻、气相淀积、热处理等相关工艺流程，后段制程的主要目的是形成能把电信号传输到各个器件的金属导电结构，包括接触插塞、铜互连结构、再布线等工艺。

本实施例中，衬底200可以是晶圆级衬底，其可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)。衬底200中可以形成有以下元器件，例如NMOS和/或PMOS、电阻、二极管、电感、电容等。还可以形成有与元器件电连接的接触插塞、铜互连结构、再布线结构等，等等。此外，衬底200中还可以形成有器件隔离结构以及用于实现相应的金属导电结构之间的绝缘隔离的层间介质层，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。

本实施例中，衬底200中形成有焊盘201，焊盘201的部分顶面或者全部顶面被衬底200暴露在外，且焊盘201顶面被衬底200暴露在外的部分称为焊盘201的暴露顶面（即图3中网格填充区域所示），焊盘201的暴露顶面的周长面积比小于2/毫米。焊盘201可以是接触插塞、铜互连结构中的顶层互连线、与铜互连结构中的顶层互连线电性连接的再布线层或者与接触插塞的顶部电性接触的焊盘，等等。焊盘201的材质可以包括铝、铜、钴、镍、钨、铂、银、钛、钽、硅中的至少一种。作为一种示例，焊盘201为IGBT功率器件的发射极焊盘，其可以是铜焊盘或者铝焊盘或者铜铝合金焊盘。

请参考图5和图6，在步骤S12中，通过涂覆或者沉积工艺，在衬底200和焊盘201上覆盖钝化层202，并对钝化层202进行光刻和刻蚀，以在焊盘201的暴露顶面的正上方形成能够暴露出焊盘201顶面的多个接触孔202a。此时，焊盘201的暴露顶面被每个接触孔202暴露出的部分为一个焊垫201’，由此一个焊盘201被钝化层202中的所有接触孔202a划分成多个小面积的焊垫201’。

其中，所述钝化层202的材质包括TEOS(正硅酸乙酯)、氧化硅、氮化硅、氮氧化硅或者有机介质材料中的至少一种，有机介质材料包括聚酰胺（Polyamide，PA）、聚酰亚胺(Polyimide，PI)等。优选为聚酰亚胺或聚酰胺或者两者的层叠，以利用其良好的耐高温特性、机械性能、电学性能以及化学稳定性，来减少各种自然环境对衬底200造成的损害，从而提高半导体器件的可靠性和稳定性。

各个接触孔202a的形状可以是本领域技术人员所熟知的任意合适的规则形状或者不规则形状，可以是均匀分布的，也可以是不均匀分布的，只要满足以下条件即可：所有所述焊垫201’的顶面的周长总和与面积总和之比大于2/毫米。例如接触孔202a可以是正方形、长方形、圆形、环形、十字形、T字形等等，对应的焊垫201’ 是正方形、长方形、圆形、环形、十字形、T字形等等。本实施例中，所有接触孔202a的形状和尺寸均相同，且呈网格状均匀分布，即所有焊垫201’ 的形状和尺寸均相同，且呈网格状均匀分布。

在图5中，定义一个焊垫201’的顶面（即接触孔202a的底面）的周长为L0，面积为S0，焊盘201的暴露顶面的周长为L，面积为S，所有焊垫201’的顶面的周长总和与面积总和之比q0=9*L0/(9*S0)= L0/S0，焊盘201的暴露顶面的周长面积比q= L/S<2/毫米。显然，当焊垫201’与焊盘201均为矩形且各个焊垫201’相同时，只要各个焊垫201’的顶面的周长面积比L0/S0均大于>2/毫米，即可在一定程度上改善Ni void问题。此外，当各个焊垫201’的顶面的形状与焊盘201的暴露顶面的形状相似时，焊垫201’的顶面的边长越小，所有焊垫201’的周长总和与面积总和之比就越大。

较佳地，当所有焊垫201’的周长总和与面积总和之比大于2.5/毫米时，例如大于2.7 /毫米，基本无Ni void问题。

在本发明的其他实施例中，各个接触孔202a的尺寸可以相同，也可以不同。例如，请参考图9，所有接触孔202a的尺寸不同，且位于最中心的接触孔202a的开口形状与焊盘201的形状相同，其他接触孔202a均为环形孔，依次环绕在最中心的接触孔202a的外围，同样也能满足 “所有所述焊垫201’的顶面的周长总和与面积总和之比大于2/毫米”的条件。

请参考图5，本实施例中，在所述焊盘201的暴露顶面的正上方的所述钝化层202中形成的所有接触孔202a中，各个所述接触孔202a在周向上被所述钝化层202全面包围，以使得任意两个所述接触孔202a在周向上不连通，此时钝化层202作为相邻接触孔202a之间的介质间隔墙，完全隔断两个接触孔202a。但是本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，可以至少有两个相邻的所述接触孔202a在周向上被所述钝化层202部分包围，以使得两个相邻的所述接触孔202a在所述钝化层202被打开的位置处连通，如图8所示，由此，可以进一步增大所有焊垫201’的面积总和，以增大焊盘201与后续导电件接触的总面积，进一步增强两者连接的机械性能和电学可靠性。此时钝化层202在某些相邻的接触孔202a之间呈现为被部分打通的隔断，能够使得金属化镀层203在相邻接触孔202a之间连为一体。

请参考图7，在步骤S13中，通过化学镀工艺，依次在各个接触孔202a中形成第一金属层203a、金属阻挡层203b和第二金属层203c，以在各个所述接触孔202a中形成与所述焊垫201’电性接触的金属化镀层203。其中，多个或者所有的所述接触孔202a中的所述金属化镀层203共同用于将所述焊盘201与一导电件（如图12中的205所示）电性连接。所述导电件可以为半导体衬底、引线、引线框架或者金属片等等。

本实施例中，化学镀工艺可以是本领域技术人员所熟知的任意合适的在焊盘上形成三层以上金属层的化学镀工艺。作为一种示例，所述化学镀工艺为镍（Ni）-钯（Pd）-金（Au）化学镀工艺，其中，第一金属层203a含Ni，第二金属层203c含Au，金属阻挡层203b含Pd。

金属化镀层203一方面能够有效保护焊垫201’，使焊盘在与导电件接合（即键合或者焊接）时不容易发生凹陷变形、飞溅等问题，另一方面能够增加焊盘与焊料层204’之间的黏附性，避免焊盘界面出现断裂的问题，此外，金属化镀层203还能降低后续超声回流焊等回流焊工艺的操作难度。第一金属层203a能够阻挡焊垫201’的顶面被氧化，并提高刚性较低的焊接表面；金属阻挡层203b能够阻挡第一金属层203a中的金属的扩散和迁移，同时阻挡形成第二金属层203c时的化学镀溶液与第一金属层接触，避免对第一金属层203a造成腐蚀，且金属阻挡层203b和第一金属层203a的组合能够提高焊点的可靠性。第二金属层203c能够提供稳定、平整、耐磨、可焊接的惰性表面。

由于所有焊垫201’综合后的周长面积比相对焊盘201的暴露顶面的周长面积比增大，且每个焊垫201’的顶面的面积相对焊盘201的暴露顶面的面积减小，所以膜层表面张力和界面材质对第一金属层203a、金属阻挡层203b和第二金属层203c的覆盖性能影响降低，使得三层膜在接触孔202a中的膜厚均匀性均得到提高，继而使得金属阻挡层203b在接触孔202a边缘处的微孔数量被大大减小，由此减少了第二金属层203c中的金属与第一金属层203a中的金属的置换反应发生在接触孔202a边缘处的程度，继而避免了在接触孔202a边缘处形成空洞缺陷的问题。

下面以焊盘上Ni-Pd-Au化学镀方法为例，来更直观地说明本发明的焊盘上化学镀方法，相对现有技术的焊盘上化学镀方法的改进效果。具体地，请参考图15，图15为在其他工艺条件均相同的情况下，现有技术和本发明的焊盘上Ni-Pd-Au化学镀方法形成膜层的透射电镜图。其中，现有技术的焊盘上Ni-Pd-Au化学镀方法，直接在大尺寸的AlCu焊盘上依次进行Ni、Pd、Au化学镀，该方法会在AlCu焊盘边缘处的Ni层中形成很严重的Ni void问题。而本发明的焊盘上Ni-Pd-Au化学镀方法，先利用钝化层将大尺寸的AlCu焊盘划分成若干小尺寸的小AlCu焊盘，且所有的小AlCu焊盘的周长总和与面积总和的比值大于大尺寸的AlCu焊盘的周长面积比，然后在所有的小AlCu焊盘上依次进行Ni、Pd、Au化学镀，该方法不会在各个小AlCu焊盘边缘处的Ni层中形成很严重的Ni void问题，由此改善甚至消除了Ni void问题。其中，Au层的厚度可以达到10纳米~15纳米，且厚度均匀，大大提高了后续焊接的可靠性。

本发明的焊盘上化学镀方法，适用于任一需要在焊盘上进行多层金属膜层化学镀的半导体器件的制造，例如IGBT功率器件的制造，尤其是适用于改进其发射极焊盘上进行镍钯金化学镀的工艺。

基于此，本发明一实施例还提供一种半导体器件的制造方法，其包括以下步骤：

首先，请参考图3和图4，提供具有焊盘201的衬底200，所述焊盘201暴露顶面被暴露在外，且所述焊盘201暴露顶面的周长面积比小于2/毫米。具体过程可以参考上文中对步骤S11的描述，在此不再赘述。

接着，请参考图5至图9，采用上述的焊盘上化学镀方法（即步骤S11~S13），在所述焊盘201的暴露顶面的正上方上形成钝化层202和金属化镀层203，其中钝化层202还覆盖在焊盘201外围的衬底200的顶面上；

之后，请参考图10，提供固体焊料片204，所述固体焊料片204覆盖所述焊盘201的暴露顶面的正上方的多个或者所有的接触孔202a以及相邻接触孔202a之间的钝化层202，固体焊料片204的材质可以包括锡、银、金等中的至少一种。

接着，请参考图11，对所述固体焊料片204进行回流焊处理，使所述固体焊料片204熔化，并回流至相应的接触孔202a中，以形成焊料层204’，其中，熔化的焊料为半液体状，顶面在表面张力的作用下形成为球状，即焊料层204’的顶面呈球状；

之后，请参考图12，提供一导电件205，并通过压接或者贴片的方式，将所述导电件205的至少部分覆盖在多个或者所有的所述接触孔202a上，并使得所述导电件205通过多个或者所有的所述接触孔202a中的焊料层204’和金属化镀层203与所述焊盘201接合（也可以称为焊接或键合）在一起。即此时，多个或者所有的所述接触孔202a中的所述焊料层204’共同用于将所述焊盘201与所述衬底200外部的导电件205电性连接。

本发明的焊盘上化学镀方法或半导体器件的制造方法可以应用于IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）功率器件等各种半导体器件的制造。

由于IGBT功率器件通常要求有较大的电压 /电流能力，因此其发射极焊盘的尺寸普遍较大（即面积相对集电极、基极等焊盘较大），例如，对于一些车载 IGBT功率器件来说，其发射极焊盘（E PAD）的尺寸甚至可以达到器件芯片尺寸的70%。而且IGBT功率器件的发射焊盘（E PAD）的设计，通常采用图3所述的单焊盘形式或者如图14所示的双焊盘形式，且其发射极焊盘的暴露顶面的周长面积比较小，一般低于2/毫米，当采用现有技术中的镍（Ni）-钯（Pd）-金(Au)化学镀工艺在发射极焊盘的暴露顶面上形成Ni层、Pd层以及Au层时，发射极焊盘的暴露顶面上充分置换Au所需的反应时间相对其他焊盘更长，因而导致发射极焊盘的暴露顶面边缘上形成的Ni void 问题更严重。而当采用本发明的焊盘上化学镀方法或半导体器件的制造方法后，将单个或者两个大尺寸的发射极焊盘划分成多个小尺寸且周长面积比增大的小焊垫，使得在进行Ni-Pd-Au化学镀时，Pd 层整体上的微观小孔（weak point）相对增多，各个小焊垫边缘均会发生Ni-Au置换反应，且在各个小焊垫之间的负载效应（loading effect ）的影响下，Pd 层整体上的微观小孔的分布密度相对均匀，每个小焊垫边缘处的 Ni 被腐蚀的量相对减少，因而从整体上可以减少了发射极焊盘的暴露顶面上充分置换 Au所需的反应时间以及Ni 腐蚀量，进而可以改善甚至完全消除发射极焊盘上Ni-Pd-Au化学镀时产生的Ni void 问题。

下面结合图2至图13，来详细说明本发明的焊盘上化学镀方法或半导体器件的制造方法，实际应用到IGBT功率器件制造工艺中时的具体过程，具体如下：

首先，执行步骤S11。具体地，先提供基底200a，在基底200a中通过半导体外延、沟槽刻蚀、栅极填充和源漏离子注入等工艺，在基底200a中形成沟槽型结构200b，沟槽型结构200b可以包括覆盖在沟槽内表面上的栅氧化层和填充在沟槽中的多晶硅栅（未图示），或者可以包括填充在沟槽底部的屏蔽栅以及填充在沟槽顶部的多晶硅栅等结构。然后，在基底200a和沟槽型结构200b结构上覆盖层间介质层200c，并通过接触孔刻蚀和填充工艺，在层间介质层200c中形成接触插塞200d。之后，通过金属沉积、光刻和刻蚀工艺，在层间介质层200c上形成焊盘201，焊盘201为IGBT功率器件的发射极焊盘，其可以是图14所示的分裂式焊盘，也可以是图3所示的一体式焊盘。由此形成了具有焊盘201的衬底200。该焊盘201被暴露在外的顶面为焊盘201的暴露顶面，且所述焊盘201的暴露顶面的周长面积比小于2/毫米。

接着，执行步骤S12~S13，通过钝化层202的覆盖和接触孔202a的刻蚀，将焊盘201的暴露顶面定义成多个焊垫，并通过化学镀工艺在各个接触孔202a中形成金属化镀层203，其由第一金属层203a（例如为Ni）、金属阻挡层203b（例如为钯Pd）和第二金属层203c（例如为金Au）层叠而成。所有焊垫的顶面（即顶面）的周长总和与面积总和之比可以大于2/毫米，例如大于2.5/毫米。

之后，将导电件205（可以是铜片或者铝硅铜合金片等金属片）通过贴片焊接的工艺焊接到多个或所有接触孔202a中的金属化镀层203上，此时导电件205与金属化镀层203之间形成有焊料层204’。

接着，通过贴片焊接（可以倒装焊接）等工艺，将第二衬底207通过焊料层206焊接到导电件205上。第二衬底207可以是DBC(Directed Bonding Copper，直接铜键合)衬底。DBC衬底由三层材料构成，上下两层为金属层（可以是铜层或者铜合金层），中间层是绝缘陶瓷层。

请参考图3至图14，基于同一发明构思，本发明还提供一种采用本发明的焊盘上化学镀方法或半导体器件的制造方法形成的半导体器件，其包括：具有焊盘201的衬底200，以及，通过本发明所述的焊盘上化学镀方法，形成在所述焊盘201上的钝化层202和金属化镀层203。

其中，所述焊盘201的暴露顶面被所述衬底200暴露在外，且所述焊盘201的暴露顶面的周长面积比小于2/毫米。

所述钝化层202覆盖在所述衬底200和所述焊盘201上，在所述焊盘201的暴露顶面的正上方上的所述钝化层202中形成有多个接触孔202a，所述焊盘201被每个所述接触孔202a所暴露出的部分为一个焊垫201’，且所有所述焊垫201’的顶面的周长总和与面积总和之比大于2/毫米，例如大于2.5/毫米。

所述金属化镀层203形成在各个所述接触孔202a中并与所述焊垫201’电性接触，且所述金属化镀层203包括分别通过化学镀工艺（例如镍钯金化学镀工艺）形成且依次堆叠的第一金属层203a、金属阻挡层203b和第二金属层203c，且多个或者所有的所述接触孔202a中的所述金属化镀层203共同用于将所述焊盘201与一导电件205电性连接。

本实施例的半导体器件中的具体各膜层的结构、材质等，可以参考上文所述，在此不再赘述。本实施例的半导体器件可以是IGBT功率器件，焊盘201可以是IGBT功率器件的发射极焊盘。

综上所述，本发明的焊盘上化学镀方法、半导体器件及其制造方法，将焊盘面积较大且周长面积比小于2/毫米的暴露顶面，通过钝化层的覆盖和接触孔开孔，划分成多个面积较小的焊垫, 所有焊垫的顶面的周长总和与面积总和之比大于2/毫米，由此，在焊盘上化学镀金属化镀层的过程中，能减少化学镀第二金属层时对焊盘边缘处的第一金属层（即底层金属）的腐蚀量，解决化学镀工艺中形成的底层金属空洞的问题。且由于暴露顶面的面积较大的焊盘被定义成多个面积较小的焊垫，可以使得焊盘和导电件之间的固体焊料片在回流处理后形成的焊料层的弧形顶面的高度降低，因此相比在大面积的焊盘上对固体焊料片进行回流时，能够形成膜厚均匀性更高的焊料层（即焊料层分布更均匀），进而更有利于提升后续封装工艺的稳定性和可靠性。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的范围。