一种探测器的集成结构及集成方法

技术领域

本发明涉及半导体生产工艺领域，特别涉及一种探测器的集成结构及集成方法。

背景技术

光电集成可同时结合光子和电子电路的优势，打破传统微电子领域功耗以及信息传输的限制，促进信息产业的发展。光电集成方案中，硅基单片光电集成(光电集成芯片)具备可在同一衬底实现大部分光子器件(包括激光器、光电二极管、探测器等)和电子器件(包括放大器、信号调节器、读出电路等)集成、与传统微电子制造工艺兼容、可进行大规模量产的优势，具有良好的研究与应用前景。

现有技术中对光子器件和电子器件的集成工艺为：利用不同的衬底材料分别制备光子器件和电子器件，然后对这些分立的光子器件和电子器件进行集成来实现光电转换；这种方法工艺步骤复杂、耗时较长且集成度较低，还无法精确对准。

发明内容

本发明的主要目的在于提供一种探测器的集成方法，该方法是将未制作出探测器结构的衬底键合在电子电路结构衬底中，再制作探测器结构，这样简化了集成流程，提高了集成度，还解决了无法精确对准的问题。

为了实现以上目的，本发明提供了以下技术方案。

一种探测器的集成方法，包括：

在第一衬底上制作电子电路结构，然后在所述电子电路结构的表面形成第一介质层，获得衬底A；

在第二衬底的表面由下至上依次形成锗缓冲层、堆叠本征层、P型掺杂锗层、第二介质层，获得衬底B；其中，所述堆叠本征层是由Ge

以所述第一介质层和所述第二介质层为键合面，将所述衬底A和所述衬底B键合；

在所述键合后去除第二衬底、锗缓冲层，然后在所述堆叠本征层的表面形成N型掺杂锗层，再制作探测器结构；

将所述电子电路结构和所述探测器结构互连。

与现有技术相比，本发明达到了以下技术效果。

(1)本发明将还未制作出探测器结构的衬底键合在电子电路结构衬底中，一方面简化了集成流程，提高了集成度，有利于降低系统尺寸、提高系统性能(减小了互连线长度)等；另一方面是集成后再制作光子器件，绕过了精确对准的问题。综上，本发明与现有技术的主要区别是先集成衬底后制作探测器结构，因此本发明在集成度、效率、精准度等方面有突出优势。

(2)本征层采用Ge

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。

图1为本发明提供的一种探测器集成结构的示意图；

图2至图7为实施例1提供的探测器集成方法中各步骤得到的结构示意图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

如图1所示的探测器集成器件，其包括读出电路结构1和探测器结构3两个主要功能部分，以及分隔两个功能部分之间的介质2。该介质可以是氧化硅或k大于氧化硅的高k介质材料，例如金属氧化物或氮化物(Si

图1所示的光电集成器件有很多种集成方法，例如先制备分立器件然后集成，但由于这种方法存在背景技术指出的诸多问题，因此本发明提出一种先集成后制作光子器件的方法，基本流程如下：

制作衬底A：在第一衬底上制作读出电路结构，然后在所述读出电路结构的表面形成第一介质层，获得衬底A；

制作衬底B：在第二衬底的表面由下至上依次形成锗缓冲层、堆叠本征层、P型掺杂锗层、第二介质层，获得衬底B；其中，所述堆叠本征层是由Ge

键合：以所述第一介质层和所述第二介质层为键合面，将所述衬底A和所述衬底B键合；

去除牺牲层：去除第二衬底、锗缓冲层，使堆叠本征层外露；

形成N层：在所述堆叠本征层的表面形成N型掺杂锗层；

制作探测器结构：经过上述工序形成N-I-P堆叠结构，在该堆叠结构中制作探测器结构；

互连：将所述读出电路结构和所述探测器结构互连。

这样一方面简化了集成流程，提高了集成度，例如集成分立器件在互连存在繁琐、集成度低等问题；另一方面是集成后再制作探测器结构，绕过了精确对准(主要指电子结构和探测器结构的对准)的问题。同时，堆叠形式的本征层中Ge

该方法适用于任意需要集成在单片硅基芯片上的垂直型(指PN结构的设置方向)光电器件，因此对读出电路结构和探测器结构无具体要求，读出电路结构可替换为其他单功能或多功能结构，例如包括放大器、信号调节器中的一种或多种集成。

上述方法所针对的第一衬底和第二衬底主要是硅基衬底，但对晶向、有无埋氧层等方面无具体要求，可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，例如绝缘体上硅(silicon-on-insulator，SOI)、体硅(bulksilicon)、锗硅等。

上述方法对第一介质层、所述第二介质层也无具体要求，对这些结构选择单层或多层复合类型也无要求。介质层主要起隔离作用，第一介质层、所述第二介质层可以采用常见的氧化硅或高k介质材料，包括但不限于氧化硅、Ta

堆叠本征层的形成方法也是任意的，包括但不限于LPCVD、RTCVD、PECVD或蒸镀、外延生长等。

形成N型掺杂锗层的方法是任意的，可以外延或者注入形成N掺杂锗。

上述方法对锗缓冲层的组成也无具体要求，只要满足缓冲减少缺陷的功能，通常采用低温锗和高温锗的复合层，或者锗硅比例渐变的锗硅层，形成方法可以是外延生长、化学沉积等手段。

上述方法对读出电路结构和所述探测器结构的互连手段无具体要求，可采用典型的硅通孔技术(TSV)实现，使集成芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小。

另外，在制作完衬底A和衬底B后可以分别进行CMP或平坦化等平滑处理，以提高键合强度。

在键合之后去除第二衬底、锗缓冲层的手段不限，可采用磨抛、湿法腐蚀、干法刻蚀、CMP中的一种或多种手段结合去除第二衬底，采用湿法腐蚀、干法刻蚀中的一种或两种手段结合去除锗缓冲层。

本发明的一个优选实施例如下。

实施例集成光电探测器

制作衬底A：

在硅衬底101上制作读出电路结构102，然后在所述读出电路结构的表面沉积氧化硅层103，进行表面平滑处理，得到如图2所示的结构。

制作衬底B：

第一步，在硅衬底201上沉积锗缓冲层202，先低温沉积锗后高温沉积锗；

第二步，在锗缓冲层202表面由下至上依次沉积Ge

键合：

以氧化硅层103和氧化铝层205为键合面，将所述衬底A和所述衬底B键合，得到如图5所示的结构。

制作探测器结构：

去除硅衬底201、锗缓冲层202，如图6所示，然后在Ge

互连：

通过TSV工艺将读出电路结构和探测器结构互连，得到如图1所示的结构(图中未示出详细的电路结构)，图中介质包括了衬底A中的氧化硅层103和衬底B中的氧化铝层205。

以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。