过零自校准电路、DC/DC转换器及电源管理芯片

技术领域

本申请涉及电源管理技术领域，特别是涉及一种过零自校准电路、DC/DC转换器及电源管理芯片。

背景技术

DC/DC（Direct current-Direct current converter，直流转直流）转换器应用于电子产品的电源管理芯片端，DC/DC转化器升压或降压的转化效率逐渐受到广泛重视，常见的DC/DC转换器往往只集成相应的功率管和控制电路，转换器上电感在DC/DC升降电压转换的过程进行充放电处理，提升转换效率，同时实现较小损耗，芯片外需要体积大的电感和电容，往往是uH（微亨）级别，会造成更高的BOM（Bill of Material，物料清单）成本，以及多余的管脚未得到合理利用，导致DC/DC转换电路在电源应用领域受限。当电感工作在DCM（DiscontinousConducion Mode，连续导通模式）或PFM（Pulse Frequency Modulation，脉冲频率调制模式）的情况下，NMOS（N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体）功率管的导通时间不变，电流过零点，会造成较大的功率损耗。

在实现过程中，发明人发现传统技术中至少存在如下问题：传统的DC/DC转换电路功率损耗大。

发明内容

基于此，有必要针对上述技术问题，提供一种过零自校准电路、DC/DC转换器及电源管理芯片。

一种过零自校准电路，包括：第一功率管、第二功率管、电感、控制器、信号反相器、反馈信号比较器、过零自校准模块以及延时控制模块；

第一功率管的栅极连接控制器的第一输出端；第一功率管的源极接地；第一功率管的漏极和第二功率管的漏极均与电感的一端相连接；第二功率管的栅极连接控制器的第二输出端；第二功率管的源极用于连接电源；电感的另一端和反馈信号比较器的反相输入端均用于接收外反馈信号；过零自校准模块分别连接第一功率管和第二功率管之间的节点、第一功率管的源极以及延时控制模块；延时控制模块分别与控制器的输入端以及信号反相器的输出端相连接；信号反相器的输入端连接反馈信号比较器的输出端；

过零自校准模块用于获取并比较第一功率管和第二功率管之间的节点电压以及第一功率管的源极电压，得到比较结果，并根据比较结果输出调整参数；延时控制模块接收调整参数并基于调整参数调节第一功率管的导通时间。

在其中一个实施例中，在比较结果为第一功率管和第二功率管之间的节点电压大于第一功率管的源极电压的情况下，延时控制模块基于调整参数减少第一功率管的导通时间；

在比较结果为第一功率管和第二功率管之间的节点电压小于第一功率管的源极电压的情况下，延时控制模块基于调整参数增加第一功率管的导通时间。

在其中一个实施例中，过零自校准模块还用于在第一功率管和第二功率管之间的节点电压达到预设电压阈值的情况下，停止对第一功率管的导通时间的调节。

在其中一个实施例中，延时控制模块包括逻辑单元和延时控制链；

延时控制链分别连接逻辑单元、过零自校准模块以及信号反相器；

逻辑单元与控制器的输入端相连接。

在其中一个实施例中，逻辑单元为与门；

与门的第一输入端连接延时控制链的一端，与门的第二输入端连接延时控制链的另一端，与门的第二输入端和延时控制链的另一端均用于接收功率管控制信号，与门的输出端与控制器的输入端相连接。

在其中一个实施例中，延时控制链包括若干串联的延时控制单元；延时控制单元的输出端连接与门的第一输入端；与门的第二输入端和延时控制单元的输入端均用于接收功率管控制信号；过零自校准模块连接延时控制单元的输入端；或

延时控制链包括数字选择器和若干依次连接的延时控制单元，各延时控制单元的输出端分别连接数字选择器的不同输入端；数字选择器的输出端与与门的第一输入端相连接；与门的第二输入端和各延时控制单元的输入端均用于接收功率管控制信号；过零自校准模块连接延时控制单元的输入端。

在其中一个实施例中，过零自校准模块包括第一开关、第二开关、电压比较器以及时间计算单元；

第一开关的一端连接第一功率管和第二功率管之间的节点，第一开关的另一端连接电压比较器的正相输入端；

第二开关的一端连接第一功率管的源极，第二开关的另一端连接电压比较器的反相输入端；

电压比较器的输出端与时间计算单元相连接；

时间计算单元连接延时控制模块。

在其中一个实施例中，过零自校准模块还包括第一锁存单元和第二锁存单元；

第一开关的另一端通过第一锁存单元连接电压比较器的正相输入端；

第二开关的另一端通过第二锁存单元连接电压比较器的反相输入端。

一种DC/DC转换器，包括如上述的过零自校准电路。

一种电源管理芯片，包括上述的DC/DC转换器。

上述技术方案中的一个技术方案具有如下优点和有益效果：

本申请通过获取并比较DC/DC转换器内第一功率管和第二功率管之间的节点电压以及第一功率管的源极电压，得到比较结果，并根据比较结果输出调整参数，延时控制模块接收调整参数并基于该调整参数调节第一功率管的导通时间，从而实现自适应调节第一功率管的导通时间，精确进行电流过零点检测，避免电感放电过零，进而避免了电感的感值不定以及电感斜率过大带来的升降压转换功率损耗大的问题。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为传统的DC/DC转换器的结构示意图；

图2为一种固定延时获得NMOS管固定导通时间的PFM转换器的结构示意图；

图3为一个实施例中延时控制模块的结构示意图；

图4为另一个实施例中延时控制模块的结构示意图；

图5为一个实施例中过零自校准模块的结构示意图；

图6为一个实施例中DC/DC转换器的结构示意图；

图7为另一个实施例中DC/DC转换器的结构示意图；

图8为一个具体的示例中延时控制模块根据调整参数对第一功率管的导通时间进行调整的时序图；

图9为一个实施例中电源管理芯片的结构框图。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。

需要说明的是，当一个元件被认为是“连接”另一个元件时，它可以是直接连接到另一个元件，或者通过居中元件连接另一个元件。此外，以下实施例中的“连接”，如果被连接的对象之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。

如图1所示为传统的DC/DC转换器，其中，D_CTRL为占空比控制信号；NG为NMOS管控制信号经过buffer（缓冲器）生成的信号；PG为PMOS管控制信号经过buffer生成的信号；VX为PMOS管和NMOS管之间的节点；VBAT为电源引脚；NG为高电平信号时NMOS管导通，PG为低电平信号时PMOS管导通。由于电源管理芯片内部只集成了相应的功率管和控制电路，芯片外需要体积大的电感和电容，会造成更高的BOM成本以及多余的管脚未得到合理利用，导致DC/DC转换电路在电源应用领域受限。

通过全集成化设计的DC/DC转换器减少管脚的数量，采用更低的BOM成本，应用领域较宽，但该全集成DC/DC转换器通过bondwire（邦定线路板技术）或者PCB（PrintedCircuit Board，印制电路板）绕线方式引入电感，其电感值均比较小，电感Q值较低，会增大电路传输功率的损耗，电信号传输转换效率较低。电感Q值是电感的品质因数，是衡量电感器件的主要参数。是指电感器在某一频率的交流电压下工作时，所呈现的感抗与其等效损耗电阻之比，电感器的Q值越高，其损耗越小，效率越高。

如图2所示为一种固定延时获得NMOS管固定导通时间的PFM转换器，其中，V

反馈信号比较器通过比较外反馈信号与参考电压，根据比较的结果输出PMOS管控制信号至PMOS管，以及输出NMOS管控制信号至NMOS管，反馈信号比较器的输出结果作为PMOS功率管和NMOS功率管的导通条件。PMOS管低电平导通，高电平截止，NMOS管高电平导通，低电平截止，在PMOS管导通，NMOS管截止的情况下，电感充电；在PMOS管截止，NMOS管导通的情况下，电感放电，在NMOS管导通的情况下，NMOS管控制信号通过固定延时控制NMOS管的导通时间。由于bondwire或者PCB绕线无法保证精准的电感值，微小的电感误差，也会在ns范围内造成很大的过流，图2中采用固定的延时来实现关断NMOS功率管，除了知道电感的感值的情况外，基本无法精确的检测DC/DC转换电路中NMOS功率管的过零点。

基于以上原因，本发明提供了一种解决过零问题造成的DC/DC转换电路功率损耗大的方案。

在一个实施例中，提供了一种过零自校准电路，可以包括：第一功率管、第二功率管、电感、控制器、信号反相器、反馈信号比较器、过零自校准模块以及延时控制模块；

第一功率管的栅极连接控制器的第一输出端；第一功率管的源极接地；第一功率管的漏极和第二功率管的漏极均与电感的一端相连接；第二功率管的栅极连接控制器的第二输出端；第二功率管的源极用于连接电源；电感的另一端和反馈信号比较器的反相输入端均用于接收外反馈信号；过零自校准模块分别连接第一功率管和第二功率管之间的节点、第一功率管的源极以及延时控制模块；延时控制模块分别与控制器的输入端以及信号反相器的输出端相连接；信号反相器的输入端连接反馈信号比较器的输出端；

过零自校准模块用于获取并比较第一功率管和第二功率管之间的节点电压以及第一功率管的源极电压，得到比较结果，并根据比较结果输出调整参数；延时控制模块接收调整参数并基于调整参数调节第一功率管的导通时间。

其中，第一功率管可以为NMOS管，第二功率管可以为PMOS管；第一功率管和第二功率管可以设置于DC/DC转换器中用于对电感进行充放电处理；NMOS管和PMOS管之间的节点电压以及NMOS管的源极电压均可以为脉冲信号。

具体地，芯片端PIN引脚接入外反馈信号引脚，外反馈信号输入至反馈信号比较器的反相输入端，反馈信号比较器的正相输入端为参考电压，反馈信号比较器将外反馈信号与参考电压进行比较，根据比较的结果向信号反相器输出处理信号；信号反相器将处理信号反相后，向延时控制模块输出功率管控制信号，功率管控制信号可以为电平信号，功率管控制信号可以控制相应的功率管导通或截止。

根据PMOS管低电平导通，高电平截止，NMOS管低电平截止，高电平导通的原理，在外反馈信号小于参考电压的情况下，反馈信号比较器输出高电平信号，再通过信号反相器向过零自校准电路输出低电平信号，低电平信号再通过控制器输出至PMOS管和NMOS管，使得PMOS管导通，NMOS管截止，电感开始充电；直至外反馈信号大于参考电压，反馈信号比较器输出低电平信号，再通过信号反相器向过零自校准电路输出高电平信号，高电平信号以通过控制器输出至PMOS管和NMOS管，使得PMOS管截止，NMOS管导通，电感开始放电，同时，过零自校准模块对NMOS管的导通时间进行调节。

过零自校准模块获取过零自校准电路内NMOS管和PMOS管之间的节点电压以及NMOS管的源极电压，并比较NMOS管和PMOS管之间的节点电压和NMOS管的源极电压，得到比较结果；比较的结果可以为NMOS管和PMOS管之间的节点电压大于NMOS管的源极电压，也可以为NMOS管和PMOS管之间的节点电压小于NMOS管的源极电压；根据比较结果输出调整参数，调整参数可用于调整NMOS管的导通时间；延时控制模块接收调整参数，并基于调整参数调节NMOS管的导通时间，例如增加或减少NMOS管的导通时间。

本申请通过过零自校准模块获取并比较第一功率管和第二功率管之间的节点电压以及第一功率管的源极电压，根据比较结果向延时控制模块输出调整参数；延时控制模块接收调整参数调节第一功率管的导通时间。从而本申请可以根据第一功率管和第二功率管的工作状态，自适应调节第一功率管的导通时间，避免电感放电过零，进而避免了电感的感值不定以及电感斜率过大带来的升降压转换功率损耗过大的问题。

在其中一个实施例中，在比较结果为第一功率管和第二功率管之间的节点电压大于第一功率管的源极电压的情况下，延时控制模块基于调整参数减少第一功率管的导通时间；

在比较结果为第一功率管和第二功率管之间的节点电压小于第一功率管的源极电压的情况下，延时控制模块基于调整参数增加第一功率管的导通时间。

具体而言，过零自校准模块将NMOS管和PMOS管之间的节点电压与NMOS管的源极电压进行比较，在比较结果为NMOS管和PMOS管之间的节点电压大于NMOS管的源极电压的情况下，过零自校准模块输出用于减少NMOS管的导通时间的调整参数给延时控制模块；延时控制模块接收到调整参数的情况下，基于调整参数相应地减少NMOS管的导通时间。

而在比较结果为NMOS管和PMOS管之间的节点电压小于NMOS管的源极电压的情况下，过零自校准模块输出用于增加NMOS管的导通时间的调整参数给延时控制模块；延时控制模块接收到调整参数的情况下，基于调整参数相应地增加NMOS管的导通时间。经过过零自校准模块不断地循环采样和比较,以及延时控制模块根据调整参数不断地调整NMOS管的导通时间，最后整个调整电路会稳定在NMOS管关闭瞬间，即NMOS管和PMOS管之间的节点电压与NMOS管的源极电压相接近，V

本申请通过过零自校准模块对延时控制模块输出用于调节NMOS管导通时间的调整参数，从而避免了由于电感的感值、负载变化等造成的过零点反馈至NMOS管截止的延时过长，进而避免了DC/DC转换器升降压转化功率损耗大的问题。

在其中一个实施例中，延时控制模块可以包括逻辑单元和延时控制链；

延时控制链分别连接逻辑单元、过零自校准模块以及信号反相器；

逻辑单元与控制器的输入端相连接。

其中，在一个示例中，逻辑单元可以为与门；

与门的第一输入端连接延时控制链的一端，与门的第二输入端连接延时控制链的另一端，与门的第二输入端和延时控制链的另一端均用于接收功率管控制信号，与门的输出端与控制器的输入端相连接。

具体而言，过零自校准模块将调整参数输出至延时控制链，而延时控制链的另一端和与门第二输入端均用于接收功率管控制信号，即NMOS管控制信号，NMOS管控制信号包括NMOS管导通信号和NMOS管截止信号，NMOS管导通信号用于控制NMOS管导通，NMOS管截止信号用于控制NMOS管截止；根据调整参数，延时控制链沿高延时方向调整或往低延时方向调整，经过延时控制链处理的NMOS管导通信号通过逻辑单元发送至NMOS管，从而精确调整NMOS管导通时间，最终整个延时调整电路会稳定在NMOS管截止的瞬间。

本申请的延时控制模块可以根据调整参数沿高延时方向调整，或者沿低延时方向调整，增加或减少NMOS管的导通时间，精确进行了电流过零检测，避免电感放电过零，进而降低DC/DC转换器升降电压转化功率损耗。

在其中一个实施例中，延时控制链包括若干串联的延时控制单元；延时控制单元的输出端连接与门的第一输入端；与门的第二输入端和延时控制单元的输入端均用于接收功率管控制信号；过零自校准模块连接延时控制单元的输入端；或

延时控制链包括数字选择器和若干依次连接的延时控制单元，各延时控制单元的输出端分别连接数字选择器的不同输入端；数字选择器的输出端与与门的第一输入端相连接；与门的第二输入端和各延时控制单元的输入端均用于接收功率管控制信号；过零自校准模块连接延时控制单元的输入端。

其中，延时控制链为反相器电容阵列；延时控制链可以为以上任意结构，均可实现对NMOS管的导通时间的调节。若延时控制链为第一种结构，即延时控制链包括若干串联的延时控制单元，则该结构中的延时控制单元可以包括反相器、延时开关和电容，如图3所示；反相器的输出端和延时开关的一端均连接与门的第一输入端，反相器的输入端和与门的第二输入端均用于接收功率管控制信号；过零自校准模块连接反相器的输入端；延时开关的另一端与电容的一端相连接；电容的另一端接地。

若延时控制链为第二种结构，即延时控制链包括数字选择器和若干依次连接的延时控制单元，则该结构中的延时控制单元可以包括反相器和电容，如图4所示；反相器的输出端和电容的一端均与数字选择器的输入端相连接；电容的另一端接地；不同延时控制单元中的反相器的输出端和电容的一端与数字选择器的不同输入端相连接；数字选择器的输出端连接与门的第一输入端；与门的第二输入端和反相器的输入端均用于接收功率管控制信号；过零自校准模块连接反相器的输入端。

在一个示例中，调整参数可以为Q值，过零自校准模块采集NMOS管和PMOS管之间的节点电压和NMOS管的源极电压，根据比较结果更新调整参数Q值，Q=a±0001，a表示当前延时控制链上多个反相器的状态，即调整NMOS管的导通时间，0001可以对应8ns，0002对应16ns，依次类推。当V

以第一种结构的延时控制链为例，其中，延时控制链中每闭合一个延时开关，对延时开关所在支路上的电容进行充电，则NMOS管导通时间增加（延长）8ns，对应Q=a+0001；延时控制链中闭合两个延时开关，对该两个延时开关所在支路上的电容进行充电，则NMOS管导通时间增加（延长）16ns，对应Q=a+0002；相应地，延时控制链中每断开一个延时开关，不对开关所在支路上的电容进行充电，NMOS管导通时间减少8ns，对应Q=a-0001。

具体而言，过零自校准模块获取并比较NMOS管和PMOS管之间的节点电压和NMOS管的源极电压，当NMOS管和PMOS管之间的节点电压小于NMOS管的源极电压时，过零自校准模块输处的调整参数Q值可以指示4bit延时控制链中相应的开关闭合，从而对相应的电容进行充电，进而对NMOS管导通信号进行延时，增加NMOS管的导通时间；当NMOS管和PMOS管之间的节点电压大于NMOS管的源极电压时，过零自校准模块输处的调整参数Q值可以指示延时控制链中相应的开关断开，从而不对相应的电容进行充电，进而减少NMOS管的导通时间。

本申请过零自校准模块通过NMOS管和PMOS管之间的节点电压和NMOS管的源极电压的比较结果输出相应的调整参数Q值，延时控制链接收过零自校准模块输出的调整参数Q值，并基于Q值控制相应的开关闭合或断开，为对应支路的电容进行充电或断开充电，进而以数字校准的方式调节NMOS管的导通时间，避免因电感数值、负载变化等造成过零点反馈至NMOS管截止的延时过长，并且实现了精确过零检测，解决了DC/DC转换器升降压转化功率损耗大的问题。

在其中一个实施例中，过零自校准模块可以包括第一开关、第二开关、电压比较器以及时间计算单元；

第一开关的一端连接第一功率管和第二功率管之间的节点，第一开关的另一端连接电压比较器的正相输入端；

第二开关的一端连接第一功率管的源极，第二开关的另一端连接电压比较器的反相输入端；

电压比较器的输出端与时间计算单元相连接；

时间计算单元连接延时控制模块。

具体而言，第一开关和第二开关闭合后，过零自校准模块导通，NMOS管和PMOS管之间的节点电压通过第一开关传输至电压比较器的正相输入端，而NMOS管的源极电压通过第二开关传输至电压比较器的反相输入端；通过电压比较器对正相输入端输入的NMOS管和PMOS管之间的节点电压和反相输入端输入的NMOS管的源极电压进行比较，将电压比较的结果输出至时间计算单元，电压比较的结果可以为电平信号，若NMOS管和PMOS管之间的节点电压小于NMOS管的源极电压，则电压比较器向时间计算单元输出低电平；若NMOS管和PMOS管之间的节点电压大于NMOS管的源极电压，则电压比较器向时间计算单元输出高电平；高电平可以表示NMOS管导通时间减少8ns，低电平可以表示NMOS管导通时间增加8ns；时间计算单元根据电压比较器的比较结果来更新调整参数，从而将调整参数输出至延时控制模块，延时控制模块基于调整参数调节NMOS管的导通时间。

在其中一个实施例中，过零自校准模块还可以包括第一锁存单元和第二锁存单元；

第一开关的另一端通过第一锁存单元连接电压比较器的正相输入端；

第二开关的另一端通过第二锁存单元连接电压比较器的反相输入端。

具体地，如图5所示，第一锁存单元可以为锁存器，第二锁存单元可以为锁存器，锁存器可以把信号暂存以维持某种电平状态；Sampling Pulse 为示例脉冲，当出现一个脉冲信号第一开关和第二开关均闭合，锁存一个电位信息；过零自校准模块将获取的NMOS管和PMOS管之间的节点电压（图中V

以上，本申请通过过零自校准模块获取并比较NMOS管和PMOS管之间的节点电压以及NMOS管的源极电压，并通过过零自校准模块中的电压比较器将比较结果输出至过零自校准模块中的时间计算单元，时间计算单元基于比较结果更新调整参数，并将调整参数输出至延时控制链，延时控制链根据调整参数对NMOS管导通信号进行相应的延时，从而精确调节NMOS管的导通时间。本申请的过零自校准电路可以实现对电流过零点的检测，精确调节NMOS管的导通时间，避免电感放电过零带来的升降压转化功率损耗大的问题。

在一个实施例中，提供了一种过零自校准电路，可以包括：第一功率管、第二功率管、电感、控制器、信号反相器、反馈信号比较器、过零自校准模块以及延时控制模块；

第一功率管的栅极连接控制器的第一输出端；第一功率管的源极接地；第一功率管的漏极和第二功率管的漏极均与电感的一端相连接；第二功率管的栅极连接控制器的第二输出端；第二功率管的源极用于连接电源；电感的另一端和反馈信号比较器的反相输入端均用于接收外反馈信号；过零自校准模块分别连接第一功率管和第二功率管之间的节点、第一功率管的源极以及延时控制模块；延时控制模块分别与控制器的输入端以及信号反相器的输出端相连接；信号反相器的输入端连接反馈信号比较器的输出端；

过零自校准模块用于获取并比较第一功率管和第二功率管之间的节点电压以及第一功率管的源极电压，得到比较结果，并根据比较结果输出调整参数；延时控制模块接收调整参数并基于调整参数调节第一功率管的导通时间。

过零自校准模块还用于在第一功率管和第二功率管之间的节点电压达到预设电压阈值的情况下，停止对第一功率管的导通时间的调节。

具体地，过零自校准模块获取第一功率管和第二功率管之间的节点电压以及第一功率管的源极电压，通过比较第一功率管和第二功率管之间的节点电压以及第一功率管的源极电压得到比较结果，从而根据比较结果更新调整参数，并将调整参数输出至延时控制模块，延时控制模块基于调整参数对第一功率管的导通时间进行调节。

过零自校准模块还用于将第一功率管和第二功率管之间的节点电压与预设电压阈值相比较，在确认第一功率管和第二功率管之间的节点电压达到预设电压阈值的情况下，停止向延时控制模块输出调整参数，从而停止对第一功率管的导通时间的调节。

以上，本申请的过零自校准模块可以通过获取并比较第一功率管和第二功率管之间的节点电压以及第一功率管的源极电压，根据比较结果输出调整参数，从而延时控制模块基于调整参数对第一功率管的导通时间进行调整。并且，过零自校准模块还可以将第一功率管和第二功率管之间的节点电压和预设电压阈值相比较，在第一功率管和第二功率管之间的节点电压达到预设电压阈值的情况下，停止对第一功率管导通时间的调节，从而本申请的过零自校准电路可以进一步更精确地调整第一功率管的导通时间，精确进行电流过零点检测，进一步避免电感放电过零，进而有效解决DC/DC转换器升降压转化功率损耗大的问题。

在一个实施例中，提供了一种DC/DC转换器，可以包括如上述的过零自校准电路。

过零自校准电路中的延时控制模块基于过零自校准模块输出的调整参数，将控制相应功率管导通或截止的信号反馈至PMOS管和NMOS管的buffer输入端（由多个反相器构成，增强驱动能力），从而实现DC/DC转换器升降压闭合环路的负反馈调节机制。

其中，过零自校准电路可以采用bondwire的方式引入电感，也可以通过PCB绕线的方式引入电感。

在一个示例中，DC/DC转换器的结构可以为图6所示；其中，包含以PCB绕线的方式引入的电感；V

在另一个示例中，DC/DC转换器的结构可以为图7所示；其中，包含以bondwire的方式引入的电感；V

在一个具体的示例中，在过零自校准电路中的延时控制模块根据过零自校准模块输出的调整参数对第一功率管的导通时间进行调整的时序图可以如图8所示，其中，NG为NMOS管控制信号经过buffer生成的信号；PG为PMOS管控制信号经过buffer生成的信号；IL为电感电流变化；V

具体地，以4bit的延时控制链为例，当过零自校准模块向延时控制链输出的调整参数T

当过零自校准模块向延时控制链输出的调整参数T

当过零自校准模块向延时控制链输出的调整参数T

以上，本申请的DC/DC转换器可以通过过零自校准电路对NMOS管的导通时间进行自适应调节，并且对电流过零点进行精确检测，避免电感放电过零，进而降低了升降压转化功率损耗。

在一个实施例中，如图9，提供了一种电源管理芯片，包括上述的DC/DC转换器。

本申请的电源管理芯片采用上述的DC/DC转换器，在放电过程中，通过DC/DC转换器对电流过零点进行精确检测，避免了电感数值、负载变化等造成的过零点反馈至NMOS管关断的延时过长，解决了升降电压转化功率损耗大的问题，从而提高了电源管理芯片对电源的管理效率。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。