卷积码的速率匹配的方法和无线通信装置

技术领域

本申请涉及信道编码领域，更具体地，涉及一种卷积码的速率匹配的方法和无线通信装置。

背景技术

二进制卷积码(binary convolutional code,BCC)自从被提出以来，作为必选的一种信道编码，得到了广泛的应用。无线局域网(wireless local area network,WLAN)标准中采用的卷积码是码率为1/2的BCC，其它更高的码率可以通过在码率为1/2的BCC的基础上通过打孔得到，不同码率的打孔图样互不相同，各自独立。

下一代WLAN的标准802.11be提出，将在原有的802.11ax的基础上引入增量冗余-混合自动重传(incremental redundancy-hybrid automatic repeat request,IR-HARQ)机制。在IR-HARQ机制中，数据的发送端在首次传输时发送信息比特和部分冗余比特。若首次传输失败，则对数据进行重传。重传时，发送端通过发送更多的冗余比特，使得信道编码速率降低，以获得更好的解码效果。

但是，现有的WLAN标准中，不同码率的打孔图样各不相同，无法满足IR-HARQ机制下，重传通过增加冗余比特，以降低信道编码速率的速率兼容的需求。

发明内容

本申请提供一种卷积码的速率匹配的方法和无线通信装置，可以在IR-AHRQ机制中满足通过重传增加增量冗余比特的需求，使得信道编码率降低，提高了接收端解码的成功率，从而可以提升解码性能。

第一方面，本申请提供了一种卷积码的速率匹配的方法，该方法包括：生成第二码字，所述第二码字的打孔图样是根据第一码字的打孔图样生成的，其中，所述第一码字的打孔图样包括第一打孔位置集合，所述第二码字的打孔图样包括第二打孔位置集合，所述第二打孔位置集合是所述第一打孔位置集合的子集；发送第二码字。

在本申请的技术方案中，由于一个较高码率的码字的打孔位置集合，包含了一个较低码率的码字打孔位置集合中的全部元素，除此之外，较高码率的码字的打孔位置集合中多出的打孔位置用于传输冗余比特。通过这样的方式，可以实现分集增益，应用在IR-AHRQ机制中，可以满足通过重传增加增量冗余比特的需求，使得信道编码率降低，提高了接收端解码的成功率，从而可以提升解码性能。

此外，由于接收端设备解码的成功率提高，重传次数减少，重传时延降低。

结合第一方面，在第一方面的某些实现方式中，该方法还包括：输出第三码率的第三码字，所述第三码字是根据重复图样对母码码字执行重复操作得到的，所述母码码字是对信息比特序列进行卷积编码得到的，所述第三码率为所述表E中的一个码率，所述重复操作的重复位置为所述第三码率在所述表E中对应的第一重复位置以及所述表E中位于所述第一重复位置之前的所有重复位置。其中，表E参见方法实施例的说明。

第二方面本申请提供一种卷积码的解码的方法，该方法包括：接收来自发送端设备的第二信道接收序列；根据第二打孔图样，对合并后的LLR序列进行解码，其中，所述合并后的LLR序列是对第一LLR序列和第二LLR序列进行合并得到的，其中，第一LLR是对第一信道接收序列处理得到的，第二LLR是对所述第二信道接收序列处理得到的，第一LLR序列对应发送端设备的第一码字，第二LLR序列对应发送端设备的第二码字，第二码字的第二打孔图样包括第二打孔位置集合，第一码字的第一打孔图样包括第一打孔位置集合，第二打孔位置集合是第一打孔位置集合的子集。

结合第一方面，在第一方面的某些实现方式中，该方法还包括：在发送所述第二码字之前，对所述信息比特序列进行卷积编码，得到码率为1/2的所述母码码字；根据第一打孔位置集合对应的打孔图样对所述母码码字进行速率匹配，得到所述第一码字；发送所述第一码字。

本申请中的母码码字是指采用说明书图1所示的编码器结构进行卷积编码，得到的码率为1/2的码字(或称为码字序列)。也即，该母码码字是未经过打孔操作或者重复操作的码字。

在第一方面或第二方面的某些实现方式中，所述第一码字对应第一码率，所述第二码字对应第二码率，所述第一码率或所述第二码率分别为表A中的一个码率，所述第一打孔位置集合包括所述第一码率在所述表A中对应的第一打孔位置以及所述表A中位于所述第一打孔位置之前的所有打孔位置，所述第二打孔位置集合包括所述第二码率在所述表A中对应的第二打孔位置以及所述表A中位于所述第二打孔位置之前的所有打孔位置。其中，表A参见方法实施例的说明。

在第一方面或第二方面的某些实现方式中，所述第一码率为5/6，所述第一打孔位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35,0,36,8,32,53,21,4,45,16}，所述第二码率为3/4，所述第二打孔位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35,0,36,8,32,53}；或者，

所述第一码率为5/6，所述第一打孔位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35,0,36,8,32,53,21,4,45,16}，所述第二码率为2/3，所述第二位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35}；或者，

所述第一码率为3/4，所述第一打孔位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35,0,36,8,32,53}，所述第二码率为2/3，所述第二打孔位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35}。

在第一方面或第二方面的某些实现方式中，所述第一码字对应第一码率，所述第二码字对应第二码率，所述第一码率和所述第二码率分别为表B中的一个码率，所述第一打孔位置集合包括所述第一码率在所述表B中对应的第一打孔位置以及所述表B中位于所述第一打孔位置之前的所有打孔位置，所述第二打孔位置集合包括所述第二码率在所述表B中对应的第二打孔位置以及所述表B中位于所述第二打孔位置之前的所有打孔位置。其中，表B参见方法实施例的说明。

在第一方面或第二方面的某些实现方式中，所述第一码字对应第一码率，所述第二码字对应第二码率，所述第一码率和所述第二码率分别为表C中的一个码率，所述第一打孔位置集合包括所述第一码率在所述表C中对应的第一打孔位置以及所述表C中位于所述第一打孔位置之前的所有打孔位置，所述第二打孔位置集合包括所述第二码率在所述表C中对应的第二打孔位置以及所述表C中位于所述第二打孔位置之前的所有打孔位置。其中，表C参见方法实施例的说明。

结合第一方面，在第一方面的某些实现方式中，所述第一码字对应第一码率，所述第二码字对应第二码率，所述第一码率和所述第二码率分别为表D中的一个码率，所述第一打孔位置集合包括所述第一码率在所述表D中对应的第一打孔位置以及所述表D中位于所述第一打孔位置之前的所有打孔位置，所述第二打孔位置包括所述第二码率在所述表D中对应的第二打孔位置以及所述表D中位于所述第二打孔位置之前的所有打孔位置。其中，表D参见方法实施例的说明。

需要说明的是，以上表A，表B，表C，表D和表E分别对应说明书中的表1，表3，表5，表7，表9。

第三方面，本申请提供了一种通信装置，所述通信装置具有实现第一方面或其任意可能的实现方式中的方法的功能。所述功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的单元。

在一种实现中，该通信装置可以包括存储器和处理器。其中，存储器用于存储计算机程序或指令，处理器从存储器中读取并运行该计算机程序或指令，使得第一方面或其任意可能的实现方式的方法被实现。

可选地，上述存储器和处理器可以是物理上互相独立的单元，或者也可以集成在一起。

在另一种实现中，该通信装置包括输入接口电路、逻辑电路和输出接口电路。其中，输入接口电路，用于获取待编码的信息比特序列；逻辑电路，用于执行第一方面或其任意可能的实现方式中的方法，生成相应码率的码字；输出接口电路，用于输出所述码字。

可选地，输入接口电路和输出接口电路可以集成在一起，称为接口电路。

第四方面，本申请提供了一种通信装置，所述通信装置具有实现第二方面或其任意可能的实现方式中的方法的功能。所述功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的单元。

在一种实现中，该通信装置可以包括存储器和处理器。其中，存储器用于存储计算机程序或指令，处理器从存储器中读取并运行该计算机程序或指令，使得第二方面或其任意可能的实现方式的方法被实现。

可选地，上述存储器和处理器可以是物理上互相独立的单元，或者也可以集成在一起。

在另一种实现中，该通信装置包括输入接口电路、逻辑电路和输出接口电路。其中，输入接口电路，用于接收信道接收序列；逻辑电路，用于执行第二方面或其任意可能的实现方式中的方法，并对合并后的LLR序列进行译码；输出接口电路，用于输出译码结果。

可选地，输入接口电路和输出接口电路可以集成在一起，称为接口电路。

第五方面，本申请提供一种通信装置，包括接口电路和处理器，所述接口电路用于接收计算机代码或指令，并传输至所述处理器，所述处理器运行所述计算机代码或指令，第一方面或其任意实现方式中的方法被实现。

第六方面，本申请提供一种通信装置，包括接口电路和处理器，所述接口电路用于接收计算机代码或指令，并传输至所述处理器，所述处理器运行所述计算机代码或指令，第二方面或其任意实现方式中的方法被实现。

第七方面，本申请提供一种通信设备，包括至少一个处理器，所述至少一个处理器与至少一个存储器耦合，所述至少一个存储器用于存储计算机程序或指令，所述至少一个处理器用于从所述至少一个存储器中调用并运行该计算机程序或指令，使得通信设备执行第一方面或其任意可能的实现方式中的方法。

第八方面，本申请提供一种通信设备，包括至少一个处理器，所述至少一个处理器与至少一个存储器耦合，所述至少一个存储器用于存储计算机程序或指令，所述至少一个处理器用于从所述至少一个存储器中调用并运行该计算机程序或指令，使得通信设备执行第二方面或其任意可能的实现方式中的方法。

第九方面，本申请提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机指令，当计算机指令在计算机上运行时，所述第一方面或其任意可能的实现方式中的方法被实现。

第十方面，本申请提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机指令，当计算机指令在计算机上运行时，所述第一方面或其任意可能的实现方式中的方法被实现。

第十一方面，本申请提供一种计算机程序产品，所述计算机程序产品包括计算机程序代码，当所述计算机程序代码在计算机上运行时，所述第一方面或其任意可能的实现方式中的方法被实现。

第十二方面，本申请提供一种计算机程序产品，所述计算机程序产品包括计算机程序代码，当所述计算机程序代码在计算机上运行时，所述第一方面或其任意可能的实现方式中的方法被实现。

第十三方面，本申请提供一种无线通信系统，包括如第七方面的通信设备和第八方面所述通信设备。

附图说明

图1为BCC的编码器的结构示意图。

图2为码率为2/3和3/4时BCC码的打孔图样。

图3为码率为5/6时BCC码的打孔图样。

图4的(a)和(b)为适用于本申请实施例的系统架构图。

图5为本申请提供的卷积码的速率匹配的方法的流程图。

图6为本申请提供的卷积码的编码和译码的流程图的示例。

图7示出了各实施例中各码率下的最小自由距离。

图8示出了本申请提供的BCC码的速率兼容方案在各个码率下的差错控制性能。

图9为本申请提供的通信装置800的示意性框图。

图10为本申请提供的通信装置900的示意性框图。

具体实施方式

下面将结合附图，对本申请中的技术方案进行描述。

为了便于理解本申请的技术方案，下面相关技术以及概念做简单介绍。

自从802.11标准提出以来，二进制卷积码(binary convolutional code,BCC)作为一种信道编码方案广泛应用于帧头信令SIG字段的编译码以及数据部分的编译码。一直到802.11ax标准，由于其前向兼容性和低复杂度，卷积码依然是物理帧帧头SIG字段的唯一编码方式，对于数据部分的信道编码，802.11ax做出如下规定：

(1)在数据部分采用BCC作为编码方案的情况下，则同时工作编码器的数目为1个；

(2)BCC的应用限制在调制编码策略(modulation and coding scheme，MCS)0-9以及多入多出(MIMO)数据流小于或等于4个空间流的情况。

在802.11ax的下一代无线局域网(wireless local area network,WLAN)标准802.11be中，提出引入混合自动重传请求(hybrid automatic repeat request,HARQ)，以进一步提高系统的吞吐率。HARQ主要涉及存储、请求重传以及合并解调。接收端在对数据解码失败的情况下，保存接收到的数据，并请求发送端重传数据。接收端将重传的数据和先前接收并保存的数据进行合并后在解码，通过分级增益，可以提高数据解码成功的概率。

HARQ大致可以包括追逐合并(chase combine,CC)和增量冗余(incrementalredundancy,IR)两种类型，分别可以称为CC HARQ和IR HARQ。

在单纯的HARQ机制中，接收端对未正确解码的数据将直接丢弃。但是，考虑到这些未正确解码的数据虽然不能够独立地正确解码，但是这些数据依然包含有部分信息。因此，CC HARQ就是利用这部分信息，即是将为正确解码的数据保存在存储器中，与发送端重传的数据合并在一起进行解码。IR HARQ是在第一次数据传输时发送信息比特和一部分冗余比特。如果接收端未正确解码数据，请求发送端重传，则发送端在重传时增加额外的冗余比特。如果一次传输没有正确解码，则通过重传更多的冗余比特降低信道编码的码率，以提高解码成功的概率。如果接收端加上重传的冗余比特，仍然无法正确解码，则请求发送端再次重传。随着重传次数的累加，冗余比特不断积累，信道编码的码率不断降低，从而可以获得更好的解码效果。

BCC的编码过程因为数据与二进制多项式滑动相关，故称为卷积码。BCC是一种有记忆的信道编码，其编码规则是将k个信息比特编码得到n个比特的码字，k和n为正整数。编码后的n个码字不仅与当前输入的k个信息比特相关，且与之前的L-1个信息比特相关，L为卷积码的约束长度。

WLAN采用的卷积码为码率为1/2的BCC，其中，k＝1，n＝2。BCC的编码器具有6个移位寄存器，如图1中的T

参见图1，图1为BCC的编码器的结构示意图。输入一个信息比特K

为了获得更高码率的码字，WLAN的标准定义了可以对原始的BCC码进行打孔，从而获得更高码率的码字。应理解，打孔是进行速率匹配的一种操作，是指将原始的BCC码的部分比特移除，使得打孔之后的码字可以匹配物理信道的承载能力。除了打孔操作之外，重复操作也是速率匹配的另一种方式，下文会涉及到。打孔通常是按照打孔图样执行的。在WALN的标准中定义，打孔图样可以以2×P的矩阵V来表示。其中，矩阵V的第一行表示一个打孔周期内码字A

参见图2，图2为码率为2/3和3/4时BCC码的打孔图样。如图2所示，假设原始的BCC码的码率为1/2，则输入信息比特经过卷积编码，得到码率为1/2的BCC码，可以表示为(A

例如，如果打孔图样为

又例如，如果打孔图样为

参见图3，图3为码率为5/6时BCC码的打孔图样。如图3所示，信息比特序列的部分比特为(X

此外，根据图2和图3中所示的打孔图样可以看出，码率为2/3时的网格周期P＝2，码字比特的周期为2P＝4。码率为3/4时的网格周期P＝3，码字比特的周期为2P＝6。码率为5/6时的网格周期P＝5，码字比特的周期为2P＝10。

下面对本申请的技术方案进行详细说明。

参见图4，图4的(a)和(b)为适用于本申请实施例的系统架构图。该无线通信系统包括至少一个网络设备以及一个或多个终端设备。所述至少一个网络设备以及一个或多个终端设备采用无线通信技术进行通信。例如，图4的(a)示出了一个网络设备与单个终端设备之间进行通信。图4的(b)中示出了一个网络设备与多个终端设备进行通信。可选地，以上网络设备与终端设备之间的通信又可以包括网络设备向终端设备发送信号的下行传输，以及终端设备向网络设备发送信号的上行传输，本文不作限定。

本申请实施例涉及的终端设备，也称为用户设备(user equipment,UE)、终端(terminal)、移动电话(mobile phone)，平板电脑(tablet computer)，膝上型电脑(laptopcomputer)、可穿戴设备(例如，智能手表、智能手环、智能头盔、智能眼镜等)，以及其他具备无线接入能力的设备，例如，智能汽车，各种物联网(internet of thing，IOT)设备，包括各种智能家居设备(例如，智能电表和智能家电)以及智能城市设备(例如，安防或监控设备，智能道路交通设施)、5G系统或者以后的通信系统中的终端设备等。

本申请实施例涉及的网络设备，可以为基站，基站有时也称为无线接入点(accesspoint,AP)、发送接收点(transmission reception point,TRP)或发送节点(transmissionpoint,TP)。可选地，基站可以是第五代(5th generation,5G)系统中的通用节点B(generation Node B,gNB)、长期演进(long term evolution,LTE)系统中的演进节点B(evolutional Node B,eNB)。此外，根据基站的物理形态或发射功率的不同，基站可被分为宏基站(macro base station)或微基站(micro base station)。微基站有时也被称为小基站或小小区(small cell)。此外，网络设备还可以为构成gNB或TRP的网络节点，例如，基带单元(building baseband unit,BBU)、集中式单元(centralized unit,CU)或分布式单元(distributed unit,DU)等。

例如，本申请实施例可以适用于WLAN中AP与STA之间通信的场景。可选地，AP可以与单个STA通信，或者，AP同时与多个STA通信。具体地，AP与多个STA通信又可以分为AP同时给多个STA发送信号的下行传输，以及多个STA向AP发送信号的上行传输。

本申请提供的技术方案，可以兼容多种速率。

对于基于BCC的IR HARQ，首次传输一般根据信道状况和系统的链路自适应算法，采用较高的码率传输BCC码，其中，较高的码率可以基于1/2码率的BCC码打孔得到。其中，打孔码字比特的数据可以根据首次传输的码字获得。如果首次传输发生错误，则发送端需要重传首次传输打孔位置的码字比特，或者，也可以包含部分已发送的码字比特。从而，接收端将重传的码字比特与首次传输的码字比特进行合并译码。可见，IR HARQ的重传可以获得更低的编码速率。IR HARQ的重传次数可以设定，例如，1次，2次或3次。

为了适配IR HARQ传输机制，BCC的速率兼容的打孔图样或重复图样需要产生新的BCC的增量冗余比特，需要各个码率的打孔图样或重复图样相互兼容。其中，打孔图样的兼容性是指较低码率的打孔图样可以通过在较高码率的打孔图样上填充打孔位置的码字比特获得。这样，IR HARQ的重传的码字比特属于首次传输的码字的打孔位置集合。

本申请实施例中，考虑到决定BCC的差错控制性能的重要因素主要为自由汉明距离(下文记作d

为此，本申请实施例以最大化d

参见图5，图5为本申请提供的卷积码的速率匹配的方法的流程图。

可选地，图5所示的方法，可以由发送端设备执行，也可以由设置于发送端设备内的芯片或电路系统等执行。所述电路系统例如可以为集成电路、逻辑电路。所述芯片例如可以是片上系统(system on a chip,SoC)芯片或者基带调制解调(modem)芯片，本文不作限定。下文以发送端设备为例进行说明。发送端设备可以为终端设备或者网络设备。应理解，本申请实施例中的发送端设备也即编码设备。下文以发送端设备执行图5的流程为例进行说明。

510、发送端设备生成第二码字。

其中，第二码字的打孔图样是根据第一码字的打孔图样生成的。其中，第一码字的打孔图样包括第一打孔位置集合，第二码字的打孔图样包括第二打孔位置集合。第二打孔位置集合是第一打孔位置集合的子集。

应理解，发送端设备对信息比特序列进行卷积编码的，得到码率为1/2的母码码字。业绩，BCC码的原始码率为1/2。如果要获得其它更高码率的码字，则需要通过对码率为1/2的母码码字进行打孔获得。

本申请实施例中，以码率为1/2的母码码字作为一个基础码字，通过对该基础码字进行打孔，获得一个较高码率的码字。进一步地，对该较高码率的码字进行打孔，得到一个更高码率的码字。以此类推，一个较低码率的码字，其打孔位置集合是一个较高码率的码字的打孔位置集合的子集。

为了描述上的方便，假设较高码率的码字称为第一码字，其打孔位置集合为第一打孔位置集合，较低码率的码字称为第二码字，其打孔位置集合为第二打孔位置集合，则第二打孔位置集合是第一打孔位置集合的子集。

换句话说，一个较低码率的码字的打孔图样，是通过对一个较高码率的码字的打孔图样中的一些打孔位置填补得到的。

由于不同码率的码字的打孔位置集合是包含与被包含的关系，例如，第二打孔位置集合是第一打孔位置集合的子集，也即，第二打孔位置集合包含了第一打孔位置集合，或者说，第一打孔位置集合包含于第二打孔位置集合，而第一打孔位置集合相对于第二打孔位置集合的补集，作为填补冗余比特的位置。

520、发送端设备发送第二码字。

在本申请的技术方案中，由于一个较高码率的码字的打孔位置集合，包含了一个较低码率的码字打孔位置集合中的全部元素，除此之外，较高码率的码字的打孔位置集合中多出的打孔位置用于传输冗余比特。通过这样的方式，可以实现分集增益，提高接收端设备的解码性能。

在本申请的技术方案中，在一种方案中，基于WLAN中原始码率为1/2的母码，给出其它更高码率的码字打孔图样。这些不同码率的打孔图样之间满足：一个较低码率对应的打孔图样的打孔位置集合，是一个较高码率对应的打孔图样的打孔位置集合的子集。这些更高码率的码字的打孔图样，不同于现有的WALN中针对这些码率规定的打孔图样。

以下将这个方案称为方案1。

在另一种方案中，基于WLAN中原始码率为1/2的母码码字，重用WLAN中其它码率(例如，2/3,3/4,5/6)的打孔图样，对该母码码字进行打孔，得到相应码率的码字作为基础码字，再对该基础码字对应的打孔图样通过逐步填补打孔位置，逐步得到更低码率的打孔图样。以下将这个方案称为方案2。

可以理解的是，方案1和方案2都是在码率为1/2的母码码字的基础上设计得到。

下面对方案1和方案2分别进行说明。

方案1

在码率为1/2的母码码字的基础上，设计得到多个更高码率下的码字各自的打孔图样，从而可以兼容多种码率。

具体地，将码率为1/2的母码码字作为基础码字，在一个打孔周期内，逐个搜索基础码字的打孔位置，使得这些打孔位置的码字比特被打掉之后，可以保证“d

由于不同码率的码字的打孔图样，就是通过在一个较低码率的码字的打孔图样的基础上增加打孔位置获得的，且不同打孔图样都可以保证“d

换句话说，一个高码率的码字的打孔图样，可以兼容低码率的码字的打孔图样。一个低码率的码字的打孔图样，通过填补高码率的码字的打孔图样的一些打孔位置获得。或者说，一个较低码率的码字的打孔图样的打孔位置集合，是一个高码率的码字的打孔图样的打孔位置集合的子集。

下面以卷积码的网格周期P＝30，码字比特周期2P＝60作为示例，对方案1进行举例说明。

可以理解的是，码字比特周期为60，则码字比特的位置索引的范围为0～59。按照上述扩展原则，可以得到表1所示的打孔方案。

表1

表1中，第一列为码率，自上而下，码率不断升高。第二列为打孔位置的索引。

可以看出，表1中给出了多个码率的打孔方案。一个较低码率的码字的打孔位置集合可以通过去掉一个较高码率的码字的打孔位置集合中的部分打孔位置而直接获得。换句话说，一个较低码率的码字的打孔位置集合是一个较高码率的码字的打孔位置集合的子集。或者说，一个较高码率的码字的打孔位置集合可以通过填补一个较低码率的码字的打孔位置集合中打孔位置获得。

应理解，在一个打孔周期内，确定了码字比特序列的打孔位置，即得到相应码率的打孔图样。因此，打孔图样可以通过打孔位置集合来表示。

在表1中，一个码率对应的打孔图样，是该码率在表1中对应的打孔位置，以及表1中位于该打孔位置之前的所有打孔位置组成的打孔位置集合。

例如，码率为0.5，0.5在表1的第二列无对应的索引，是指不需要对码字比特序列进行打孔，则码率为1/2。如上文所述，在WLAN中，码字比特序列的原始码率为1/2，输入一个长度为k的信息比特序列，编码器则输出长度为2k的码字比特序列。

又例如，码率为2/3(对应表1中的0.667)，2/3在表1的第二列对应的索引为35，则索引35即为第一打孔位置，索引35以及表1的第二列中位于索引35之前的所有索引构成码率为2/3的码字的打孔位置集合。因此，码率为2/3时对应的打孔位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35}。

又例如，码率为3/4(对应表1中的0.75)，3/4在表1的第二列对应的索引为53，则索引53为第一打孔位置，索引53以及表1的第二列中位于索引53之前的所有索引构成码率为3/4的码字的打孔位置集合。因此，码率为3/4时对应的打孔位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35,0,36,8,32,53}。

又例如，码率为5/6(对应表1中的0.833)，5/6在表1的第二列对应的索引为16，则索引16，以及表1的第二列中位于索引16之前的所有索引构成码率为5/6的码字的打孔位置集合。因此，码率为5/6时对应的打孔位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35,0,36,8,32,53,21,4,45,16}。

再例如，码率为0.938，0.938在表1的第二列对应的索引为56，则索引56，以及表1的第二列中位于索引56之前的所有索引构成码率为0.938的码字的打孔位置集合。因此，码率为0.938时对应的打孔位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35,0,36,8,32,53,21,4,45,16,28,24,48,56}。

可以看出，码率越高，打孔位置集合中包括的打孔位置越多。并且，高码率对应的打孔位置集合是在低码率的打孔位置集合的基础上扩展得到。换句话说，低码率对应的打孔位置集合，是在高码率对应的打孔位置集合中通过填补打孔位置得到的。

下面举例说明。

例如，如果发送端设备需要将码率从5/6降低为3/4，则第一码率为5/6，第二码率为3/4。码率5/6在表1中对应的第一打孔位置为16,第一打孔位置以及表1中位于第一打孔位置之前的所有打孔位置组成的第一打孔位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35,0,36,8,32,53,21,4,45,16}。码率3/4在表1中对应的第二打孔位置为53,第二打孔位置以及表1中位于第二打孔位置之前的所有打孔位置组成的第二打孔位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35,0,36,8,32,53}。

移除第一打孔位置集合中的最后4个打孔位置，可以得到第二打孔位置集合。或者说，在码率为3/4的码字的打孔位置集合中填补4个打孔位置{21,4,45,16}，可以得到码率为5/6的码字的打孔位置集合。

又例如，码率为2/3的码字的打孔位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35}。移除码率为3/4的码字的打孔位置集合中的最后5个打孔位置，即可得到码率为3/4的码字的打孔位置集合。

需要说明的是，表1是针对P＝30，2P＝60给出的。因此，如果编码后得到的码字的打孔位置为30个，则打孔之后码率为1。因此，表1中，最多的打孔位置为30个。

例如，对于原始码率为1/2的原始BCC码(也即，母码码字)，如果目标码率为2/3，则需要打掉表1中第二列前15个索引对应的码字比特，即{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35}。如果目标码率为3/4，则需要打掉表1中第二列前20个索引对应的码字比特，即{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35,0,36,8,32,53}。

可见，对于WLAN标准中定义的BCC码的打孔图样，如果网格周期为P，则码字比特周期为2P，则目标码率R＝P/2P-X，其中，X表示打孔的码字比特的数量。

上述表1中各码率对应的打孔图样，是在一个打孔周期内，逐个搜索优先的打孔位置，使得这些打孔位置的码字比特被打掉之后，可以保证“d

表2

下面举例说明方案1在IR-HARQ中的应用。

例如，发送端设备的首次数据传输采用的码率为5/6，则按照表1或表2所表示的打孔图样对码率为1/2的母码码字进行打孔，每个打孔周期打孔掉的码字比特的索引如表1或表2所示。具体地，码率为5/6时，打孔位置集合中包括24个索引，为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35,0,36,8,32,53,21,4,45,16}。

如果首次数据传输失败，发送端设备进行重传。假设重传采用的码率为2/3，则重传时，每个打孔周期需要传输的增量冗余比特数目为9个，具体的比特位置为{0,36,8,…,16}，即码率为5/6的打孔图样和码率为2/3的打孔图样之间的打孔位置。或者说，该9个增量冗余比特对应的码字比特位置为码率为2/3的打孔位置集合相对于码率为5/6的打孔位置集合的补集。

对于重传次数大于一次的情况，也是类似的。从表1或表2中可以发现，随着重传次数的增加，如果发送端设备采用的码率不断降低，低码率的打孔图样的打孔位置不断减少，增量冗余比特的数量不断增加。因此，信道编码率不断下降，可以提高接收端设备解码的成功率。此外，由于接收端设备解码的成功率提高，重传次数减少，重传时延降低。

方案2

采用WLAN标准中所支持的其它码率的打孔图样，对码率为1/2的母码码字进行打孔，得到其它码率(例如，2/3,3/4，5/6)的码字。再将该其它码率的码字作为基础码字，在一个打孔周期内，逐个搜索基础码字的打孔位置，使得这些打孔位置的码字比特被打掉之后，可以保证“d

下面举例说明。

例如，WLAN中除了原始码率1/2，还支持码率2/3,3/4，以及5/6，这些码率都是通过各自的打孔图样对母码码字通过打孔得到。其中，各码率对应的打孔图样如下：

码率为2/3，打孔图样为

码率为3/4，打孔图样为

码率为5/6，打孔图样为

采用上述3种码率之一的打孔图样，对码率为1/2的母码码字进行打孔，可以获得相应码率的码字。为了便于描述，将通过打孔获得的码率记作码率1，并将码率1对应的打孔位置集合记作打孔位置集合1。

可以理解的是，码率1可以为2/3,3/4，或者5/6。

在固定打孔位置集合1的基础上，进一步搜索新增的打孔位置，以获得高于码率1(也即，2/3)的码率，例如码率2。这些新增的打孔位置的码字比特被打孔之后，可以满足“d

可以发现，打孔位置集合2中包含了打孔位置集合1中的全部元素，除此之外，新增了一些打孔位置。

进一步地，在打孔位置集合2的基础上，进一步搜索新增的打孔位置，以获得高于码率2的码率，例如，码率3。这些新增的打孔位置的码字比特被打孔之后，可以满足“d

以此类推，可以进一步获得码率4，码率5….，以及更高码率对应的打孔位置集合。

本申请实施例中，通过以上扩展原则，以码率2/3,3/4，或者5/6作为基础码率，可以扩展得到高于基础码率的其它码率的打孔图样。

继续以卷积码的网格周期P＝30，码字比特周期2P＝60作为示例，对方案2进行举例说明。

可选地，在一个实施例中，以码率5/6对应的打孔图样

表3

表3中各码率的打孔图样对应的d

表4

可选地，在一个实施例中，以码率3/4对应的打孔图样

表5

表5中各码率的打孔图样对应的d

表6

可选地，在一个实施例中，以码率2/3对应的打孔图样

表7

表7中各码率的打孔图样对应的d

表8

需要说明的是，以上表3-表8中，码率1/2表示卷积码的原始码率。

下面举例说明方案2在IR HARQ的应用。

在方案2中，基于WLAN定义的码率为1/2的BCC码，按照上述3种打孔图样之一作为首次传输的打孔图样。若首次传输未正确解码，则基于首次传输的打孔图样，逐步按照优先级传输已打掉的码字比特。打孔位置的优先级的选取原则如上文所述，即在一个打孔周期内，逐个搜索优先打孔的码字比特位置，使得这些码字比特位置的码字比特被打孔掉可以保证该码率下的最小自由汉明距离最小，且最小自由汉明距离对应的码字比特数目最小。

例如，假设发送端设备首次数据传输的码率为5/6，则发送端设备对信息比特序列进行卷积编码，得到码率为1/2的BCC码，再根据码率R＝5/6对应的打孔图样对BCC码进行打孔，得到码率为5/6的码字序列。发送所述码率为5/6的码字序列。若首次传输未正确解码，则根据重传的目标码率，则按照表3或表4中所表示的不同码率的打孔图样，选择低于5/6的码率，以在重传中增加冗余比特的数量，使得信道编码率降低，提高接收端设备的解码成功率。

已知码率为5/6时的打孔位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35,0,36,8,32,53,21,4,45,16}，码率为2/3时的打孔位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35}，因此，码率从5/6降为2/3，增加的冗余比特的数量为9个，索引为{0,36,8,32,53,21,4,45,16}，也即表3或表4中，码率为5/6和码率为2/3对应的打孔位置之间的索引。

需要说明的是，在方案2中，由于各个码率的打孔图样重用了WLAN标准中采纳的打孔图样，因此，码率为5/6的BCC码的打孔周期为10个码字比特，具体参见上文图2和图3的说明，而表3或表4中的码字比特周期为60个码字比特。因此，将6个打孔周期为10个码字比特的码字序列拼起来，可以得到打孔周期为60个码字比特的码字序列，拼接后得到的码字序列中码字比特的索引从小到大依次为0,1,2,3,...,59。

类似地，码率为2/3的BCC码的打孔周期为4个码字比特，因此，将15个打孔周期为4个码字比特的码字序列拼起来得到打孔周期为60个码字比特的码字序列，。码率为3/4的打孔周期为6个比特，因此，将10个打孔周期为6个码字比特的码字序列拼起来得到打孔周期为60个码字比特的码字序列。

以上对方案1和方案2进行了详细说明。

从方案1和方案2中给出的表格可以发现，发送端设备的数据传输，从采用一个较高的码率到采用一个较低的码率，打孔位置不断减少，而冗余比特的位置不断在增加。当码字序列中包含的所有码字比特均已发送(也即，无打孔位置)，此时的码率为WLAN标准中定义的原始码率，即1/2。如果需要进一步降低码率，则需要通过重复操作重复码字序列中的部分码字比特。

进一步地，本申请还提供一种码字比特的重复方案，使得码率低于1/2，下文称为方案3。

方案3

以1/2作为基础码率，逐个搜索码字序列所包含的码字比特的优先重复位置，使得通过对码字序列中该重复位置的码字比特执行重复操作之后，可以满足“d

例如，在码率为1/2的母码码字所包含的码字比特中，逐个搜索优先重复位置，以使这些重复位置的码字比特被重复，可以获得更低的码率1，并可以满足“d

进一步地，在重复位置集合1的基础上，进一步搜索新增的重复位置，以获得低于码率1的码率，例如，码率2。重复这些新增的重复位置的码字比特，可以满足“d

以此类推，可以进一步获得码率3，码率4….，以及更低码率对应的重复位置集合。

以卷积码的网格周期P＝30，码字比特周期2P＝60为例，给出如表9所示的重复方案。

表9

其中，表9中i

表9中，从码率所在的列中任取一个数值作为第三码率，第三码率在i

下面对表9进行举例说明。

例如，码率1/2(对应表9中的0.5000)在i

码率0.4688在i

如果要获得更低的码率，例如，1/4，则重复位置集合为表9中i

表9中各码率的重复图样对应的d

表10

其中，表10中，“#rep”表示速率匹配的类型为重复(repetition)。此外，“#rep”所在列的元素表示重复位置的数量。i

例如，码率为1/2(对应表9中的0.5000)时，1/2无对应的重复位置，表示发送端设备对信息比特序列进行卷积编码，得到的原始码率为1/2，在这种情况下，无重复位置。或者说，发送端设备在发送码字序列时，没有执行重复操作。

码率为0.2521时，“#rep”所在列的元素为59，表示重复位置为59个，具体为0.2521对应的重复位置“43”，以及表10中位于重复位置的索引“43”之前的全部索引，即重复位置索引集合为{30,2,24,46,8,37,54，…,51,29,43}。

如果要获得更低的码率，例如，1/4，则重复位置集合为表9中的前60个索引{30,2，24，46,…,7}，具体为0.5对应的索引30和0.250对应的索引7，以及位于30和7之间的全部索引组成的集合。

以上对本申请提供的卷积码的速率匹配的方法进行了详细说明，在IR HARQ机制中，随着重传次数的增加，可以获得更多的增量冗余比特，从而使得码率不断降低，以提高接收端设备成功解码的概率，提升解码性能。

参见图6，图6为本申请提供的卷积码的编码和译码的流程图。

可选地，图6所示的流程图中由接收端设备执行的操作或处理，也可以由设置于接收端设备内的芯片或电路系统等执行。所述电路系统例如可以为集成电路、逻辑电路。所述芯片例如可以是片上系统(system on a chip,SoC)芯片、或者基带调制解调(modem)芯片等，本文不作限定。下文以接收端设备为例进行说明。

接收端设备可以为终端设备或者网络设备。应理解，本申请实施例中的接收端设备也即编码设备。例如，在上行传输中，发送端设备为终端设备，接收端设备为网络设备。在下行传输中，发送端设备为网络设备，接收端设备为终端设备。

601、发送端设备生成第一码率的第一码字。

下文将第一码字的打孔图样称为第一打孔图样，第一打孔图样包括第一打孔位置集合。

以上文表1的打孔方案为例，假设卷积码的网格周期P＝30，则码字比特周期为60。若第一码率为5/6，则第一打孔位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35,0,36,8,32,53,21,4,45,16}。

602、发送端设备发送第一码字。

接收端设备接收来自发送端设备的第一信道接收序列。

其中，步骤601和步骤602可以分别参见步骤510-520，不再赘述。

603、接收端设备确定第一信道接收序列对应的第一LLR，并采用第一打孔图样，对第一LLR进行译码。

步骤603中，接收端设备采用和发送端设备相同的打孔图样，对第一LLR序列进行译码。

604、接收端设备如果译码第一LLR成功，则输出译码结果。

可选地，如果接收端设备译码错误，则接收端设备向发送端设备发送重传指示信息，以请求发送端设备重传，如下文的步骤605-611。

605、接收端设备向发送端设备发送第一重传指示信息。发送端设备接收来自接收端设备的第一重传指示信息。

606、发送端设备生成第二码率的第二码字。

其中，第二码字的打孔图样(下文称为第二打孔图样)是根据第一码字的第一打孔图样获得的，第二打孔图样包括第二打孔位置集合，第二打孔位置集合为第一打孔位置集合的子集。

假设第二码率为3/4，则第二打孔位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35,0,36,8,32,53}。可见，相对于第一码字，第二码字的索引为21,4,45,16的码字比特不打孔，可以用于发送冗余比特。

和发送端设备发送第一码字所采用的第一码率相比，发送端设备发送第二码字所采用的第二码率降低，以提高接收端设备解码的成功率。

607、发送端设备发送第二码字。

接收端设备接收来自于发送端设备的第二信道接收序列。

608、接收端设备确定第二信道接收序列对应的第二LLR序列，并根据第二打孔图样对合并后的LLR序列进行译码。

其中，合并后的LLR序列是指将第一LLR序列和第二LLR序列合并得到的。具体地，第一LLR序列和第二LLR序列是按位合并的。其中，第二LLR序列和第一LLR序列的相同位置索引上的LLR值进行合并，不同索引位置上的LLR值继续保留。

例如，第一LLR序列长度为6，索引位置为1,2,3,4,5，其对应的LLR值分别为LLR

进一步地，如果接收端设备根据第二打孔图样对合并后的LLR序列译码成功，则输出译码结果。如果接收端设备根据第二打孔图样，对合并后的LLR序列译码失败，则执行下一次重传。以此类推，直到译码成功。或者，直至达到设定的最大重传次数，则接收端设备判定译码失败。

如果合并后的LLR序列解码失败，且未达到最大重传次数，则接收端设备请求发送端设备进行第二次重传。

609、接收端设备向发送端设备发送第二重传指示信息。

发送端设备接收来自接收端设备的第二重传指示信息。

610、发送端设备生成第三码率的第三码字。

在一种实现中，通过打孔方案降低码率，发送端设备可以采用方案1或方案2中的具体实现。其中，第三码率低于3/4，且第三码率大于1/2，则第三码字的第三打孔位置集合为第二打孔位置的子集。例如，第三码率为0.6,0.536等，第三码率对应的第三打孔位置根据表1可以确定。

在另一种实现中，如果发送端设备采用方案3的重复方案，则第三码率低于3/4，且可以低于1/2。

以表9为例，假设第三码率为0.25，则第三码字对应的第一重复位置包含表9中idx所在列的前60个索引，重复位置集合为{30,2,24,46，…,51,29,43,7}。

611、发送端设备发送第三码字。

接收端设备接收来自于发送端设备的第三信道接收序列。

612、接收端设备确定第三信道接收序列对应的第三LLR，并根据第一重复图样对合并后的LLR序列进行解码。

步骤612中，合并后的序列是对第一LLR序列，第二LLR序列以及第三LLR序列合并后得到的。其中，第一LLR序列，第二LLR序列以及第三LLR序列是按“位”合并的。

例如，第三LLR序列长度为6，索引位置为1,2,5,6,8，其对应的LLR值分别为LLR

以此类推，直至接收端设备解码成功，或者达到最大重传次数。

以上对本申请实施例进行了详细说明。

参见图7，图7示出了各实施例中各码率下的最小自由距离。其中，码率为1/2的曲线对应于方案1的打孔图样，码率为2/3、3/4和5/6曲线对应于方案2的打孔图样，而码率低于1/2的曲线对应于方案3的重复图样。

参见图8，图8示出了本申请提供的BCC码的速率兼容方案在各个码率下的差错控制性能。其中，纵坐标为BCC码在该码率下误帧率达到10

如图8所示，标注方案1的一条曲线代表采用上述方案1的打孔方案获得差错控制性能，标注方案2的3条曲线代表采用方案2的打孔方案获得的差错控制性能。码率低于1/2的情况下，标注方案3的曲线为采用方案3的重复方案获得差错控制性能。可以看出，采用本申请实施例提供的打孔方案或重复方案，各个码率下的FER达到10

图8中，5G LDPC的吞吐率如图5中的5G NR(BG1)或5G NR(BG2)对应的曲线所示。BG1是指LDPC码的基础矩阵的循环移位矩阵采用BG1矩阵，BG2是指LDPC码的基础矩阵的循环移位矩阵采用BG2矩阵。

应理解，BG表示基图(base graph)，可以用来表示循环移位矩阵的基矩阵。

图8中的信道可以为二进制输入加性高斯白噪声(binary input additive whiteGaussian noise,BAWAN)信道。

此外，“non ortho”是非正交(non-orthogonal)的简写。

以上对本申请的实施例进行了详细说明。下面介绍本申请的通信装置。

参见图9，图9为本申请提供的通信装置800的示意性框图。如图9所示，通信装置800包括处理单元810和收发单元820。

处理单元810，用于生成第二码字，所述第二码字的打孔图样是根据第一码字的打孔图样生成的，其中，所述第一码字的打孔图样包括第一打孔位置集合，所述第二码字的打孔图样包括第二打孔位置集合，所述第二打孔位置集合是所述第一打孔位置集合的子集；

收发单元820，还用于发送第二码字。

可选地，在一个实施例中，所述第一码字对应第一码率，所述第二码字对应第二码率，所述第一码率或所述第二码率分别为表A中的一个码率，所述第一打孔位置集合包括所述第一码率在所述表A中对应的第一打孔位置以及所述表A中位于所述第一打孔位置之前的所有打孔位置，所述第二打孔位置集合包括所述第二码率在所述表A中对应的第二打孔位置以及所述表A中位于所述第二打孔位置之前的所有打孔位置。其中，表A参见方法实施例的说明。

可选地，在一个实施例中，所述第一码率为5/6，所述第一打孔位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35,0,36,8,32,53,21,4,45,16}，所述第二码率为3/4，所述第二打孔位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35,0,36,8,32,53}；或者，

所述第一码率为5/6，所述第一打孔位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35,0,36,8,32,53,21,4,45,16}，所述第二码率为2/3，所述第二位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35}；或者，

所述第一码率为3/4，所述第一打孔位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35,0,36,8,32,53}，所述第二码率为2/3，所述第二打孔位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35}。

可选地，在一个实施例中，所述处理单元610，还用于在发送所述第二码字之前，对所述信息比特序列进行卷积编码，得到码率为1/2的所述母码码字；以及，根据所述第一打孔位置集合对应的打孔图样对所述母码码字进行速率匹配，得到所述第一码字；

所述收发单元620，还用于输出所述第一码字。

可选地，在一个实施例中，所述第一码字对应第一码率，所述第二码字对应第二码率，所述第一码率和所述第二码率分别为表B中的一个码率，所述第一打孔位置集合包括所述第一码率在所述表B中对应的第一打孔位置以及所述表B中位于所述第一打孔位置之前的所有打孔位置，所述第二打孔位置集合包括所述第二码率在所述表B中对应的第二打孔位置以及所述表B中位于所述第二打孔位置之前的所有打孔位置。其中，表B参见方法实施例的说明。

可选地，在一个实施例中，所述第一码字对应第一码率，所述第二码字对应第二码率，所述第一码率和所述第二码率分别为表C中的一个码率，所述第一打孔位置集合包括所述第一码率在所述表C中对应的第一打孔位置以及所述表C中位于所述第一打孔位置之前的所有打孔位置，所述第二打孔位置集合包括所述第二码率在所述表C中对应的第二打孔位置以及所述表C中位于所述第二打孔位置之前的所有打孔位置。其中，表C参见方法实施例的说明。

可选地，在一个实施例中，所述第一码字对应第一码率，所述第二码字对应第二码率，所述第一码率和所述第二码率分别为表D中的一个码率，所述第一打孔位置集合包括所述第一码率在所述表D中对应的第一打孔位置以及所述表D中位于所述第一打孔位置之前的所有打孔位置，所述第二打孔位置包括所述第二码率在所述表D中对应的第二打孔位置以及所述表D中位于所述第二打孔位置之前的所有打孔位置。其中，表D参见方法实施例的说明。

可选地，在一个实施例中，所述收发单元620还用于输出第三码率的第三码字，所述第三码字是根据重复图样对母码码字执行重复操作得到的，所述母码码字是对信息比特序列进行卷积编码得到的，所述第三码率为所述表E中的一个码率，所述重复操作的重复位置为所述第三码率在所述表E中对应的第一重复位置以及所述表E中位于所述第一重复位置之前的所有重复位置。其中，表E参见方法实施例的说明。

可选地，收发单元820也可以由发送单元或接收单元代替。例如，收发单元820在执行发送的动作时，可以由发送单元代替。收发单元820在执行接收的动作时，可以由接收单元代替。

可选地，通信装置800可以为发送端设备，或者，通信装置800可以为发送端设备内部具有实现各方法实施例的功能的器件、模块等。

在一种实现中，通信装置800为上述各方法实施例中的发送端设备，通信装置800可以具有各方法实施例中发送端设备的任意功能。在这种情况下，处理单元610可以为处理器，收发单元820可以为收发器。收发器具体可以包括接收机和发射机。其中，接收机用于执行接收的功能，发射机用于执行发射的功能。

可选地，在另一种实现中，通信装置800可以为发送端设备中的电路系统。在这种情况下，处理单元810可以为芯片、逻辑电路、集成电路、处理电路或片上系统(systemonchip,SoC)芯片等，收发单元820可以为通信接口，所述通信接口可以为接口电路、输入输出接口等。

在以上各实施例中，处理单元810的功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。

例如，处理单元810可以包括一个或多个处理器，所述一个或多个处理器用于读取并执行存储器中保存的计算机程序或指令，使得通信装置800执行各方法实施例中由发送端设备执行的操作和/或处理。其中，所述存储器位于所述一个或多个处理器之外。

进一步地，处理单元810还可以包括一个或多个存储器，所述一个或多个处理器以及所述一个或多个存储器通过电路/电线连接，所述一个或多个处理器可以读取所述一个或多个存储器中存储的计算机程序或指令，使得通信装置800执行本申请各方法实施例中由发送端设备执行的操作和/或处理。

又例如，处理单元810为处理器，收发单元820可以为接口电路。其中，接口电路用于接收计算机代码或指令，并传输至所述处理器，所述处理器执行所述计算机代码或指令，使得通信装置800执行本申请各方法实施例中由发送端设备执行的操作和/或处理。

参见图10，图10为本申请提供的通信装置900的示意性框图。如图10所示，通信装置900包括处理单元910和收发单元920。

收发单元920，用于接收来自发送端设备的第二信道接收序列；

处理单元910，根据第二打孔图样，对合并后的LLR序列进行解码，其中，所述合并后的LLR序列是对第一LLR序列和第二LLR序列进行合并得到的，其中，第一LLR对应第一信道接收序列，第一LLR序列对应发送端设备的第一码字，第二LLR序列对应发送端设备的第二码字，第二码字的第二打孔图样包括第二打孔位置集合，第一码字的第一打孔图样包括第一打孔位置集合，第二打孔位置集合是第一打孔位置集合的子集。

可选地，在一个实施例中，第一码字对应第一码率，第二码字对应第二码字，所述第一码率或所述第二码率分别为表A中的一个码率，所述第一打孔位置集合包括所述第一码率在所述表A中对应的第一打孔位置以及所述表A中位于所述第一打孔位置之前的所有打孔位置，所述第二打孔位置集合包括所述第二码率在所述表A中对应的第二打孔位置以及所述表A中位于所述第二打孔位置之前的所有打孔位置。其中，表A参见方法实施例的说明。

可选地，在一个实施例中，所述第一码率为5/6，所述第一打孔位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35,0,36,8,32,53,21,4,45,16}，所述第二码率为3/4，所述第二打孔位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35,0,36,8,32,53}；或者，

所述第一码率为5/6，所述第一打孔位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35,0,36,8,32,53,21,4,45,16}，所述第二码率为2/3，所述第二位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35}；或者，

所述第一码率为3/4，所述第一打孔位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35,0,36,8,32,53}，所述第二码率为2/3，所述第二打孔位置集合为{59,31,11,39,51,19,3,43,23,15,47,55,27,7,35}。

可选地，在一个实施例中，处理单元910，还用于对所述信息比特序列进行卷积编码，得到码率为1/2的所述母码码字；以及，根据第一打孔位置集合对应的打孔图样对所述母码码字进行速率匹配，得到所述第一码字；

收发单元920，还用于发送所述第一码字。

可选地，在一个实施例中，所述第一码字对应第一码率，所述第二码字对应第二码率，所述第一码率和所述第二码率分别为表B中的一个码率，所述第一打孔位置集合包括所述第一码率在所述表B中对应的第一打孔位置以及所述表B中位于所述第一打孔位置之前的所有打孔位置，所述第二打孔位置集合包括所述第二码率在所述表B中对应的第二打孔位置以及所述表B中位于所述第二打孔位置之前的所有打孔位置。其中，表B参见方法实施例的说明。

可选地，在一个实施例中，所述第一码字对应第一码率，所述第二码字对应第二码率，所述第一码率和所述第二码率分别为表C中的一个码率，所述第一打孔位置集合包括所述第一码率在所述表C中对应的第一打孔位置以及所述表C中位于所述第一打孔位置之前的所有打孔位置，所述第二打孔位置集合包括所述第二码率在所述表C中对应的第二打孔位置以及所述表C中位于所述第二打孔位置之前的所有打孔位置。其中，表C参见方法实施例的说明。

可选地，在一个实施例中，所述第一码字对应第一码率，所述第二码字对应第二码率，所述第一码率和所述第二码率分别为表D中的一个码率，所述第一打孔位置集合包括所述第一码率在所述表D中对应的第一打孔位置以及所述表D中位于所述第一打孔位置之前的所有打孔位置，所述第二打孔位置包括所述第二码率在所述表D中对应的第二打孔位置以及所述表D中位于所述第二打孔位置之前的所有打孔位置。其中，表D参见方法实施例的说明。

可选地，所述收发单元920，还用于在所述处理单元910对所述合并后的LLR序列译码成功的情况下，输出译码结果。

可选地，在一个实施例中，收发单元920还用于在所述处理单元910对第一LLR序列译码失败的情况下，发送重传指示信息，以及接收来自发送端设备的第二信道接收序列。

可选地，在一些实施例中，处理单元910，还用于生成第三码率的第三码字，其中，所述第三码字是根据重复图样对母码码字执行重复操作得到的，所述母码码字是对信息比特序列进行卷积编码得到的，所述第三码率为表E中的一个码率，所述重复操作的重复位置为第三码率在表E中对应的第一重复位置以及表E中位于第一重复位置之前的所有重复位置，表E参见方法实施例的说明；

以及，收发单元920，还用于发送第三码字。

可选地，收发单元920也可以由发送单元或接收单元代替。例如，收发单元920在执行发送的动作时，可以由发送单元代替。收发单元920在执行接收的动作时，可以由接收单元代替。

可选地，通信装置900可以为接收端设备，或者，通信装置900可以为接收端设备内部具有实现各方法实施例的功能的器件、模块等。

在一种实现中，通信装置900为上述各方法实施例中的接收端设备，通信装置900可以具有各方法实施例中接收端设备的任意功能。在这种情况下，处理单元910可以为处理器，收发单元920可以为收发器。收发器具体可以包括接收机和发射机。其中，接收机用于执行接收的功能，发射机用于执行发射的功能。

可选地，在另一种实现中，通信装置900可以为接收端设备中的电路系统。在这种情况下，处理单元910可以为芯片、逻辑电路、集成电路、处理电路或片上系统(systemonchip,SoC)芯片等，收发单元920可以为通信接口，所述通信接口可以为接口电路、输入输出接口等。

在以上各实施例中，处理单元910的功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。

例如，处理单元910可以包括一个或多个处理器，所述一个或多个处理器用于读取并执行存储器中保存的计算机程序或指令，使得通信装置900执行各方法实施例中由接收端设备执行的操作和/或处理。其中，所述存储器位于所述一个或多个处理器之外。

进一步地，处理单元910还可以包括一个或多个存储器，所述一个或多个处理器以及所述一个或多个存储器通过电路/电线连接，所述一个或多个处理器可以读取所述一个或多个存储器中存储的计算机程序或指令，使得通信装置900执行本申请各方法实施例中由发送端设备执行的操作和/或处理。

又例如，处理单元910为处理器，收发单元920可以为接口电路。其中，接口电路用于接收计算机代码或指令，并传输至所述处理器，所述处理器执行所述计算机代码或指令，使得通信装置900执行本申请各方法实施例中由接收端设备执行的操作和/或处理。

可选的，上述各装置实施例中的存储器与存储器可以是物理上相互独立的单元，或者，存储器也可以和处理器集成在一起。

此外，本申请还提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机指令，当计算机指令在计算机上运行时，使得计算机执行本申请提供的卷积码的速率匹配的方法中由发送端设备执行的操作和/或处理。

本申请还提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机指令，当计算机指令在计算机上运行时，使得计算机执行本申请提供的卷积码的速率匹配的方法由接收端设备执行的操作和/或处理。

本申请还提供一种计算机程序产品，所述计算机程序产品包括计算机代码或指令，当所述计算机代码或指令在计算机上运行时，本申请方法实施例的卷积码的速率匹配的方法被实现。

本申请还提供一种计算机程序产品，所述计算机程序产品包括计算机代码或指令，当所述计算机代码或指令在计算机上运行时，本申请方法实施例的卷积码的速率匹配的方法被实现。

本申请还提供一种通信装置，包括处理器和接口电路，所述接口电路用于接收计算机代码或指令，并传输至所述处理器，所述处理器用于运行所述计算机代码或指令，使得所述通信装置执行本申请提供的卷积码的速率匹配的方法中由发送端设备执行的操作和/或处理。

本申请还提供一种通信装置，包括处理器和接口电路，所述接口电路用于接收计算机代码或指令，并传输至所述处理器，所述处理器用于运行所述计算机代码或指令，使得所述通信装置执行本申请提供的卷积码的速率匹配的方法中由接收端设备执行的操作和/或处理。

本申请还提供一种芯片，所述芯片包括一个或多个处理器。所述一个或多个处理器用于执行存储器中存储的计算机程序，以执行任意一个方法实施例中由发送端设备执行的操作和/或处理。其中，所述存储器独立于所述芯片之外而设置。

进一步地，所述芯片还可以包括一个或多个通信接口。所述一个或多个通信接口可以是输入输出接口、接口电路等。进一步地，所述芯片还可以包括一个或多个所述存储器。

本申请还提供一种芯片，所述芯片包括一个或多个处理器。所述一个或多个处理器用于执行存储器中存储的计算机程序，以执行任意一个方法实施例中由接收端设备执行的操作和/或处理。其中，所述存储器独立于所述芯片之外而设置。

进一步地，所述芯片还可以包括一个或多个通信接口。所述一个或多个通信接口可以是输入输出接口、接口电路等。进一步地，所述芯片还可以包括一个或多个所述存储器。

本申请还提供一种无线通信系统，包括本申请实施例中的发送端设备和接收端设备。可选地，所述发送端设备和接收端设备中的一个为网络设备(例如，基站)，另一个为终端设备。

本申请实施例中的处理器可以是集成电路芯片，具有处理信号的能力。在实现过程中，上述方法实施例的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。处理器可以是通用处理器、数字信号处理器(digital signal processor,DSP)、专用集成电路(application specific integrated circuit,ASIC)、现场可编程门阵列(fieldprogrammable gate array,FPGA)或其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。本申请实施例公开的方法的步骤可以直接体现为硬件编码处理器执行完成，或者用编码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。

本申请实施例中的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(read-only memory,ROM)、可编程只读存储器(programmable ROM,PROM)、可擦除可编程只读存储器(erasablePROM，EPROM)、电可擦除可编程只读存储器(electrically EPROM,EEPROM)或闪存。易失性存储器可以是随机存取存储器(random access memory,RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(static RAM，SRAM)、动态随机存取存储器(dynamic RAM,DRAM)、同步动态随机存取存储器(synchronousDRAM,SDRAM)、双倍数据速率同步动态随机存取存储器(double data rate SDRAM,DDRSDRAM)、增强型同步动态随机存取存储器(enhanced SDRAM,ESDRAM)、同步连接动态随机存取存储器(synchlink DRAM,SLDRAM)和直接内存总线随机存取存储器(direct rambusRAM,DRRAM)。应注意，本文描述的系统和方法的存储器旨在包括但不限于这些和任意其它适合类型的存储器。

在本说明书中使用的术语“单元”、“系统”等用于表示计算机相关的实体、硬件、固件、硬件和软件的组合、软件或执行中的软件。例如，部件可以是但不限于，在处理器上运行的进程、处理器、对象、可执行文件、执行线程、程序和/或计算机。通过图示，在计算设备上运行的应用和计算设备都可以是部件。一个或多个部件可驻留在进程和/或执行线程中。部件可位于一个计算机上和/或分布在两个或更多个计算机之间。此外，这些部件可从上面存储有各种数据结构的各种计算机可读介质执行。部件可根据具有一个或多个数据分组(例如，来自与本地系统、分布式系统和/或网络间的另一部件交互的二个部件的数据，例如，通过信号与其它系统交互的互联网)的信号通过本地和/或远程进程来通信。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器、随机存取存储器、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。