磁存储器件及其形成方法

技术领域

本申请的实施例涉及磁存储器件及其形成方法。

背景技术

磁随机存取存储器(MRAM)提供与易失性静态随机存取存储器(SRAM)相当的性能，并具有与易失性动态随机存取存储器(DRAM)相当的功耗。与非易失性存储器(NVM)闪存相比，MRAM提供了更快的访问时间，并且随时间经历最小的退化，而闪存只能重写有限的次数。MRAM的一种类型是自旋转移扭矩磁随机存取存储器(STT-MRAM)。STT-MRAM利用至少部分由通过MTJ驱动的电流写入的磁隧道结(MTJ)。MRAM的另一种类型是自旋轨道扭矩(SOT)MRAM(SOT-MRAM)，其通常所需的开关电流比STT-MRAM低。

发明内容

本申请的实施例提供一种磁存储器件，包括：自旋霍尔电极(SHE)，所述SHE包括自旋霍尔金属；磁隧道结(MTJ)堆叠件，设置在所述SHE上方，所述MTJ包括与所述SHE接合的合成反铁磁自由层，所述合成反铁磁自由层包括第一磁层、第二磁层和插入在所述第一磁层和所述第二磁层之间的间隔层；第一导线，耦合至所述SHE的第一端；以及第二导线，耦合至所述SHE的第二端。

本申请的实施例提供一种磁存储器件，包括：自旋霍尔电极(SHE)；以及顶部钉扎的磁隧道结(MTJ)堆叠件，设置在所述SHE上方，所述MTJ堆叠件包括：间隔层，插入在所述MTJ堆叠件的第一自由层和所述MTJ堆叠件的第二自由层之间，所述第一自由层和第二自由层通过反铁磁配置而磁耦合，参考层结构，设置在所述第二自由层上方，以及阻挡层，插入在所述第二自由层和所述参考层结构之间。

本申请的实施例提供一种方法，包括：在互连件的层间电介质上沉积自旋霍尔金属层；沉积磁隧道结(MTJ)膜堆叠件的一系列的层，所述沉积包括：在所述自旋霍尔金属上方沉积合成反铁磁的自由层结构，在所述自由层结构上方沉积阻挡层，以及在所述阻挡层上沉积参考层结构；将所述MTJ膜堆叠件图案化成至少一个MTJ柱；以及对于所述至少一个MTJ柱中的每个，将所述自旋霍尔金属层图案化为自旋霍尔电极。

本申请的实施例提供了具有用于SOT-MRAM的合成自由层的磁隧道结。

附图说明

当结合附图阅读时，根据以下详细描述可以最好地理解本公开的各方面。注意，根据工业的标准实践，各种部件未按比例绘制。实际上，为了清楚起见，可以任意地增加或减小各种部件的尺寸。

图1-图3是根据一些实施例的SOT-MRAM单元的示意图。

图4A、图4B和图4C是根据各种实施例的MTJ膜堆叠件的示意图。

图5是根据一些实施例的SOT-MRAM器件的截面图。

图6至图21是根据一些实施例的用于形成SOT-MRAM器件的中间步骤。

图22是根据一些实施例的SOT-MRAM器件的截面图。

图23是根据一些实施例的SOT-MRAM器件的立体图。

图24是根据一些实施例的SOT-MRAM器件的电路图。

图25示出了根据一些实施例的SOT-MRAM单元的操作。

具体实施方式

以下公开提供了用于实现本发明的不同部件的许多不同的实施例或示例。下面描述组件和布置的特定示例以简化本公开。当然，这些仅是示例，而无意于进行限制。例如，在下面的描述中，在第二部件之上或上的第一部件的形成可以包括其中第一和第二部件直接接触形成的实施方式，并且还可以包括其中在第一部件和第二部件之间形成附加部件的实施方式，使得第一和第二部件可以不直接接触。另外，本公开可以在各个示例中重复参考数字和/或字母。该重复是出于简单和清楚的目的，并且其本身并不指示所讨论的各种实施例和/或配置之间的关系。

此外，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以容易地描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。另外，术语“由...制成”可以表示“包含”或“由...组成”。此外，在随后的制造工艺中，在所描述的操作之中/之间可能存在一个或多个附加操作，并且操作顺序可以改变。在本公开中，短语“A、B和C之一”是指“A、B和/或C”(A、B、C，A和B，A和C，B和C，或A、B和C)，除非另有说明，否则不表示来自A的一个元素、来自B的一个元素和来自C的一个元素。关于一个实施例描述的材料、配置、尺寸、工艺和/或操作可以在其他实施例中采用，并且可以省略其详细说明。

实施例在MTJ膜堆叠件中使用合成自由层，而不是单层自由层。合成自由层包括由间隔层隔开的一对磁层。当电流流过自旋霍尔电极以在自由层上感应SOT时，所产生的磁场会从x轴倾斜。当自旋霍尔电极的方向固定时，该倾斜可用于切换自由层磁化而无需外部磁场，并且无需手动倾斜自旋霍尔电极或MTJ椭圆图案。

自旋扭矩传递磁随机存取存储器(STT-MRAM)是用于CMOS集成电路(IC)的下一代存储技术之一。但是，诸如低级高速缓存之类的快速访问应用程序需要较快的速度，并且写入速度比读取速度要慢得多。用于中央处理单元(CPU)和/或微控制器(MCU)的缓存应用程序还需要低功耗。然而，STT-RAM在写入操作期间需要大量电流来改变磁化状态。STT-MRAM单元通常包括磁隧道结(MTJ)膜堆叠件，该堆叠件具有自由磁层、参考或钉扎磁层以及由非铁磁材料(例如MgO)制成的隧道阻挡层。自由层是具有两个在能量上等效的磁态的磁层，其中自由层中的磁化平行于或反平行于参考层的磁化。通过施加垂直于MTJ膜堆叠件的电流，可以改变自由磁层的磁取向(扭矩)，从而将数据写入STT-MRAM单元。

相比之下，自旋轨道转移(或自旋轨道扭矩)(SOT)磁性开关具有在写入电流和速度上提供数量级改进的潜力。SOT在高速、低功耗内存高速缓存方面具有广阔的应用前景。

在SOT-MRAM中，使用由与MTJ膜堆叠件相邻的电流流动引起的自旋轨道相互作用效应来切换MTJ膜堆叠件的自由磁层的磁矩。该电流可以在自旋霍尔电极(SHE)中流动。操纵自由磁层会导致整个自由磁层的电阻发生变化，这可用于确定单元中的数据值。可以仅使用自旋轨道相互作用效应来切换自由磁层的磁矩，或者可以使用效应的组合来切换自由磁层的磁矩。

存在三种通用类型的SOT-MRAM，它们根据MTJ堆叠件的形状和方向相对于流过自旋霍尔电极的电流而变化。需要磁场来使用SOT切换自由层的磁矩，并且该磁场可以在内部产生，也可以在外部产生。由于使用外部生成的场需要复杂性、空间和功率，外部生成的SOT-MRAM器件是不理想的。x型SOT-MRAM具有在x方向上拉长的MTJ膜堆叠件和与通过自旋霍尔电极的电流平行的磁矩，并且通常需要外部产生的磁场，该磁场正交于自旋霍尔电极中电流的平面。y型SOT-MRAM具有在y方向上伸长的MTJ膜堆叠件和与通过自旋霍尔电极的电流方向垂直但在同一平面上的磁矩。z型SOT-MRAM具有通常为圆形(尽管可能为椭圆形)的MTJ膜堆叠件和与通过自旋霍尔电极的电流平面正交的磁矩。

不同类型的SOT-MRAM器件中的每一种都具有某些优点和缺点。x型SOT-MRAM是理想的，因为它需要最少的功率运行，并且占用的空间最少，但是，这通常需要外部产生的磁场来辅助自由层切换。为了消除对外部产生的磁辅助场的需要，已经尝试了对x型SOT MRAM的设计进行各种更改。换句话说，进行这种改变是为了提供内部生成的辅助场。在一个这样的变化中，通常将最长轴与x轴对齐并与通过自旋霍尔电极的电流成一直线的MTJ堆叠件倾斜或绕z轴旋转，而电流通过自旋霍尔电极的磁场仍然沿着x轴，从而产生具有x和y分量大小的磁矩。可以实现在0°和90°之间的任何旋转角度，并且在一些实施例中，尽管可以使用其他角度，但是旋转角度可以在约5°和45°之间。这些复杂的场可用于切换自由层，而无需外部助手场。但是，由于MTJ堆叠件旋转，因此占用了更多空间，因此降低了内存密度。

如上所述，本文公开的实施方式使用合成自由层，该合成自由层包括由间隔层隔开的两个磁层。这种布置提供了一个从x轴偏移的磁矩，同时包含x和y量值，而无需围绕z轴旋转MTJ堆叠件，从而提供了比某些器件更大的存储密度。所产生的磁矩可以通过自旋轨道扭矩进行切换，而无需外部磁辅助场。

尽管本公开总体上涉及x型SOT-MRAM，但是本文讨论的某些方面可以转移到其他类型的SOT-MRAM器件。

图1示出了根据本公开的一些实施例的SOT-MRAM单元90(参见图3)的SOT-MRAM功能元件的示意图。这些元件可以包括底部电极5、自旋霍尔电极10、MTJ膜堆叠件100，在MTJ膜堆叠件100上方的可选的覆盖层70以及在覆盖层70上方的顶部电极75。层可包括包含不同材料的多个子层，这将在下面详细讨论。自旋霍尔电极10用作自旋轨道相互作用有源层，以对MTJ膜堆叠件100提供感应影响。

尽管对于本文所讨论的各种实施例，MTJ膜堆叠件100和自旋霍尔电极10的基本结构是相同的，但是可以使用在不同层中使用的材料及其各自的晶体结构上不同的几种配置。合成自由层30设置在自旋霍尔电极10上方，阻挡层40设置在合成自由层30上方，并且参考层结构50设置在阻挡层40上方。反铁磁层60设置在参考层结构50上方。在一些实施例中，覆盖层70可以设置在反铁磁层60上。参考层结构50可以包括参考层52和钉扎层56，在参考层52和钉扎层56之间插入有间隔件。在一些实施例中，反铁磁层60可以用作钉扎层而不是单独的钉扎层56。图1中所示的布置被认为是“顶部钉扎”器件，因为钉扎层位于MTJ堆叠件100的顶部上。

参考图1，使用自旋轨道相互作用效应来切换合成自由层30的磁矩。在一些实施例中，仅使用自旋轨道相互作用效应来切换合成自由层30的磁矩。在其他实施例中，使用效果的组合来切换合成自由层30的磁矩。例如，使用自旋传递扭矩作为主要作用来切换合成自由层30的磁矩，该主要作用可以由自旋轨道相互作用引起的扭矩来辅助。在其他实施例中，主要切换机制是由自旋轨道相互作用引起的扭矩。在这样的实施例中，包括但不限于自旋转移扭矩的另一效应可以帮助切换。

自旋霍尔电极10可以形成在可选的底部电极5上。底部电极5可以包括Ta、TiN、TaN、Ru、Au、W或Cu的一层或多层。可以通过任何合适的工艺来沉积底部电极5，例如在Cu底部电极5的情况下通过金属镶嵌，或者在W底部电极5的情况下通过沉积金属塞。在底部之间插入可选的缓冲层7。电极5和自旋霍尔电极10可包括薄沉积的绝缘材料层，例如沉积至2埃至9埃之间的厚度的氧化镁。

如上所述，自旋霍尔电极10是具有强自旋轨道相互作用并且可以用于切换合成自由层30的磁矩的自旋轨道有源界面。自旋霍尔电极10用于产生自旋轨道磁场H

对于自旋霍尔电极10的自旋霍尔效应，在自旋霍尔电极10的平面中(即，平面内电流，基本在图1中的xy平面中)驱动电流Jc。换句话说，垂直于包括自旋霍尔电极10和合成自由层30的膜的堆叠方向(即，垂直于表面的法线，图1中的z方向)驱动电流Jc。具有垂直于电流方向(y方向)的特定取向的自旋的电荷载流子累积在自旋霍尔电极10的表面上。这些自旋极化的载流子中的大部分扩散到合成自由层30中。如上所述，由于合成自由层30的磁化强度上的扭矩T等于磁化强度T。因此，由于磁化强度上的扭矩等于磁化强度上的有效磁场，因此自旋累积等效地在合成自由层30上产生了磁场H

合成自由层30是具有可切换的磁矩的数据存储层。在SOT-MRAM单元90的MTJ膜堆叠件100内，合成自由层30用作状态保持层，并且其磁态确定SOT-MRAM单元90的状态。合成自由层30是可控制的(例如，通过控制在自旋霍尔电极10中流动的电流)，并且通过以这种方式控制合成自由层30的磁矩，可以将SOT-MRAM单元90的电阻设为处于高电阻状态或低电阻状态。SOT-MRAM单元90是处于高电阻状态还是低电阻状态取决于合成自由层30和参考层结构50的自旋极化的相对取向(关于参考的更多细节，请参见下文)。

合成自由层30、阻挡层40和参考层结构50的以下描述对于参照图4A、图4B和图4C更详细讨论的所有实施例是通用的。各种实施例的关于图4A、图4B和图4C的讨论详细阐述了关于图1所讨论的细节。

合成自由层30可以由一种或多种铁磁材料形成，例如钴铁硼(CoFeB)、钴/钯(CoPd)、钴铁(CoFe)、钴铁硼钨(CoFeBW)、铁硼(FeB)、Co、其合金等或其组合，以及一种或多种非铁磁材料，例如W、Ta、Mo、Cr、Ru等或其组合。通过包括至少两层铁磁材料例如铁氧体将合成自由层30设置为反铁磁。FL132和FL236由非铁磁材料的间隔层34隔开。例如，第一磁层FL132可以通过RKKY(Ruderman-Kittel-Kasuya-Yosida)耦合而耦合至第二磁层FL236。当间隔层34在一定厚度范围内时，耦合将是反铁磁性的。当这样的合成自由层以反铁磁性操作时，它可以被称为合成反铁磁性自由层。例如，间隔层34可以包括W、Ta、Mo、Cr或Ru。

随着间隔层34的厚度增加，FL132和FL236之间的磁耦合从平行切换为反平行，然后又回到平行，依此类推。因此，如果间隔层34的厚度太薄，则耦合将是平行的(或铁磁的)，但是如果间隔层34的厚度较厚，则FL132和FL236之间的磁耦合可能是反平行(或反铁磁)。随着间隔层34的厚度增加，当间隔物大于约25埃和约30埃时，第一磁层FL132和第二磁层FL236之间的耦合强度(无论是铁磁性的还是反铁磁性的)减小并且有效地去耦。用于反铁磁耦合的间隔层34的有效厚度根据FL132、间隔层34和FL236的材料而变化。下面讨论几个实施例。例如，在一些实施例中，诸如当间隔层34是W并且FL132和FL236是CoFeB时，间隔层34可以在约4埃和约8埃之间，例如在约5埃和约7埃之间。尽管可以考虑其他值(取决于用于间隔层34的材料)，但是可以使用。第一磁层FL132和第二磁层FL236可以具有特定的晶体结构，该特定的晶体结构与间隔层34一起增强或减小它们的反铁磁效应。例如，在一些实施例中，FL132和FL236可以具有相同的晶体结构，例如面心立方(fcc)、体心立方(bcc)或六边形最密堆积(hcp)，以及在其他晶体中在实施例中，FL132可以具有一种晶体结构，而FL236可以具有另一种晶体结构。在这样的实施例中，间隔层34可以用作FL132和FL236之间的结构阻挡层，使得FL132和FL236中的每个的晶体结构可以不同。

FL132层的厚度可以在约0.5nm至2.5nm之间，FL232层的厚度可以在约1.0nm至2.5nm之间。合成自由层30的总厚度可以在约1.5nm至约5.0nm之间。

在一些实施例中，阻挡层40由一种或多种材料形成，例如氧化镁、氧化铝(AlOx)(例如，Al2O3)、MgAl2O4、甚至半金属等，或它们的组合。在一些实施例中，阻挡层40的材料包括沉积为具有特定晶体结构(例如bcc、fcc或hcp结构)的晶体材料，而在其他实施例中，阻挡层40的材料可以非晶沉积。在一些实施例中，可以沉积阻挡层40的材料以具有与合成自由层30的FL236相同的晶体结构。在一些实施例中，阻挡层40可以具有在约0.5nm与约1.5nm之间的厚度。在一些情况下，控制阻挡层40的厚度可以控制MTJ膜堆叠件100的电阻(RMTJ)。例如，较厚的阻挡层40可以增加MTJ膜堆叠件100的电阻。通过控制MTJ膜堆叠件100的电阻RMTJ以匹配连接到SOT-MRAM单元90的电路的寄生电阻，可以改善SOT-MRAM单元90的电阻。这种方式可以增加可读取SOT-MRAM单元90的操作条件的范围。阻挡层40可以足够薄，使得电子能够隧穿穿过阻挡层40。

参考层结构50可以是类似于合成自由层30的合成反铁磁结构。但是，参考层结构50的磁矩不变。参考层结构50可以由与如上所述的合成自由层30相同的任何材料制成，并且可以具有与合成自由层30相同的材料组成。在一些实施例中，参考层结构50包括一个或多层磁性材料。在一些实施例中，参考层结构50包括参考层RL 52，参考层RL 52可以包括Co、Fe、Ni、CoFe、NiFe、FeB、CoFeB、CoFeBW、其合金等或其组合。在一些实施例中，参考层结构50还可包括钉扎层PL 56，其还可包括Co、Fe、Ni、CoFe、NiFe、FeB、CoFeB、CoFeBW、其合金等或它们的组合，并且可以与RL 52的材料不同或可以不相同。在RL 52和固定层56之间插入间隔层54。间隔层54可以由任何合适的非铁磁材料制成，例如Cu、Cr、Ru、Ir、Rh、Re、V、Nb、W、Ta、Mo等或其组合。参考层结构50的每一层包括沉积的晶体材料以具有特定的晶体结构，例如fcc、bcc或hcp结构。在一些实施例中，参考层RL 52的材料可以被沉积为具有与阻挡层40相同的晶体结构类型。在一些实施例中，间隔层54可以用作物理屏障，使得钉扎层56可以具有与参考层52不同的晶体结构类型。在一些实施例中，参考层52的厚度在从约2nm至约5nm；间隔层54的厚度在约0.2nm至约1.5nm的范围内。固定层56的厚度在约2nm至约5nm的范围内。在一些实施例中，可以省略钉扎层56，并且反铁磁层60可以用作钉扎层56。

反铁磁(AFM)层60是用于在固定方向上钉扎参考层结构50的磁化方向的硬偏置层，并且可以称为钉扎层。AFM层60和参考层结构50可以一起避免产生可能干扰SOT-MRAM单元90或相邻的SOT-MRAM单元90的合成自由层30的杂散场。钉扎参考层结构的磁化方向参考图50或参考层52允许SOT-MRAM单元90通过改变合成自由层30相对于参考层52的磁化方向而在低电阻状态和高电阻状态之间切换。AFM层60可以是一种或多种具有反铁磁特性的金属的层。例如，AFM层60可以由沉积成具有fcc的晶体结构的铂锰(PtMn)、铱锰(IrMn)、铁锰(FeMn)或其组合制成。在一些实施例中，AFM层60可具有介于约10nm与约30nm之间的厚度。在一些实施例中，较厚的AFM层60可以具有更强的反铁磁特性，或者可以更坚固地抵抗外部磁场或热波动。

覆盖层70可以是单层或多层结构，其用于在后续工艺期间保护覆盖层70下方的层。在一些实施例中，覆盖层70还可以用于提供顶部电极，以用于连接到其上的通孔或金属线。覆盖层70可以由非铁磁材料形成，例如Cu、Ru、Cr、Pt、W、Ta、Mo、Ti、TaN、TiN等或它们的组合。在一些实施例中，覆盖层70可以包括将另一非铁磁材料层夹在中间的两个非铁磁材料层，诸如Cu、Ru、Cr、Pt、W、Ta、Mo、Ti、TaN、TiN中的另一个或类似物。例如，在一些实施例中，覆盖层可以包括夹在两层Ru之间的Ta或Ti。覆盖层70的厚度可以在约3nm至约10nm之间，但是可以想到其他厚度。在使用多个层作为覆盖层70的实施例中，每个层可以在约1nm至约5nm之间。

单独的顶部电极75可以设置在覆盖层70上。顶部电极75可用于提供与耦合至MTJ膜堆叠件100的顶部的导电图案的电连接。顶部电极75可以使用任何合适的材料制成，例如钛、氮化钛、钽、氮化钽、钨等或其组合。覆盖层70和/或顶部电极75一起可以被称为层80。

图2示出了根据本公开的实施例的SOT-MRAM单元90的简化的俯视示意图。为了清楚起见，一些元件已被省略或简化。MTJ膜堆叠件100被示出为在x-y平面中具有椭圆形状，其中椭圆的长轴平行于x轴。底部电极5被示出在MTJ膜堆叠件100的任一侧上并且被定位成使得从底部电极5中的一个到其他的底部电极5(由箭头92示出)流动的电流也平行于x轴流动。由于合成自由层30的反铁磁布置，FL134的磁矩94可以从x轴固有地旋转约5°至约45°之间的角度θ1。FL236的磁矩96也可以从x轴旋转角度θ2，该角度可以在约5°至约45°之间。由于磁矩94和磁矩96相对于x轴的偏移，电流Jc可以给出自旋轨道扭矩以在没有外部场的情况下切换合成自由层30。偏移磁矩94和偏移磁矩96产生x和y分量，并且y分量有助于在没有外部场的情况下进行切换。MTJ膜堆叠件100的长轴保持平行于x轴，而不是通过MTJ膜堆叠件100的旋转来使旋转的磁矩发生，从而不需要额外的横向空间来实现本文公开的实施例。

图3示出了根据本公开的实施例的SOT-MRAM单元90的简化示意图。在下面的实施例中，可以采用关于附图1描述的使用相似参考文献描述的材料、配置、尺寸、工艺和/或操作，并且可以省略其详细说明。

在一些实施例中，自旋霍尔电极10的一端耦合至开关器件(例如，场效应晶体管(FET))，在本文中称为FET110。在一些实施例中，自旋霍尔电极10为通过一个或多个导电图案(例如通孔，布线，导线和/或焊盘)耦合至FET 110(或FET1)的漏极(或源极)，并且FET的栅极耦合至通过一个或多个导电图案的字线WL1120。FET1的源极(或漏极)通过一个或多个导电图案耦合至源极线SL1125。自旋霍尔电极10的另一端耦合至另一开关器件【例如，场效应晶体管(FET)】，在本文中也称为FET 110(或FET2)。在一些实施例中，自旋霍尔电极10通过一个或多个导电图案耦合至FET2的漏极(或源极)，并且FET2的栅极通过一个或多个导电图案耦合至字线WL2120。FET2的源极(或漏极)通过一个或多个导电图案耦合至源极线SL2125。

MTJ膜堆叠件100沿垂直方向(膜堆叠方向)(Z方向)布置在自旋霍尔电极10上方。位线160通过一个或多个导电图案电耦合至MTJ膜堆叠件100的顶部。

在一些实施例中，MTJ膜堆叠件100可以被倒置并且自旋霍尔电极10可以被布置在MTJ膜堆叠件100上方。在这样的实施例中，可以省略覆盖层70，并且顶部电极75(参见图1)可以变成底部电极5，而底部电极5可以变成顶部电极75。MTJ膜堆叠件100的合成自由层30可以设置在倒置MTJ膜堆叠件100的顶部。布线布置可以保持相同，FET1 FET 110的漏极(或源极)通过导电图案耦合至自旋霍尔电极10的一端，而FET2 FET 110的漏极(或源极)通过导电图案耦合至自旋霍尔电极10的另一端。类似地，位线160可以通过一个或多个导电图案耦合至MTJ膜堆叠件100的现在的底部。参照图1，将MTJ膜堆叠件100倒置并将自旋霍尔电极放置在倒置的MTJ膜堆叠件100上使得顶部电极75现在位于底部；AFM层60位于顶部(现在是底部)电极75上方；参考层结构50位于AFM层60上方；阻挡层40位于参考层结构50上方；自由层30位于阻挡层40上方；自旋霍尔电极10位于自由层30上方；位于自旋霍尔电极10上方的是底部(现在是顶部)电极5，其分别在自旋霍尔电极10的任一端连接到FET 110。

使用如图3所示的元件的布置，SOT-MRAM单元90可以实现x型存储元件，而无需使用外部场来辅助切换合成自由层30且无需旋转MTJ膜堆叠件100。另外，通过利用SOT-MRAM单元90而不是STT-MRAM单元，功率需求较小，从而也可以减小FET 110(FET1和FET2)的晶体管尺寸。在一些实施例中，SOT-MRAM器件300的面积大小可以是同类型的SRAM器件的面积大小的大约50％至75％，并且与STT-MRAM器件的大小大约相同，同时需要更少的功率，从而提供更快的切换，并且寿命更长(切换周期数增加)。

如果字线WL1120被正偏置并且字线WL2被正偏置，则FET 110(FET1和FET2)的栅极将被导通。然后，电流Jc可以在一个方向上流过自旋霍尔电极10，从而引起合成自由层30改变磁化方向。如果电流方向反向，则电流Jc可以沿相反方向流过自旋霍尔电极10，从而引起合成自由层30沿相反方向改变磁化强度。但是，如果晶体管FET 110(FET1或FET2)中的任何一个未导通，那么电流将不会流过自旋霍尔电极10，并且可以在位线160处通过MTJ膜堆叠件100进行读取操作。读取和写入操作将在下面更详细地讨论。

图4A、图4B和图4C示出了根据各种实施例的MTJ膜堆叠件100的各种配置。自旋霍尔电极10是自旋轨道有源层，其引起与合成自由层30的强自旋轨道相互作用。

在图4A中，自旋霍尔电极10具有fcc的晶体结构，而阻挡层40可以具有bcc或无定形的晶体结构。合成自由层30的第一层FL132具有遵循自旋霍尔电极10的晶体结构。间隔层34可以用作FL132层的晶体结构(遵循自旋霍尔电极10的晶体结构)和FL236层(其允许FL236层与阻挡层40的晶体结构匹配)之间的结构屏障。间隔层34可以是非晶的，也可以具有bcc的晶体结构。然后，FL236层可具有bcc的晶体结构。阻挡层40可以是bcc或无定形的，并且参考层结构50的参考层52也可以是bcc。参考层结构50的间隔层54可以是hcp(例如，如果是Ru)或fcc(例如，如果是Ir)，并且参考层结构50的钉扎层56可以是fcc或bcc。AFM 60可以是fcc。

自旋霍尔电极10的材料可以由铂、钯、金、钽、钨、它们的组合或其他合适的材料形成，并且可以形成为具有约3nm至约10nm之间的厚度。尽管可以设想并可以使用其他值。合成自由层30的FL132可以由CoFeB、CoFe、FeB或NiFe形成，并且可以在约0.5nm至约2.5nm之间，但是可以设想并可以使用其他值。合成自由层30的间隔层34可以由W、Ta、Mo、Cr等或其组合形成，并且可以具有大约3埃至15埃之间的厚度(该厚度取决于所使用的材料，并且如上所讨论的，其尺寸被设计成维持FL132和FL236之间的反铁磁耦合)。阻挡层40可以由结晶氧化镁或非晶氧化铝(例如，AlOx)或其他合适的材料形成，并且可以具有在约0.5nm与约1.5nm之间的厚度。在一些实施例中，参考层结构50的参考层52可以由CoFeB、FeB、Co和CoFe的组合形成。例如，CoFeB的层可以接触阻挡层40，并且CoFe的层形成在CoFeB的层上并且与参考层结构50的间隔层54接合。CoFeB的层可以在约1.5nm和1.5nm之间。参比层52的总厚度在约3.5nm和约3.5nm之间，并且CoFe层可以在约0.5nm和约1.5nm之间，参考层52的总厚度在约2nm和约5nm之间。参考结构50的间隔层54可以由Ru或Ir制成，并且可以具有在约2埃与约15埃之间的厚度。参考层结构50的钉扎层56可以由CoFe或CoFe和Co的组合制成，并且可以具有在大约2nm与大约4nm之间的总厚度。尽管CoFe通常具有bcc晶体结构，但是例如当AFM层60由铂锰形成时，该结构可被上覆的AFM层60的结构影响而具有fcc晶体结构。AFM层60可以由任何合适的材料形成，例如铂锰、铱锰或铁锰，并且可以具有约10nm至约30nm之间的厚度。MTJ膜堆叠件100的总厚度可以在约20nm至约35nm之间。

在图4B中，自旋霍尔电极10具有bcc的晶体结构，并且可以与阻挡层40(bcc)的晶体结构匹配。在一些实施例中，阻挡层40可以是非晶的。合成自由层30的第一层FL132具有遵循自旋霍尔电极10的晶体结构。间隔层34可以是非晶的，也可以具有bcc的晶体结构。FL236层可具有bcc的晶体结构。阻挡层40可以是bcc或无定形的，并且参考层结构50的参考层52也可以是bcc。参考层结构50的间隔层54可以是hcp(例如，如果是Ru)或fcc(例如，如果Ir)，并且参考层结构50的钉扎层56可以是fcc或bcc。AFM 60可以是fcc。因为FL132和FL236的晶体结构可以与阻挡层40的晶体结构相同，所以结构一致性提高了读取操作期间MTJ膜堆叠件100的磁阻比。

磁阻比(MR比)是等于自由层和参考层组合的反平行电阻(Rap)减去自由层和参考层组合的平行电阻(Rp)除以自由层和参考层组合的并联电阻(Rp)的电阻之比。MR比＝(Rap–Rp)/Rp。

自旋霍尔电极10的材料可以由钨、钽、铂、其他合适的材料或其组合形成，并且可以形成为具有大约3nm至大约10nm之间的厚度，尽管其他值为考虑并且可以使用。可以使用与以上针对图4A列出的材料和构造相似的材料和构造来形成其余层。

在图4C中，间隔层34由Ru制成，从而增强了FL132和FL236之间的反铁磁耦合。更大的反铁磁耦合减小了写入电流，因此可以使用更小的写晶体管。但是，Ru可能与B发生负作用，从而降低了合成自由层30中的反铁磁耦合。因此，在图4C中，间隔层34夹在CoFe的两个薄层之间，CoFe的两个薄层之间被夹在CoFeB的两个薄层之间。因此，FL132包括与自旋霍尔电极10接合的CoFeB层(层32B)，然后在CoFeB上的CoFe层(层32A)与合成自由层30的间隔层34接合。FL236为以相反的方式形成CoFe层(层36A)，该CoFe层与间隔层34接合，然后在CoFe层上形成CoFeB层(层36B)。在FL132中，CoFeB层32B可具有约0.4nm至2.4nm之间的厚度，CoFe层32A可具有约0.1nm至约0.4nm之间的厚度，并且FL132的总厚度可在约0.5nm和约2.5nm之间。在FL236中，CoFe层36A可具有约0.1nm至约0.4nm的厚度，CoFeB层36B可具有约0.9nm至约2.4nm的厚度，并且FL236的总厚度可在约1nm和约2.5nm之间。

类似于以上关于图4A和其他地方描述的，阻挡层40可以是bcc，并且参考层结构50的参考层52也可以是bcc。参考层结构50的间隔层54可以是hcp，参考层结构50的钉扎层56可以是fcc或bcc。AFM 60可以是fcc。

仍参考图4C，自旋霍尔电极10的材料可以由铂、钨、钽、钯、金形成，并且可以形成为具有约3nm至约10nm之间的厚度，但是也可以考虑并可以使用其他值。可以使用与以上针对图4A列出的材料和构造相似的材料和构造来形成其余层。

图5、图21和图22是根据各种实施例的SOT-MRAM器件300的部分的示意性截面图。SOT-MRAM器件300的所图示的层的一些方面可以被平坦化为这些横截面图，并且应当理解的是，某些层实际上可以存在于其他横截面中。图23是图5、图21和图22所示的SOT-MRAM器件的三维表示。图24是与图5、图21和图22所示的那些实施例一致的电路图。

在以下实施例中可以采用关于图1至图3描述的材料、配置、尺寸、工艺和/或操作，并且可以省略其详细说明。大体上参考图5、图14和图15，在一些实施例中，SOT-MRAM器件包括具有多布线层结构的分层结构。在一些实施例中，多层布线层结构包括“Mx”(x＝0、1、2、3、…)金属布线层，其位于布置在基板上方的各个水平处；以及“Vy”(y＝0、1、2、3、…)通孔(触点)将My金属布线层连接到My+1金属布线层。金属布线层包括嵌入在介电材料层中的金属线。通孔包括嵌入在分隔相邻金属布线层的层间电介质(ILD)材料中的导电塞。出于说明和标记的目的，以“A”结尾的元素对应于x＝0、y＝0的水平，以“B”结尾的元素对应于x＝1、y＝1的水平，以结尾的元素“C”对应于x＝3、y＝3的水平，依此类推。在一些实施例中，偶数金属布线层沿一个方向(例如，X)延伸，而奇数金属布线层沿与一个方向交叉的另一方向(例如Y)延伸。在一些实施例中，金属布线的间距通常可以随着水平的增加而增加。例如，级别M3和M4中的金属布线间距可以相同，并且在M5中或更高级别中用于金属布线的间距可以相同，并且可以大于在M3和M4中用于金属布线的间距。

在一些实施例中，金属布线和通孔由铝、钴、铜、铜合金、钨、钛、氮化钛、钽、氮化钽、其合金等或它们的组合中的一种或多种制成。通孔还可以包括围绕通孔的侧面并且由钛、氮化钛、钽、氮化钽、氮化钨、钌、铑、铂、其他贵金属、其他难熔金属中的一层或多层形成的阻挡层或粘合材料层、其氮化物，其组合等。

在一些实施例中，ILD层由任何合适的介电材料形成，包括例如氮化物(诸如氮化硅)、氧化物(诸如氧化硅、SiOC和SiOCN)、SiCN、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、掺硼的磷硅酸盐玻璃(BPSG)等或其组合。

接触塞118通过介电层104将FET 110的源极区112S或漏极区112D连接到M0金属布线层(例如，导线130A)。源极线SL1125在M0金属布线中层110并耦合至FET 110(FET1)的源极区112S。源极线SL2125位于M0金属布线层中，并且耦合至FET 110(FET2)的源极区域112S。FET 110(FET1)的漏极区112D耦合至SOT感应结构10的一端。FET 110(FET2)的漏极区112D耦合至SOT感应结构10的另一端。位线BL 160在上方MJ金属堆叠件100中的MTJ膜堆叠件100被耦合至MTJ膜堆叠件100的顶部。字线WL1被耦合至FET 110(FET1)的栅电极，字线WL2被耦合至FET 110(FET2)的栅电极。

还应当理解，图5中的示意图仅是一个实施例的图示，并且可以在不脱离本公开的精神的情况下进行改变。例如，应当理解，可以根据需要包括多个中间层以容纳任何期望的布线布局。特别地，当将特定元件描述为在特定金属布线层中时，本公开内容设想在所描述的金属布线层之间可以插入任何期望数量的金属布线层。例如，在一个元素被描述为在M2金属布线层中并且另一元素被描述为在M3金属布线层中的情况下，在M2金属布线层和M3金属布线之间可以存在任意数量的金属布线层。此外，如上所述，可以形成MTJ膜堆叠件100，使得SOT感应结构10设置在MTJ膜堆叠件100的上方。

在一些实施例中，FET 110是平面FET、鳍式FET或环绕栅FET。电极80耦合至FET110的漏极区域112D，而FET 110的源极区域112S耦合至源极线SL125。在一些实施例中，源极区域112S由两个相邻的FET 110共享(参见图22)。在一些实施例中，一对FET 110(FET1和FET2)由伪栅极结构121与另一对FET 110(例如，在图5的MC2中)分开。字线WL 120耦合至FET 110的栅极，并且切换电流是否可以从源极线SL 125穿过MTJ膜堆叠件100流向位线BL160。

参照图5，示出了SOT-MRAM器件300的两个SOT-MRAM单元90，包括MC1和MC2。如图5所示，相邻的SOT-MRAM单元90的源极区域112S可以由伪栅极结构121分隔，类似于通过伪栅极结构121对FET 110(FET1和FET2)的漏极区域112D的分隔。在一些实施例中，两个相邻的SOT-MRAM单元90可以共享公共源极区112S(例如，参见图22)。

自旋霍尔电极10可以设置在M1金属布线层中，并且可以耦合至MC1的每个FET 110的漏极区112D(或源极区)。MTJ膜堆叠件100可以设置在V1层中的自旋霍尔电极10上，例如在V1层的底部V1A中。通孔126B可以将MTJ膜堆叠件100的顶部连接到M2金属布线层中的位线BL160。源极线SL1和源极线SL2可以设置在M0金属布线层中，并且可以耦合至每个FET110(分别为FET1和FET2)的源极区域112S(或漏极区域)。字线WL1和字线WL2分别连接到每个FET 110(分别为FET1和FET2)的栅电极。这些连接可以通过另一截面中的通孔和布线图案进入金属布线层。如图5所示，源极线(例如，SL1和SL2)分别指向Y方向，并且沿X方向具有小的横截面。

在一些实施例中，MTJ膜堆叠件100、自旋霍尔电极10、源极线SL 125和位线BL 160可各自下移金属布线层或上移一个或多个金属布线层。

图6至图21示出了图5的SOT-MRAM器件300的形成中的中间步骤。可用于形成SOT-MRAM器件300的各种结构和元件的材料已在上文中进行了描述，而未在其中描述重复。

图6示出了根据一些实施例的衬底102和形成在衬底102上的多个FET 110的截面图。FET 110是SOT-MRAM器件300的随后形成的SOT-MRAM单元90的部分。图6中示出了一些示例性FET110。衬底102可以是半导体衬底，例如硅、掺杂或未掺杂、或绝缘体上半导体(SOI)衬底的有源层。半导体衬底可以包括其他半导体材料，例如锗；一种化合物半导体，包括碳化硅、砷化镓、磷化镓、氮化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括硅锗(SiGe)、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或其组合。也可以使用其他衬底，例如多层或梯度衬底。

在一些实施例中，FET 110是鳍式场效应晶体管(FinFET)，其包括鳍(或沟道区)116、栅极结构114、以及源极区112S和漏极区112D。如图6所示，鳍116形成在基板102上并且可以包括与基板102相同的材料或不同的材料。在一些实施例中，可以在一些鳍116之间形成伪鳍(未示出)以提高工艺均匀性。栅极结构114形成在多个鳍116上并且在垂直于鳍116的方向上延伸。在一些实施例中，可以在栅极结构114的侧壁上设置间隔件(图中未示出)。栅极结构121可以形成在一些栅极结构114之间以提高工艺均匀性。在一些实施例中，伪栅极结构121可以被认为是“伪晶体管”或“伪FinFET”。一些栅极结构114用作SOT-MRAM器件300中的字线(在下文中更详细地描述)，并且相应地被标记为“WL”，例如“WL2”。源极区112S和漏极区112D形成在栅极结构114的任一侧上的鳍116中。源极区112S和漏极区112D可以是例如鳍116的注入区或在其中生长的外延材料。在图6所示的实施例中，每个鳍116的一侧与源极区112S相邻，每个鳍116的另一侧与漏极区112D相邻。

图中所示的FET 110是代表性的，为了清楚起见，FET 110的某些部件可能已从图中省略。在其他实施例中，诸如鳍116、伪鳍、栅极结构114、伪栅极结构21、源极区域112S、漏极区域112D或其他部件的部件的布置、配置、尺寸或形状可以与所示的不同。在其他实施例中，FET 110可以是另一种类型的晶体管，例如平面晶体管。

在图7中，根据一些实施例，介电层104形成在衬底102上方并且被图案化以暴露源极区112S和漏极区112D。介电层104可以覆盖FET 110，并且在一些实施例中可以被认为是层间介电层(ILD)。介电层104可以由任何合适的介电材料形成，包括例如上面列出的用于ILD的任何材料。可以使用任何可接受的沉积工艺来形成介电层104，诸如旋涂、物理气相沉积(PVD)、化学气相沉积(CVD)等或其组合。在一些实施例中，介电层104可以是低k介电材料，例如，介电常数(k值)低于约3.0的介电材料。

介电层104可以被图案化以形成开口106，该开口106暴露出源极区112S和漏极区112D，以便随后形成接触插塞118(见图3)。可以使用适当的光刻和蚀刻工艺来图案化介电层104。例如，可以在介电层104上形成光致抗蚀剂结构(未示出)并对其进行图案化。可以通过使用图案化的光致抗蚀剂结构作为蚀刻掩模来蚀刻介电层104来形成开口106。介电层104可以使用适当的蚀刻工艺例如湿蚀刻工艺或干蚀刻工艺进行蚀刻。

转向图8，根据一些实施例，形成接触塞118以形成与源极区112S和漏极区112D的电连接。在一些实施例中，通过沉积延伸到开口106中的阻挡层(未单独示出)、在阻挡层上方沉积导电材料、以及执行诸如化学机械抛光(CMP)工艺的平坦化工艺或研磨工艺以去除覆盖导电阻挡层和导电材料的多余部分来形成接触塞118。可以使用诸如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、镀覆等的适当工艺来形成接触塞118的阻挡层或导电材料。如果使用阻挡层，则阻挡层可以由任何合适的材料形成，例如TiN、Ti、TaN、Ta等或其组合。

转到图9，形成导线130A以电连接接触塞118并在SOT-MRAM器件内提供电布线。导线130A可以形成在形成在介电层104上方的介电层128A内。介电层128A可以是与以上针对介电层104(参见图7)所述的那些材料相似的材料，并且可以使用类似的方法沉积。在一些实施例中，电介质层128A可以被认为是金属间电介质层(IMD)。

可以使用诸如镶嵌、双镶嵌、电镀、沉积等或其组合的适当技术来形成导线130A。在一些实施例中，通过首先沉积介电层128A并图案化介电层128A以形成开口(例如，使用适当的光刻和蚀刻工艺)，然后用导电材料填充介电层128A中的开口来形成导线130A。例如，可以通过在图案化的介电层128A上沉积可选的毯式阻挡层(未单独示出)，在毯式阻挡层之上沉积导电材料，并执行诸如CMP工艺的平坦化工艺来形成导线130A。研磨工艺以去除覆盖导电阻挡层和导电材料的多余部分。阻挡层或导电材料可以类似于上面针接合触塞118(参见图8)所述的那些，并且可以使用类似的技术来沉积。在一些实施例中，例如，如果使用双大马士革工艺来形成接触塞118和导线130A，则可以在同一步骤中沉积接触塞118和导线130A的导电材料。

在一些实施例中，通过首先在电介质层104和接触插塞118上沉积可选的毯式阻挡层、在毯式阻挡层之上沉积导电材料、然后图案化阻挡层和导电材料来形成导线130A(例如，使用适当的光刻和蚀刻工艺)以形成导线130A。介电层128A可以沉积在导线130A上，并且执行平坦化工艺以暴露导线130A。

在图10中，根据一些实施例，在电介质层124A内形成通孔126A，以形成与导线130A的电连接。在一些实施例中，首先在导线130A和介电层128A上方形成介电层124A。介电层124A可以是与以上针对介电层104所述的材料类似的材料，并且通孔126A可以使用与以上针接合触插塞118所述的工艺和材料类似的工艺和材料形成。在一些实施例中，可以使用单镶嵌工艺由铜、钨或氮化钛形成在SOT感应结构10下形成的通孔126A，并且可以用作SOT感应结构10的底部电极5(见图1)。如上面关于接触塞118所讨论的，还可以使用可选的阻挡层，以防止接触塞118的材料扩散到周围的介电层124A。在一些实施例中，在M0层与V0层之间包括另外的布线层，V0层表示紧接在随后形成的SHE 10下方的层。重复形成导线和通孔的工艺以形成期望数量的金属布线层。

如图10所示，在形成通孔126A之后，可以形成自旋霍尔电极10。在一些实施例中，通孔126A可以用作底部电极5(在其他附图中，例如图1中示出)。在一些实施例中，可以使用任何合适的工艺，例如通过CVD、PVD等及其组合，在通孔126A上方形成缓冲层7(见图1)。在利用缓冲层的实施例中，缓冲层可以包括沉积至约0.2至0.9nm之间的厚度的MgO等。可以使用以上关于导线130A的形成所讨论的技术来形成底部电极5。

在形成缓冲层7(如果使用)之后，可以形成自旋霍尔电极10。使用诸如以上关于图1讨论的那些工艺和材料来形成自旋霍尔电极10。在一些实施例中，在沉积自旋霍尔电极10之后，如下所述，依次沉积MTJ膜堆叠件100而不会破裂。在沉积可选缓冲层7、自旋霍尔电极10和MTJ膜堆叠件100的整个沉积工艺中均保持真空。

参照图11，根据图4A，图4B和图4C所示的实施例，在诸如图1所示的连续层中沉积MTJ膜堆100。在自旋霍尔电极10上形成用于MTJ膜堆叠件100的层，包括合成自由层30、阻挡层40、参考层结构50和AFM层60。可以接下来形成层80，其可以包括覆盖层70和顶部电极75(见图1)。在一些实施例中，顶部电极75可以形成为硬掩模层95的部分。在一些实施例中，硬掩模层95可以包括复合膜堆叠件，该复合膜堆叠件包括金属层和在金属层上方的介电层。可以使用任何适当的工艺来沉积硬掩模层95，并且可以由任何适当的材料(例如，氮化硅)或导电金属层(例如，钽、钨、氮化钛等)的第一层和诸如氮化硅的电介质的第二层或它们的组合来形成硬掩模层95。如下所述，当使用硬掩模层95来成形MTJ膜堆叠件100时，硬掩模层95的电介质层可能会被大量消耗，剩余的金属层可以用作顶部电极75。可以通过合适的膜形成方法形成MTJ膜堆叠件100、层80和硬掩模层95中的每个，方法包括包括溅射是物理气相沉积(PVD)；分子束外延(MBE)；脉冲激光沉积(PLD)；原子层沉积(ALD)；电子束(电子束)外延；化学气相沉积(CVD)；或进一步包括低压CVD(LPCVD)、超高真空CVD(UHVCVD)、减压CVD(RPCVD)的衍生的CVD工艺；电镀或其任何组合。

参照图12，对硬掩模层95进行图案化以保护SOT-MRAM器件300的要形成MTJ膜堆叠件100的柱的区域。可以通过任何合适的工艺，例如通过光刻工艺来完成图案化。

图13示出了在图案化MTJ膜堆叠件100之后的SOT-MRAM器件300。可以通过任何合适的工艺，例如通过使用干蚀刻工艺，例如通过反应性离子蚀刻(RIE)和/或离子束蚀刻(IBE)，用合适的蚀刻剂蚀刻通过每个连续的层，来对MTJ膜堆叠件100进行图案化。在一些实施例中，可以通过蚀刻工艺或通过随后的去除工艺去除全部或部分硬掩模层95。如上所述，在一些实施例中，在蚀刻期间介电层可以完全或大部分被消耗，而下面的金属层可以保留以用作顶部电极75或顶部电极75的部分。硬掩模层95是金属层，硬掩模层95可以在蚀刻工艺之后保留并且可以保留在最终的器件结构中。在图案化MTJ膜堆叠件100之后，每个MTJ膜堆叠件100的横截面可具有锥形形状或台面形状。而且，如图2所示，每个MTJ膜堆叠件100在俯视图中可以具有椭圆形状，其具有长轴，该长轴平行于x轴并且平行于自旋霍尔电极10中的电流流动方向。与将MTJ膜堆叠件100绕z轴旋转的情况相比，以其长轴平行于x轴的方式对MTJ膜堆叠件100进行图案化允许更大的存储密度。

然而，因为MTJ膜堆100利用了合成自由层30，所以合成自由层30的自然磁矩绕着z轴旋转，使得它相对x轴成歪斜，而x轴平行于通过自旋霍尔电极10的电流方向。如上所述，这不需要旋转MTJ膜堆叠件100。由于偏斜的磁矩，合成自由层30的切换可以通过自旋轨道完成仅扭矩，无需外部磁场。

在图14中，共形绝缘层210被沉积以封装图案化的MTJ膜堆叠件100并且位于自旋霍尔电极10上方。共形绝缘层210可以由任何合适的绝缘材料形成，例如氮化物，例如氮化硅、碳化硅等或其组合。共形绝缘层210可以通过任何适当的沉积工艺形成，例如包括溅射的物理气相沉积(PVD)；分子束外延(MBE)；脉冲激光沉积(PLD)；原子层沉积(ALD)；电子束(电子束)外延；化学气相沉积(CVD)等。

在图15中，接着可以在自旋霍尔电极10上和MTJ膜堆叠件100上沉积掩模215。掩模215可以包括任何合适的光敏材料，并且可以使用任何合适的工艺来沉积，包括旋涂或其他工艺。在一些实施例中，掩模215可以包括非光敏材料，并且可以通过在掩模215之上的单独形成的光掩模来图案化，该掩模用于蚀刻掩模215。

在图16中，对掩模215进行图案化以保护自旋霍尔电极10的剩余区域。可以使用可接受的光图案化技术来对掩模215进行图案化，该技术可以应用于掩模215本身，或者应用于分离的上覆掩模，然后使用该掩模来蚀刻掩模215。

在图17中，蚀刻绝缘层210和自旋霍尔电极10以形成自旋霍尔电极10的形状和结构。自旋霍尔电极10可以通过任何合适的工艺来图案化，例如通过使用干蚀刻工艺，用合适的蚀刻剂蚀刻穿过每个连续的层。缓冲层7(如果使用的话)也可以使用掩模215蚀刻，使得缓冲层7具有与自旋霍尔电极10相同的形状和足迹。

在一些实施例中，可以在例如图案化MTJ膜堆叠件100和自旋霍尔电极10之前或之后执行退火。可以在约350℃至约425℃之间的温度下执行退火且可以使用其他值。另外，退火可以在约1e-7Torr和约1e-6Torr之间的真空下并且可选地在磁场的存在下进行。例如，可以在约0.5特斯拉至约5特斯拉的原位平面(水平)磁场中执行退火，以设置AFM 60。

在图18中，在对自旋霍尔电极10进行图案化之后，去除掩模215。例如，可以通过灰化工艺或湿蚀刻来去除掩模215。接下来，沉积ILD 128B。ILD 128B可以沉积在自旋霍尔电极10和MTJ膜堆叠件100上方并围绕其周围。在所示的实施例中，ILD 128B的上部表示为ILD124B，或者可以在单独的工艺中沉积其他ILD层(ILD 124B)。可以在沉积之后通过平坦化工艺(诸如通过CMP工艺)使ILD 124B平坦化，以去除在沉积之后可以能ILD 124B的上表面中的MTJ膜堆叠件100的突起。

根据一些实施例，在图19至图20中示出了替代工艺。在所示的工艺中，层80仅是覆盖层70，并且已经被如此重新标记。在所示的工艺中形成单独的顶部电极75。可以在ILD124B中形成开口，并且在开口中沉积金属的顶部电极75。在一些实施例中，顶部电极75可以是单个金属层，并且在其他实施例中，顶部电极可以是多层结构，例如上面所指出的。在一些实施例中，顶部电极75可以利用TiN插塞、W插塞或单镶嵌形成的Cu插塞。可以通过任何合适的工艺来沉积顶部电极75，诸如通过包括溅射的物理气相沉积(PVD)；分子束外延(MBE)；脉冲激光沉积(PLD)；原子层沉积(ALD)；电子束(电子束)外延；化学气相沉积(CVD)等。在图20中，顶部电极75金属被平坦化以使顶部电极75的上表面与ILD 124B的上表面齐平。

图21示出了根据图18的处理工艺的实施例，但是，应当理解，图21及以后的附加示出的特征可以集成到图19和图20所示的实施例中，例如通过沉积额外的ILD 124B层，然后进行相应操作。例如，在形成ILD 124B之后，可以使用与上述接触插塞118类似的工艺根据需要形成穿过ILD 124B的附加通孔(例如，图21中的通孔126B)，以电耦合至MTJ膜堆叠件100的顶部。在一些实施例中，通孔126B可以接触顶部电极75(其可以形成为硬掩模95的部分)，而在其他实施例中，通孔126B可以用作顶部电极75的部分，但是，通孔126B不延伸穿过覆盖层70，该覆盖层70保留作为对MTJ膜堆叠件100的保护。

在图21中，导线130C形成为电连接通孔126B，并在SOT-MRAM器件300中提供到位线160的电布线。导线130C可以形成在内，介电层128C形成在ILD 124B上方。介电层128C可以是与上面针对介电层104所述的材料类似的材料，并且可以使用与介电层104类似的技术来沉积。在一些实施例中，介电层128C可以被认为是金属间介电层(IMD)。

图22示出了SOT-MRAM器件400的实施例，其中在两个SOT-MRAM单元90(例如MC1和MC2)之间共享相邻FET 110的源极区域112S。共享源极线SL(例如，如图所示的SL2/3)和源极区域112S允许更大的器件密度。SOT-MRAM器件400可以使用与用于形成SOT-MRAM器件300的工艺和材料相似的工艺和材料来形成。

图23示出了根据一些实施例的图21的SOT-MRAM器件300的SOT-MRAM单元90(例如，MCl)的三维视图。在以下实施例中可以采用关于图1至图21描述的材料、配置、尺寸、工艺和/或操作，并且可以省略其详细说明。

在一些实施例中，字线120(耦合至FET 110的栅极)在Y方向上延伸，并且源极线125SL1和SL2在X方向上延伸。自旋霍尔电极10位于两个相邻的FET 110的源极或漏极区域上方，并且在任一端通过通孔和金属布线层耦合至两个相邻的FET 110的各自的源极或漏极区。在一些实施例中，SOT感应结构10可以具有主要在X方向上的方向。

如图23所示，MTJ膜堆叠件100设置在自旋霍尔电极10上方。MTJ膜堆叠件100可以具有圆形柱或椭圆形柱，该圆形柱或椭圆形柱可以如其他附图所示地逐渐变细。位线160通过MTJ膜堆叠件的通孔和/或顶部电极电耦合至MTJ膜堆叠件100的顶部，并且可以在X方向上延伸。

图24是根据一些实施例的与SOT-MRAM器件300一致的SOT-MRAM器件的电路图的部分。在以下实施例中可以利用关于图1至图21描述的材料、配置、尺寸、工艺和/或操作，并且可以省略其详细说明。

在一些实施例中，位线BL和源极线(例如，SL1和SL2)在行方向上延伸，而字线(例如，WL1和WL2)在列方向上延伸。在一些实施例中，SOT-MRAM单元布置在由位线BL、两条字线WL1和WL2以及两条源极线SL1和SL2限定的位置处。耦接至相同字线和/或相同位线的存储单元的数量不限于三个或四个，并且可以大于3，例如4、8、16、32、64、128、256、512、512或1024以上。字线WL1/WL2耦合至字驱动器电路(行解码器)，源极线SL1/SL2(由单条线表示的N条线的束)耦合至电流源电路，该电流源电路还与字驱动器电路一起用作写驱动器电路。自旋霍尔电极10的一端耦合至FET 110的源极或漏极，自旋霍尔电极10的另一端耦合至FET110的另一源极或漏极。MTJ膜堆叠件M的一端耦合至位于两个耦合至FET 110的连接件之间的自旋霍尔电极10，以控制电流流动方向。MTJ膜堆叠件M的另一端耦合至对应的位线BL。FET 110的栅极耦合至字线WL1/WL2，并且相应的FET 110的漏极或源极耦合至源极线SL1/SL2。

在图24的实施例中，沿着列方向的垂直相邻的SOT-MRAM单元被耦合至相同的字线WL1/WL2。沿着行方向的水平相邻的SOT-MRAM单元被耦合至相同的位线BL和单独的源极线SL1/SL2。在一些实施例中，沿行方向的相邻SOT-MRAM单元中的相邻FET 110共享相同的源极线SL1和SL2。

图25示出了根据本公开实施例的SOT-MRAM单元的操作。在写入操作中，写入电流流过自旋霍尔电极10。当将第一类型的数据(例如，“0”)写入MTJ膜堆叠件100时，字线WL1和字线WL2被设置为导通FET 110的栅电极。第一源极线SL1被设置为施加第一电位(例如，写入电压Vw)，并且第二源极线SL2至第二电位(例如，接地或0V)，第一电位大于第二电位。位线BL可以是浮动的(“f”)。在自旋霍尔电极10的自旋霍尔金属中流动的电子具有正的自旋霍尔角，并且在合成自由层30上感应出SOT，从而引起合成自由层30的电子的自旋特性改变。

当将第二类型的数据(例如，“1”)写入MTJ膜堆叠件100时，字线WL1和字线WL2被设置为导通FET 110的栅电极。SL1被设置为第二电势(例如，接地或0V)，第二源极线SL2被设置为第一电势(例如，写入电压“Vw”)，该第一电势大于第二电势。位线BL可以是浮置的(“f”)。在自旋霍尔电极10的自旋霍尔金属中沿相反方向流动的电子具有负的自旋霍尔角，并且在合成自由层30上引起SOT，从而引起合成自由层30的电子的自旋特性改变。

当从MTJ膜堆100读取数据时，可以以几种不同的方式进行读取操作。字线WL1或WL2中的任何一个在对应的FET 110上导通，而另一条断开。连接到截止栅极的SL1或SL2可以浮置(“f”)，而连接到导通栅极的SL1或SL2耦合至电流源。位线BL处的电势Vread可以用于计算自旋霍尔电极10和MTJ膜堆叠件100的电阻，从而确定MTJ是被设置为“1”状态还是“0”状态。在一些实施例中，Vread的幅度为Vw的约1/10至约1/30。在其他实施例中，读取电流从位线BL到源极线SL1或SL2从MTJ膜堆叠件100到自旋霍尔电极10相反地流动，换句话说，从读取位线BL到源极线SL。在这种情况下，Vread高于源极线电压(例如，Vread为正)。

实施例有利地利用SOT MRAM器件的合成自由层，该合成自由层被配置为反铁磁并提供与通过下面的自旋霍尔金属的电流方向不对准(即，倾斜)的磁矩。这样，自旋轨道扭矩可以用于在没有外部辅助场的情况下切换自由层，从而可以在状态之间切换通过MTJ膜堆叠件的电阻。实施例利用晶体结构和间隔物材料来实现反铁磁效应，同时还提高了MTJ膜堆叠件的磁阻比。这样，可以提供x型SOT-MRAM器件，该x型SOT-MRAM器件不需要旋转的MTJ膜堆叠件并且使用较少的电流来进行操作。

一个实施例是一种包括自旋霍尔电极(SHE)的磁存储器件，该SHE可以包括自旋霍尔金属。磁存储器件还包括设置在SHE上方的磁隧道结(MTJ)堆叠件，MTJ可以包括与SHE接合的合成反铁磁自由层。合成反铁磁自由层可以包括第一磁层、第二磁层和插入在第一磁层和第二磁层之间的间隔层。该器件还包括耦合至SHE的第一端的第一导线。该器件还包括耦合至第二端SHE的第二导线。在一个实施例中，其中SHE可以包括钨、铂或钽，并且间隔层可以包括厚度在4埃与8埃之间的钨的磁存储器件。在一个实施例中，第一磁层和第二磁层处于合成反铁磁构造。在一个实施例中，MTJ堆叠的阻挡层的晶体结构与SHE的晶体结构匹配。在一个实施例中，间隔层被配置为阻止第一磁层的晶体结构传播到第二磁层，其中第一磁层的晶体结构不同于第二磁层的晶体结构。在一个实施例中，间隔层可以包括钌、钨、钽、钼或铬。在一个实施例中，间隔层可以包括钌，并且第一磁层可以包括与间隔层接合的CoFe的第一子层和与SHE接合的CoFeB的第二子层。在一个实施例中，MTJ堆叠件在俯视图中呈椭圆形，并且MTJ堆叠件的长轴平行于SHE的第一端与SHE的第二端之间的电流流动方向。在一个实施例中，合成反铁磁自由层具有默认磁矩，该默认磁矩从MTJ堆的长轴倾斜。

另一个实施例是一种包括自旋霍尔电极(SHE)的磁存储器件。磁存储器件还包括设置在SHE上方的顶部固定磁隧道结(MTJ)堆叠件，MTJ堆叠件可包括：介于MTJ堆叠件的第一自由层和MTJ堆叠件的第二自由层之间的间隔层。所述第一自由层和所述第二自由层通过反铁磁结构磁耦合，在所述第二自由层上方设置参考层结构，所述参考层结构可以包括合成反铁磁结构，以及介于所述第二自由层之间的阻挡层。自由层和参考层的结构。在一个实施例中，MTJ堆叠件具有细长的形状，其中，MTJ堆叠件的轴线平行于通过SHE的电流流动方向。在一个实施例中，第一自由层和第二自由层具有磁矩，该磁矩具有非零的x分量和非零的y分量。在一个实施例中，间隔层的厚度被配置为使得第一自由层和第二自由层处于反铁磁配置，该厚度在4埃与8埃之间。在一个实施例中，参考层结构包括邻近阻挡层的参考层、钉扎层、以及插入在参考层和钉扎层之间的第二间隔层，其中，所述参考层结构位于反铁磁配置中。在一个实施例中，MTJ堆叠件可以进一步包括在参考层堆叠件之上的反铁磁层。在一个实施例中，第一自由层可以包括与SHE接合的CoFeB的第一层和与间隔层接合的CoFe的第二层，间隔层可以包括钌。

另一个实施例是一种方法，包括在互连件的层间电介质上方沉积自旋霍尔金属层。该方法还包括沉积一系列磁隧道结(MTJ)膜堆叠件的层，该沉积包括：在自旋霍尔金属上沉积合成反铁磁自由层结构，在该自由层结构上沉积阻挡层，以及在阻挡层上沉积参考层结构。将MTJ膜堆叠件图案化成至少一个MTJ柱。对于至少一个MTJ柱中的每一个，将自旋霍尔金属层图案化为自旋霍尔电极。在一个实施例中，沉积合成反铁磁自由层可以包括：在自旋霍尔金属层上沉积第一磁性材料层；以及在自旋霍尔金属层上沉积第一磁性材料层。在第一磁性材料层上沉积间隔层；在间隔层上沉积第二磁性材料层，其中间隔层具有第一厚度，该第一厚度使得第一磁性材料层和第二磁性材料层是反铁磁性的。在一个实施例中，沉积第一磁性材料层可以包括沉积第一磁性材料层以具有第一晶体结构，其中沉积第二磁性材料层可以包括沉积第二磁性材料层以具有与第一磁性材料层不同的第二晶体结构。晶体结构。在一个实施例中，沉积自旋霍尔金属层可包括沉积自旋霍尔金属层以具有第一晶体结构，其中沉积阻挡层可包括沉积阻挡层以具有不同于第一晶体结构的第二晶体结构。在一个实施例中，该方法可以包括：提供从自旋霍尔电极的第一端到自旋霍尔电极的第二端的电流，该电流引起自旋霍尔电极中的自旋轨道相互作用以感应相应的自旋轨道。自由磁层结构中的扭矩，自旋轨道扭矩导致自由磁层结构的磁矩从第一状态改变为第二状态，第一状态对应于自由磁层结构的磁矩偏斜。从电流流动的方向来看。

本申请的实施例提供一种磁存储器件，包括：自旋霍尔电极(SHE)，所述SHE包括自旋霍尔金属；磁隧道结(MTJ)堆叠件，设置在所述SHE上方，所述MTJ包括与所述SHE接合的合成反铁磁自由层，所述合成反铁磁自由层包括第一磁层、第二磁层和插入在所述第一磁层和所述第二磁层之间的间隔层；第一导线，耦合至所述SHE的第一端；以及第二导线，耦合至所述SHE的第二端。在一些实施例中，SHE包括钨、铂或钽，并且所述间隔层包括厚度在4埃和8埃之间的钨。在一些实施例中，第一磁层和所述第二磁层位于合成反铁磁配置中。在一些实施例中，MTJ堆叠件的阻挡层的晶体结构与所述SHE的晶体结构匹配。在一些实施例中，间隔层被配置为阻止所述第一磁层的晶体结构传播到所述第二磁层，其中，所述第一磁层的晶体结构不同于所述第二磁层的晶体结构。在一些实施例中，间隔层包括钌、钨、钽、钼、或铬。在一些实施例中，间隔层包括钌，并且所述第一磁层包括与所述间隔层接合的CoFe的第一子层和与所述SHE接合的CoFeB的第二子层。在一些实施例中，MTJ堆叠件在俯视图中呈椭圆形，并且所述MTJ堆叠件的长轴平行于所述SHE的第一端与所述SHE的第二端之间的电流流动方向。在一些实施例中，合成反铁磁自由层具有默认磁矩，所述默认磁矩从所述MTJ堆叠件的长轴倾斜。

本申请的实施例提供一种磁存储器件，包括：自旋霍尔电极(SHE)；以及顶部钉扎的磁隧道结(MTJ)堆叠件，设置在所述SHE上方，所述MTJ堆叠件包括：间隔层，插入在所述MTJ堆叠件的第一自由层和所述MTJ堆叠件的第二自由层之间，所述第一自由层和第二自由层通过反铁磁配置而磁耦合，参考层结构，设置在所述第二自由层上方，以及阻挡层，插入在所述第二自由层和所述参考层结构之间。在一些实施例中，MTJ堆叠件具有细长的形状，其中，所述MTJ堆叠件的轴线平行于通过所述SHE的电流流动方向。在一些实施例中，第一自由层和所述第二自由层具有磁矩，所述磁矩具有非零的x分量和非零的y分量。在一些实施例中，间隔层的厚度配置为使所述第一自由层和所述第二自由层位于反铁磁配置中，所述厚度在4埃和8埃之间。在一些实施例中，参考层结构包括与所述阻挡层相邻的参考层、钉扎层、以及插入在所述参考层和所述钉扎层之间的第二间隔层，其中，所述参考层结构位于反铁磁配置中。在一些实施例中，第一自由层包括与所述SHE接合的CoFeB的第一层和与所述间隔层接合的CoFe的第二层，所述间隔层包括钌。

本申请的实施例提供一种方法，包括：在互连件的层间电介质上沉积自旋霍尔金属层；沉积磁隧道结(MTJ)膜堆叠件的一系列的层，所述沉积包括：在所述自旋霍尔金属上方沉积合成反铁磁的自由层结构，在所述自由层结构上方沉积阻挡层，以及在所述阻挡层上沉积参考层结构；将所述MTJ膜堆叠件图案化成至少一个MTJ柱；以及对于所述至少一个MTJ柱中的每个，将所述自旋霍尔金属层图案化为自旋霍尔电极。在一些实施例中，沉积所述合成反铁磁自由层包括：在所述自旋霍尔金属层上沉积第一磁性材料层；在所述第一磁性材料层上沉积间隔层；以及在所述间隔层上沉积第二磁性材料层，其中所述间隔层具有第一厚度，所述第一厚度使得第一磁性材料层和所述第二磁性材料层是反铁磁性的。在一些实施例中，沉积所述第一磁性材料层包括沉积所述第一磁性材料层以具有第一晶体结构，其中沉积所述第二磁性材料层包括沉积所述第二磁性材料层以具有与所述第一晶体结构不同的第二晶体结构。在一些实施例中，沉积所述自旋霍尔金属层包括沉积所述自旋霍尔金属层以具有第一晶体结构，其中沉积所述阻挡层包括沉积所述阻挡层以具有与所述第一晶体结构不同的第二晶体结构。在一些实施例中，还包括：提供从所述自旋霍尔电极的第一端到所述自旋霍尔电极的第二端的电流，所述电流在所述自旋霍尔电极中引起自旋轨道扭矩以在自由磁层结构中感应相应的自旋轨道扭矩，所述自旋轨道扭矩使所述自由磁层结构的磁矩从第一状态改变为第二状态，所述第一状态对应于从电流的流动方向偏斜的所述自由磁层结构的磁矩。

前述内容概述了几个实施例的特征，使得本领域技术人员可以更好地理解本公开的各方面。本领域技术人员应当理解，他们可以容易地将本公开用作设计或修改其他工艺和结构的基础，以实现与本文介绍的实施例相同的目的和/或实现相同的优点。本领域技术人员还应该认识到，这样的等同构造不脱离本公开的精神和范围，并且在不背离本公开的精神和范围的情况下，它们可以进行各种改变，替换和变更。