分栅快闪存储器件及其制备方法
文献发布时间:2023-06-19 13:29:16
技术领域
本发明涉及半导体技术领域,尤其涉及一种分栅快闪存储器件及其制备方法。
背景技术
快闪存储器作为一种非易失性存储器,其工作原理是通过改变晶体管或存贮单元的临界电压来控制栅极通道的开关以达到存储数据的目的,使存储在存储器中的数据不会因电源中断而消失,快闪存储器作为电可擦除且可编程的只读存储器的一种特殊结构。在快闪存储器的制备方法中,在衬底上形成有浮栅及控制栅,控制栅上形成有侧墙,由于需要通过控制栅去控制浮栅,可以对浮栅注入或者释放电荷改变存储单元的阈值电压来达到存储或释放数据的目的,因此需要将控制栅通过金属引线引出。随着快闪存储器的尺寸缩减,浮栅、控制栅及侧墙的尺寸都会缩减,在后续进行互连工艺时,工艺窗口的缩减可能会导致控制栅难以通过金属引线引出,提高了互连工艺难度。
发明内容
本发明的目的在于提供一种分栅快闪存储器件及其制备方法,以简化控制栅线的互连工艺。
为了达到上述目的,本发明提供了一种分栅快闪存储器件,包括:
衬底,包括功能区、第一连接区及第二连接区,所述第一连接区位于所述功能区及所述第二连接区之间;
若干沿第一方向排布的字线栅线,位于所述衬底上,且从所述功能区沿第二方向延伸至所述第一连接区和所述第二连接区;
若干沿第一方向排布的栅极线组,位于所述衬底上,每个所述栅极线组位于相邻两条所述字线栅线之间,且每个所述栅极线组包括两条浮栅线和两条控制栅线,所述控制栅线位于对应的所述浮栅线上,所述浮栅线从所述功能区沿所述第二方向延伸至所述第一连接区,所述控制栅线从所述功能区沿所述第二方向延伸至所述第一连接区和所述第二连接区;
若干沿第一方向排布的擦除栅线,位于所述衬底上,每条所述擦除栅线位于对应的栅极线组的两条所述浮栅线之间和两条所述控制栅线之间,每条所述擦除栅线包括第一部分和第二部分,所述第一部分位于所述功能区中,所述第二部分位于所述第二连接区中且沿所述第一方向与相邻的两条所述控制栅线电性连接;
若干沿第一方向排布的源极线,位于所述擦除栅线的下方的衬底内,且从所述功能区沿所述第二方向延伸至所述第一连接区和所述第二连接区;
若干第一电连接件和第二电连接件,分别位于所述第一连接区和所述第二连接区内,所述第一电连接件与所述源极线位于所述第一连接区的部分电性连接,所述第二电连接件与所述擦除栅线的第二部分电性连接。
可选的,还包括若干沿所述第一方向排布的第一侧墙,所述第一侧墙包括第一子侧墙、第二子侧墙及第三子侧墙;所述第一子侧墙位于所述控制栅线上,且从所述功能区沿所述第二方向延伸至所述第一连接区和所述第二连接区;所述第二子侧墙覆盖所述控制栅线与所述擦除栅线相邻的侧面及所述第一子侧墙的至少部分表面,所述第三子侧墙覆盖所述浮栅线与所述擦除栅线相邻的侧面及所述第二子侧墙的至少部分表面,且所述第二子侧墙及所述第三子侧墙均从所述功能区沿所述第二方向延伸至所述第一连接区。
可选的,还包括若干沿所述第一方向排布的第二侧墙和第三侧墙,所述第二侧墙覆盖所述第一子侧墙、所述控制栅线及所述浮栅线远离所述擦除栅线的侧面,所述字线栅线覆盖所述第二侧墙的至少部分表面,所述第三侧墙覆盖所述字线栅线的至少部分表面,且所述第二侧墙及所述第三侧墙均从所述功能区沿所述第二方向延伸至所述第一连接区和所述第二连接区。
可选的,还包括若干沿所述第二方向排布的漏极线,所述漏极线位于所述衬底内的功能区中且沿所述第一方向延伸;以及,还包括若干第三电连接件,位于所述功能区内,所述第三电连接件与所述漏极线电性连接。
可选的,还包括层间介质层,所述层间介质层覆盖所述衬底、所述字线栅线及所述擦除栅线,所述第一电连接件贯穿所述层间介质层与所述源极线位于所述第一连接区的部分电性连接,所述第二电连接件贯穿所述层间介质层与所述擦除栅线的第二部分电性连接,所述第三电连接件贯穿所述层间介质层与所述漏极线电性连接。
一种分栅快闪存储器件的制备方法,包括:
提供衬底,所述衬底包括功能区、第一连接区及第二连接区,所述第一连接区位于所述功能区及所述第二连接区之间;
形成若干沿第一方向排布的字线栅线、栅极线组和擦除栅线于所述衬底上,形成若干沿第一方向排布的源极线于所述擦除栅线的下方的衬底内,以及形成若干第一电连接件和第二电连接件分别位于所述第一连接区和所述第二连接区内;
其中,所述字线栅线从所述功能区沿第二方向延伸至所述第一连接区和所述第二连接区;
每个所述栅极线组位于相邻两条所述字线栅线之间,且每个所述栅极线组包括两条浮栅线和两条控制栅线,所述控制栅线位于对应的所述浮栅线上,所述浮栅线从所述功能区沿所述第二方向延伸至所述第一连接区,所述控制栅线从所述功能区沿所述第二方向延伸至所述第一连接区和所述第二连接区;
每条所述擦除栅线位于对应的栅极线组的两条所述浮栅线之间和两条所述控制栅线之间,每条所述擦除栅线包括第一部分和第二部分,所述第一部分位于所述功能区中,所述第二部分位于所述第二连接区中且沿所述第一方向与相邻的两条所述控制栅线电性连接;
所述源极线从所述功能区沿所述第二方向延伸至所述第一连接区和所述第二连接区;
所述第一电连接件与所述源极线位于所述第一连接区的部分电性连接,所述第二电连接件与所述擦除栅线的第二部分电性连接。
可选的,形成所述字线栅线、所述栅极线组和所述擦除栅线的步骤包括:
在所述衬底上依次形成浮栅材料层、控制栅材料层及第一介质层;
刻蚀所述浮栅材料层、所述控制栅材料层及所述第一介质层以形成若干显露出所述衬底表面的开口;
对若干所述开口的底部的衬底进行离子注入以在所述衬底内形成若干条所述源极线;
在所述开口中填充擦除栅材料层;
刻蚀去除所述第一介质层及所述第一介质层正下方的所述浮栅材料层及所述控制栅材料层以形成若干条浮栅线及控制栅线,所述擦除栅材料层相邻的两条所述浮栅线及两条所述控制栅线构成一个所述栅极线组;
在所述浮栅线及所述控制栅线远离所述擦除栅材料层的侧面上形成若干条所述字线栅线;以及,
刻蚀去除位于所述第一连接区中的所述擦除栅材料层,剩余的所述擦除栅材料层作为所述擦除栅线,位于所述功能区中的擦除栅线作为所述第一部分,位于所述第二连接区中的擦除栅线作为所述第二部分。
可选的,在所述开口中填充所述擦除栅材料层之前,在所述开口的内壁上形成第一侧墙。
可选的,形成若干显露出所述衬底表面的开口以及在所述开口的内壁上形成所述第一侧墙的步骤包括:
刻蚀所述第一介质层以形成第一子开口,且所述第一子开口显露出所述控制栅材料层的表面;
在所述第一子开口的侧壁上形成第一子侧墙;
以所述第一子侧墙为掩膜刻蚀所述控制栅材料层以形成第二子开口,且所述第二子开口显露出所述浮栅材料层的表面;
在所述第二子开口的侧壁上形成第二子侧墙,且所述第二子侧墙覆盖所述第一子侧墙的至少部分表面;
以所述第二子侧墙为掩膜刻蚀所述浮栅材料层以形成第三子开口,且所述第三子开口显露出所述衬底的表面,所述第一子开口、所述第二子开口及所述第三子开口联通构成所述开口;以及,
在所述第三子开口的内壁上形成第三子侧墙,且所述第三子侧墙覆盖所述第二子侧墙及所述第一子侧墙的至少部分表面,所述第一子侧墙、所述第二子侧墙及所述第三子侧墙构成所述第一侧墙。
可选的,在所述开口的内壁上形成所述第一侧墙之后,在所述开口中填充所述擦除栅材料层之前,还包括:
刻蚀去除位于所述第二连接区中的部分所述第一侧墙,以显露出所述控制栅线的部分表面。
可选的,刻蚀去除位于所述第二连接区中的部分所述第一侧墙的步骤包括:
在所述功能区及所述第一连接区上形成图形化的光刻胶层;以及,
以所述图形化的光刻胶层为掩膜刻蚀去除所述第一子侧墙的部分厚度、所述第二子侧墙及所述第三子侧墙;以及,
去除所述图形化的光刻胶层。
可选的,在所述浮栅线及所述控制栅线远离所述擦除栅材料层的侧面上形成若干条所述字线栅线之前,还包括:
在所述浮栅线及所述控制栅线远离所述擦除栅材料层的侧面上形成第二侧墙;以及,
在所述浮栅线及所述控制栅线远离所述擦除栅材料层的侧面上形成若干条所述字线栅线之后,还在所述字线栅线的至少部分表面上形成第三侧墙。
可选的,刻蚀去除位于所述第一连接区中的擦除栅材料层之后,还包括:
对位于所述功能区中的所述字线栅线远离所述擦除栅线的两侧的衬底进行离子注入,以在所述衬底的功能区中形成若干沿所述第二方向排布的漏极线,且所述漏极线沿所述第一方向延伸。
可选的,在所述衬底中形成若干条所述漏极线之后,形成若干所述第一电连接件和所述第二电连接件,还包括形成若干第三电连接件;形成若干所述第一电连接件、所述第二电连接件及所述第三电连接件的步骤包括:
在所述衬底、所述字线栅线及所述擦除栅线上形成层间介质层;以及,
形成贯穿所述层间介质层的若干所述第一电连接件、所述第二电连接件及所述第三电连接件,所述第一电连接件与所述源极线位于所述第一连接区的部分电性连接,所述第二电连接件与所述擦除栅线的第二部分电性连接,所述第三电连接件与所述漏极线电性连接。
在本发明提供的分栅快闪存储器件及其制备方法中,衬底包括功能区、第一连接区及第二连接区,所述第一连接区位于所述功能区及所述第二连接区之间:若干沿第一方向排布的擦除栅线位于所述衬底上,每条所述擦除栅线位于对应的栅极线组的两条所述浮栅线之间和两条所述控制栅线之间,每条所述擦除栅线包括第一部分和第二部分,所述第一部分位于所述功能区中,所述第二部分位于所述第二连接区中且沿所述第一方向与相邻的两条所述控制栅线电性连接;若干沿第一方向排布的源极线位于所述擦除栅线的下方的衬底内,且从所述功能区沿所述第二方向延伸至所述第一连接区和所述第二连接区;若干第一电连接件和第二电连接件,分别位于所述第一连接区和所述第二连接区内,所述第一电连接件与所述源极线位于所述第一连接区的部分电性连接,所述第二电连接件与所述擦除栅线的第二部分电性连接。在本发明中,所述擦除栅线的第二部分沿所述第一方向与相邻的两条所述控制栅线电性连接,且所述源极线位于所述擦除栅线的下方的衬底内,即通过所述擦除栅线的第二部分直接将位于所述第二连接区中的所述控制栅线和所述源极线连接,再通过所述第二电连接件连接所述擦除栅线的第二部分便于将所述控制栅线引出,即便工艺窗口缩减后导致所述控制栅线的尺寸减小,也便于将所述控制栅线引出,降低互连工艺的难度,简化所述控制栅线的互连工艺。
附图说明
图1为本发明一实施例提供的分栅快闪存储器件的俯视图;
图2为本发明一实施例提供的分栅快闪存储器件的制备方法的流程图;
图3为本发明一实施例提供的分栅快闪存储器件的制备方法中提供的衬底的俯视图;
图4~图27为本发明一实施例提供的分栅快闪存储器件的制备方法中相应步骤的剖面示意图,其中,图25为本发明一实施例提供的分栅快闪存储器件中功能区的剖面示意图,图26为本发明一实施例提供的分栅快闪存储器件中第一连接区的剖面示意图,图27为本发明一实施例提供的分栅快闪存储器件中第二连接区的剖面示意图;
其中,附图标记为:
X1-功能区;X2-第一连接区;X3-第二连接区;
100-衬底;110-沟槽结构;210-第一氧化层;211-栅氧化线;220-浮栅材料层;221-浮栅线;230-第二介质层;231-栅间介质线;240-控制栅材料层;241-控制栅线;300-第一介质层;410-第一子开口;420-第二子开口;430-第三子开口;510-第一子侧墙;520-第二子侧墙;530-第三子侧墙;610-源极线;620-漏极线;700-图形化的光刻胶层;800-擦除栅材料层;801-擦除栅线;810-擦除栅保护线;820-第二侧墙;830-字线栅线;840-第三侧墙;900-层间介质层;901-第一电连接件;902-第二电连接件;903-第三电连接件。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
图1为本实施例提供的分栅快闪存储器件的俯视图;图25为本实施例提供的分栅快闪存储器件中功能区的剖面示意图(X1为图1中沿A1-A2方向的剖面示意图);图26为本实施例提供的分栅快闪存储器件中第一连接区的剖面示意图(X2为图1中沿B1-B2方向的剖面示意图);图27为本实施例提供的分栅快闪存储器件中第二连接区的剖面示意图(X3为图1中沿C1-C2方向的剖面示意图)。请参阅图1及图25~图27,本实施例提供一种分栅快闪存储器件,包括:衬底100、若干沿第一方向排布的字线栅线830、若干沿第一方向排布的栅极线组、若干沿第一方向排布的擦除栅线801、若干沿第一方向排布的源极线610、若干第一电连接件901和第二电连接件902。其中所述衬底100包括功能区X1、第一连接区X2及第二连接区X3,所述第一连接区X2位于所述功能区X1及所述第二连接区X3之间。
若干沿第一方向排布的所述字线栅线830均位于所述衬底100上,且从所述功能区X1沿所述第二方向延伸至所述第一连接区X2和所述第二连接区X3。在本实施例中,所述第一方向与所述第二方向相互垂直,但不限于此。
若干沿第一方向排布的所述栅极线组均位于所述衬底100上,每个所述栅极线组位于相邻两条所述字线栅线830之间,且每个所述栅极线组包括两条浮栅线221和两条控制栅线241,所述控制栅线241位于对应的所述浮栅线221上,所述浮栅线221从所述功能区X1沿所述第二方向延伸至所述第一连接区X2,所述控制栅线241从所述功能区X1沿所述第二方向延伸至所述第一连接区X2和所述第二连接区X3。在本实施例中,所述控制栅线241和所述浮栅线221之间形成有若干沿第一方向排布的栅间介质线231,所述栅间介质线231从所述功能区X1沿所述第二方向延伸至所述第一连接区X2和所述第二连接区X3,所述栅间介质线231的材质包括氧化物和/或氮化物;并且在所述衬底100与所述浮栅线221之间形成有若干沿第一方向排布的栅氧化线211,所述栅氧化线211从所述功能区X1沿所述第二方向延伸至所述第一连接区X2。
若干沿第一方向排布的所述擦除栅线801均位于所述衬底100上,每条所述擦除栅线801位于两条所述浮栅线221之间和两条所述控制栅线241之间,每条所述擦除栅线801包括第一部分和第二部分,所述第一部分位于所述功能区X1中,所述第二部分位于所述第二连接区X3中且沿所述第一方向与相邻的两条所述控制栅线241电性连接。在本实施例中,所述擦除栅线801上形成有擦除栅保护线810,所述擦除栅保护线810的材质可为氧化物或氮化物。
若干沿第一方向排布的所述源极线610位于对应的所述擦除栅线801的下方的衬底100内,且从所述功能区X1沿所述第二方向延伸至所述第一连接区X2和所述第二连接区X3。
若干所述第一电连接件901和所述第二电连接件902分别位于所述第一连接区X2和所述第二连接区X3内,所述第一电连接件901与所述源极线610位于所述第一连接区X2的部分电性连接,所述第二电连接件902与所述擦除栅线801的第二部分电性连接。
进一步地,还包括若干沿所述第一方向排布的第一侧墙,所述第一侧墙包括第一子侧墙510、第二子侧墙520及第三子侧墙530,所述第一子侧墙510位于所述控制栅线241上,且从所述功能区X1沿所述第二方向延伸至所述第一连接区X2和所述第二连接区X3;所述第二子侧墙520覆盖所述控制栅线241与所述擦除栅线801相邻的侧面及所述第一子侧墙510的至少部分表面,所述第三子侧墙530覆盖所述浮栅线221与所述擦除栅线801相邻的侧面及所述第二子侧墙520的至少部分表面,且所述第二子侧墙520及所述第三子侧墙530均从所述功能区X1沿所述第二方向延伸至所述第一连接区X2。
进一步地,还包括若干沿所述第一方向排布的第二侧墙820和第三侧墙840,所述第二侧墙820覆盖所述第一子侧墙510、所述控制栅线241及所述浮栅线221远离所述擦除栅线801的侧面;在本实施例中,由于在所述第二连接区X3中不具有所述浮栅线221,因此在所述功能区X1及所述第一连接区X2中,所述第二侧墙820覆盖所述第一子侧墙510、所述控制栅线241及所述浮栅线221远离所述擦除栅线801的侧面;在所述第二连接区X3中,所述第二侧墙820覆盖所述第一子侧墙510及所述控制栅线241远离所述擦除栅线801的侧面。所述字线栅线830覆盖所述第二侧墙820的至少部分表面,所述第三侧墙840覆盖所述字线栅线830的至少部分表面,且所述第二侧墙820及所述第三侧墙840均从所述功能区X1沿所述第二方向延伸至所述第一连接区X2及所述第二连接区X3。
进一步地,还包括若干沿所述第二方向排布的漏极线620,位于所述衬底100内,所述漏极线620位于所述衬底100内的功能区X1中且沿所述第一方向延伸;以及,还包括若干第三电连接件903,位于所述功能区X1内,所述第三电连接件903与所述漏极线620电性连接。
进一步地,还包括层间介质层900,所述层间介质层900覆盖所述衬底100、所述字线栅线830及所述擦除栅线801,所述第一电连接件901贯穿所述层间介质层900与所述源极线610位于所述第一连接区X2的部分电性连接,所述第二电连接件902贯穿所述层间介质层900与所述擦除栅线801的第二部分电性连接,所述第三电连接件903贯穿所述层间介质层900与所述漏极线620电性连接。
在本实施例中,所述第二连接区X3中还包括若干沟槽结构110,位于所述衬底100中,所述控制栅线241、所述字线栅线830、所述第二侧墙820及所述第三侧墙840均位于所述沟槽结构110上,位于所述第二连接区X3中的所述源极线610及所述擦除栅线801的第二部分位于相邻两个所述沟槽结构110之间。
图2为本实施例提供的分栅快闪存储器件的制备方法的流程图。请参阅图2,本实施例提供了一种分栅快闪存储器件的制备方法,包括:
步骤S1:提供衬底,所述衬底包括功能区、第一连接区及第二连接区,所述第一连接区位于所述功能区及所述第二连接区之间;
步骤S2:形成若干沿第一方向排布的字线栅线、栅极线组和擦除栅线于所述衬底上,形成若干沿第一方向排布的源极线于所述擦除栅线的下方的衬底内,以及形成若干第一电连接件和第二电连接件分别位于所述第一连接区和所述第二连接区内;
其中,所述字线栅线从所述功能区沿第二方向延伸至所述第一连接区和所述第二连接区;
每个所述栅极线组位于相邻两条所述字线栅线之间,且每个所述栅极线组包括两条浮栅线和两条控制栅线,所述控制栅线位于对应的所述浮栅线上,所述浮栅线从所述功能区沿所述第二方向延伸至所述第一连接区,所述控制栅线从所述功能区沿所述第二方向延伸至所述第一连接区和所述第二连接区;
每条所述擦除栅线位于对应的栅极线组的两条所述浮栅线之间和两条所述控制栅线之间,每条所述擦除栅线包括第一部分和第二部分,所述第一部分位于所述功能区中,所述第二部分位于所述第二连接区中且沿所述第一方向与相邻的两条所述控制栅线电性连接;
所述源极线从所述功能区沿所述第二方向延伸至所述第一连接区和所述第二连接区;
所述第一电连接件与所述源极线位于所述第一连接区的部分电性连接,所述第二电连接件与所述擦除栅线的第二部分电性连接。
图3为本实施例提供的分栅快闪存储器件的制备方法中提供的衬底的俯视图;图4~图27为本实施例提供的分栅快闪存储器件的制备方法中相应步骤的剖面示意图,在图4~图27中X1为图1中沿A1-A2方向的相应步骤的剖面示意图、X2为图1中沿B1-B2方向的相应步骤的剖面示意图和X3为图1中沿C1-C2方向的相应步骤的剖面示意图。下面结合图3~图27对本实施例提供的分栅快闪存储器件的制备方法进行详细说明。
请参考图3,执行步骤S1:提供所述衬底100,所述衬底100的材质包括硅、锗、镓、氮或碳中的一种或多种,所述衬底100包括所述功能区X1、所述第一连接区X2及所述第二连接区X3,所述第一连接区X2位于所述功能区X1及所述第二连接区X3之间。
执行步骤S2:形成若干若干沿第一方向排布的所述字线栅线830、所述栅极线组及所述擦除栅线801于所述衬底100上,形成若干沿第一方向排布的所述源极线610于所述擦除栅线801的下方的衬底100内,以及形成若干第一电连接件901和第二电连接件902分别位于所述第一连接区X2和所述第二连接区X3内。
具体的,请参考图4,在所述功能区X1、所述第一连接区X2及所述第二连接区X3上形成第一氧化层210及浮栅材料层220。
请参考图5,在所述第二连接区X3中形成若干沟槽结构110,具体是依次刻蚀所浮栅材料层220、所述第一氧化层210及所述衬底100以形成沟槽,然后在所述沟槽中填充材料形成沟槽结构110,所述沟槽结构110与所述浮栅材料层220的表面齐平。
请参考图6及图7,在所述功能区X1及所述第一连接区X2中的浮栅材料层220上依次形成第二介质层230、控制栅材料层240及第一介质层300,以及同步在所述第二连接区X中3的浮栅材料层220及沟槽结构110上依次形成所述第二介质层230、所述控制栅材料层240及所述第一介质层300,所述第二介质层230的材质可为氧化物和/或氮化物。
请参考图8及图9,在所述功能区X1、所述第一连接区X2及所述第二连接区X3中,刻蚀所述第一介质层300以形成若干第一子开口410,且所述第一子开口410显露出所述控制栅材料层240的表面;在所述第一子开口410的侧壁上形成第一子侧墙510。在本实施例中,在所述第二连接区X3中,所述第一子开口410中相邻两个所述第一子侧墙510的间距可等于相邻两个所述沟槽结构110的间距,但不限于此。
请参考图10及图11,在所述功能区X1、所述第一连接区X2及所述第二连接区X3中,以所述第一子侧墙510为掩膜刻蚀所述控制栅材料层240及所述第二介质层230以形成第二子开口420,且所述第二子开口420显露出所述浮栅材料层220的表面;在所述第二子开口420的侧壁上形成第二子侧墙520,且所述第二子侧墙520覆盖所述第一子侧墙510的至少部分表面。
请参考图12及图13,在所述功能区X1、所述第一连接区X2及所述第二连接区X3中,以所述第二子侧墙520为掩膜刻蚀所述浮栅材料层220及所述第一氧化层210以形成第三子开口430,且所述第三子开口430显露出所述衬底100的表面,所述第一子开口410、所述第二子开口420及所述第三子开口430联通构成所述开口(图中未标示),即形成若干所述开口且所述开口显露出所述衬底100的表面;在所述第三子开口430的内壁上形成第三子侧墙530,且所述第三子侧墙530覆盖所述第二子侧墙520及所述第一子侧墙510的至少部分表面,所述第三子侧墙530还覆盖所述第三子开口430内的衬底100的表面,所述第一子侧墙510、所述第二子侧墙520及所述第三子侧墙530构成所述第一侧墙(图中未标示),即在所述开口的内壁上形成所述第一侧墙,所述第一侧墙沿所述第一方向排布。
请继续参考图12及图13,在所述功能区X1、所述第一连接区X2及所述第二连接区X3中,对所述开口的底部的衬底100进行离子注入以在所述衬底100内形成若干沿第一方向排布的所述源极线610,所述源极线610从所述功能区X1沿所述第二方向延伸至所述第一连接区X2和所述第二连接区X3,其中离子注入的注入离子类型包括N掺杂离子或P型掺杂离子。
请参考图14及图15,刻蚀去除所述第二连接区X3中的部分所述第一侧墙,以显露出所述控制栅材料层240的部分表面及所述源极线610。具体是在所述功能区X1及所述第一连接区X2上形成图形化的光刻胶层700,图形化的光刻胶层700覆盖所述功能区X1及所述第一连接区X2;进而,以所述图形化的光刻胶层700为掩膜刻蚀去除位于所述第二连接区X3中的所述第一子侧墙510的部分厚度、所述第二子侧墙520及所述第三子侧墙530,以显露出所述控制栅材料层240的部分表面及所述源极线610,之后去除所述图形化的光刻胶层700。在刻蚀去除所述第二连接区X3中的部分所述第一侧墙后,其中所述第一子侧墙510从所述功能区X1沿所述第二方向延伸至所述第一连接区X2和所述第二连接区X3,所述第二子侧墙520及所述第三子侧墙530均从所述功能区X1沿所述第二方向延伸至所述第一连接区X2。
请参考图16及图17,在所述功能区X1、所述第一连接区X2及所述第二连接区X3中,在所述开口中填充所述擦除栅材料层800;以及,在所述擦除栅材料层800上形成擦除栅保护线810,擦除栅保护线810的材质可为氧化物或氮化物。
请参考图18及图19,在所述功能区X1及所述第一连接区X2中,刻蚀去除所述第一介质层300及所述第一介质层300下方的所述控制栅材料层240、所述第二介质层230、所述浮栅材料层220及所述第一氧化层210,以及在所述第二连接区X3中,刻蚀去除所述第一介质层300及所述第一介质层300下方的所述控制栅材料层240和所述第二介质层230,以形成若干条控制栅线241、栅间介质线231、浮栅线221及栅氧化线211,其中所述浮栅线221从所述功能区X1沿所述第二方向延伸至所述第一连接区X2,所述控制栅线241从所述功能区X1沿所述第二方向延伸至所述第一连接区X2和所述第二连接区X3,所述擦除栅材料层800相邻的两条所述浮栅线221及两条所述控制栅线241构成一个所述栅极线组,且若干所述栅极线组沿所述第一方向排布。
请参考图20及图21,还包括形成第二侧墙820及字线栅线830,在所述功能区X1及所述第一连接区X2中,所述第二侧墙820覆盖所述第一子侧墙510、所述控制栅线241及所述浮栅线221远离所述擦除栅材料层800的侧面;在所述第二连接区X3中,所述第二侧墙820覆盖所述第一子侧墙510及所述控制栅线241远离所述擦除栅材料层800的侧面。所述字线栅线830覆盖所述第二侧墙820的至少部分表面,若干条所述字线栅线830及所述第二侧墙820均沿所述第一方向排布,且均从所述功能区X1沿所述第二方向延伸至所述第一连接区X2和所述第二连接区X3。
请参考图22~图24,刻蚀去除位于所述第一连接区X2中的擦除栅材料层800,剩余的所述擦除栅材料层800作为所述擦除栅线801,若干所述擦除栅线801沿所述第一方向排布,每条所述擦除栅线801包括第一部分和第二部分,位于所述功能区X1中的所述擦除栅线801作为所述第一部分,位于所述第二连接区X3中的所述擦除栅线801作为所述第二部分且所述第二部分沿所述第一方向与相邻的两条所述控制栅线241电性连接。
请参考图25,在所述功能区X1中,对所述字线栅线830远离所述擦除栅线801的两侧的衬底100进行离子注入,以在所述衬底100的功能区X1中形成若干沿所述第二方向排布的漏极线620,且所述漏极线620沿所述第一方向延伸,其中离子注入的离子类型包括N掺杂离子或P型掺杂离子;以及,形成第三侧墙840覆盖所述所述字线栅线830的至少部分表面,若干所述第三侧墙840沿所述第一方向排布,且从所述功能区X1沿所述第二方向延伸至所述第一连接区X2和所述第二连接区X3。
请继续参考图25、参考图26及图27,在所述功能区X1、所述第一连接区X2及所述第二连接区X3中,在所述衬底100、所述字线栅线830及所述擦除栅线801上形成层间介质层900。进而,形成贯穿所述层间介质层900的若干所述第一电连接件901、所述第二电连接件902及所述第三电连接件903,其中,所述第一电连接件901与所述源极线610位于所述第一连接区X2中的部分电性连接,所述第二电连接件902与所述擦除栅线801的第二部分电性连接,所述第三电连接件903与所述漏极线620电性连接。
综上,在本发明提供的分栅快闪存储器件及其制备方法中,衬底包括功能区、第一连接区及第二连接区,所述第一连接区位于所述功能区及所述第二连接区之间:若干沿第一方向排布的擦除栅线位于所述衬底上,每条所述擦除栅线位于对应的栅极线组的两条所述浮栅线之间和两条所述控制栅线之间,每条所述擦除栅线包括第一部分和第二部分,所述第一部分位于所述功能区中,所述第二部分位于所述第二连接区中且沿所述第一方向与相邻的两条所述控制栅线电性连接;若干沿第一方向排布的源极线位于所述擦除栅线的下方的衬底内,且从所述功能区沿所述第二方向延伸至所述第一连接区和所述第二连接区;若干第一电连接件和第二电连接件,分别位于所述第一连接区和所述第二连接区内,所述第一电连接件与所述源极线位于所述第一连接区的部分电性连接,所述第二电连接件与所述擦除栅线的第二部分电性连接。在本发明中,所述擦除栅线的第二部分沿所述第一方向与相邻的两条所述控制栅线电性连接,且所述源极线位于所述擦除栅线的下方的衬底内,即通过所述擦除栅线的第二部分直接将位于所述第二连接区中的所述控制栅线和所述源极线连接,再通过所述第二电连接件连接所述擦除栅线的第二部分便于将所述控制栅线引出,即便工艺窗口缩减后导致所述控制栅线的尺寸减小,也便于将所述控制栅线引出,降低互连工艺的难度,简化所述控制栅线的互连工艺。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。
- 分栅快闪存储器件及其制备方法
- 分栅快闪存储器及其制备方法