一种具有额外电极的折叠硅LDMOS及其制作方法

技术领域

本发明涉及功率半导体器件领域，尤其涉及一种具有额外电极的新型折叠硅横向双扩散金属氧化物半导体场效应管。

背景技术

功率半导体器件(Power Semiconductor Device)又称为电力电子器件，它在电力电子系统中承担着能量控制与功率转换的重要作用，是电力电子变换的核心所在。功率半导体器件性能的不断发展进步，在一定程度上推动了信息化社会的高速发展和人民生活质量的提高。横向双扩散金属氧化物半导体场效应管(LDMOS，Lateral Double-diffusedMetal-Oxide-Semiconductor)作为压控型多子导电器件，具有高输入阻抗、栅控能力强，工作频率高的优点，同时也具有兼容性好，易集成的优势。目前，为了实现更高的耐压性能，需要低掺杂浓度的漂移区或是较长的漂移区横向长度，但这样会使器件的比导通电阻随之增加；通过将栅电极延伸至漏极，可以大幅度减小器件的比导通电阻，然而栅电极延伸至漏极的设置减小了漏极与栅极之间的有效长度，使得器件关断时延伸的栅电极处产生强电场峰，限制了器件击穿电压的提升。

发明内容

本发明的目的在于解决现有技术中延伸的金属栅电极末端的高电场峰限制了器件击穿电压提升的技术问题，而提供一种具有额外电极的折叠硅LDMOS及其制作方法。

为解决上述技术问题，本发明提供的技术解决方案如下：

一种具有额外电极的折叠硅LDMOS，其特征在于，包括：

P型衬底；

通过刻蚀工艺形成在P型衬底上部且沿左右方向延伸的沟道以及位于沟道前后两侧的沟槽；

自左至右相邻设置在沟道前后侧壁和上表面以及沟槽底面的栅氧化层和场氧化层；

设置在P型衬底上部左侧的P型阱区，以及自左至右依次设置在P型阱区上部左侧的P型源区和N型源区；

设置在P型衬底上部右侧的N型漂移区；所述N型漂移区包括第一漂移区和第二漂移区；其中，第一漂移区位于沟道内；所述第二漂移区位于第一漂移区下方；

自左至右依次设置在N型漂移区上部且掺杂形成的第一N型环、第二N型环以及N型漏区，其中，第二N型环与N型漏区相邻，栅氧化层位于P型阱区上方且左侧与N型源区接触，场氧化层左侧与栅氧化层接触，场氧化层右侧与N型漏区接触，且栅氧化层的厚度小于场氧化层；

设置在N型源区和P型源区交界处上方的源极电极；

设置在N型漏区上方的漏极电极；

设置在栅氧化层和场氧化层交界处上方的金属栅电极；

设置在场氧化层上方的额外电极；所述额外电极与金属栅电极之间设置有第一间隙，且额外电极与金属栅电极分别与第一N型环接触；所述额外电极与漏极电极之间设置有第二间隙，且额外电极依次通过第二N型环和N型漏区与漏极电极接触；所述额外电极用于施加正向偏置电压，其取值范围为10V-100V。

进一步地，所述P型衬底的掺杂浓度取值范围为1.0×10

进一步地，所述P型阱区和第二漂移区之间设置有第三间隙。

进一步地，所述第一漂移区的高度范围为1～6μm。

进一步地，所述正向偏置电压范围为10-35V。

进一步地，所述正向偏置电压为30V。

本发明还提供一种具有额外电极的折叠硅LDMOS的制作方法，包括以下步骤：

步骤1：准备P型硅材料作为P型衬底；

步骤2：在P型衬底上部右侧掺杂一定浓度的磷离子，形成N型漂移区；

步骤3：通过刻蚀工艺形成在P型衬底上部且沿左右方向延伸的沟道以及位于沟道前后两侧的沟槽，以沟槽底面为界将N型漂移区划分为第一漂移区和第二漂移区；

步骤4：通过离子注入工艺，在第一漂移区和第二漂移区结构的左侧区域形成轻掺杂的P型阱区；

步骤5：在第一漂移区和第二漂移区结构上部掺杂形成第一N型环和第二N型环；

步骤6：在沟道前后侧壁和上表面以及沟槽底面通过热氧化形成二氧化硅材料的场氧化层；

步骤7：在沟道前后侧壁和上表面以及沟槽底面，紧挨着场氧化层)的左侧边界，形成二氧化硅材料的栅氧化层；

步骤8：通过注入磷离子，在P型阱区内形成重掺杂的N型源区以及在场氧化层的右侧形成重掺杂的N型漏区；

步骤9：通过注入硼离子，在P型阱区内形成重掺杂的P型源区，注入完成后进行快速退火处理；

步骤10：在N型源区和P型源区交界处上表面刻蚀形成第一接触孔，在N型漏区上表面刻蚀形成第二接触孔；在第一接触孔处淀积金属材料形成源极电极，在第二接触孔处淀积金属材料形成漏极电极；

步骤11：在栅氧化层和场氧化层交界处上表面淀积金属材料形成延伸的金属栅电极，使其部分覆盖于N型漂移区的表面左侧；

步骤12：在金属栅电极的右侧位于场氧化层的上表面淀积金属材料形成额外电极，并使额外电极与金属栅电极之间间隔有第一间隙，使额外电极和漏极电极之间间隔有第二间隙。

进一步地，步骤3中，刻蚀工艺采用干法刻蚀中的等离子体刻蚀。

本发明相比于现有技术的有益效果为：

1、本发明提供的一种具有额外电极的折叠硅LDMOS，延伸的金属栅电极末端和部分覆盖于N型漂移区表面右端的额外电极末端均在N型漂移区表面引入了新的电场峰，在额外电极上施加正向偏置电压，优化了漂移区中电场分布。另外，在N型漂移区上部掺杂形成第一N型环和第二N型环，进一步优化了N型漂移区表面电场分布，提高了器件的击穿电压。

2、本发明提供的一种具有额外电极的折叠硅LDMOS，当LDMOS导通时，因额外电极上加有一定的正压，以及部分延伸在漂移区表面的金属栅电极，使得在漂移区表面形成多数载流子积累层，并与较高掺杂浓度的第一N型环和第二N型环相接，形成额外的低阻导通路径，并结合折叠硅结构带来的器件有效漂移区面积和有效栅极宽度的增加，极大的改善了器件的导通特性，降低了器件的比导通电阻，使得器件的整体性能得以提升。

3、本发明提供的一种具有额外电极的折叠硅LDMOS，P型阱区和第二漂移区之间设置第三间隙，击穿时在P型衬底与第二漂移区相接处引入新的电场峰，优化了N型漂移区表面电场分布。

4、本发明提供的一种具有额外电极的折叠硅LDMOS，第一漂移区的高度范围设置为1～6μm，可以形成凹凸状的折叠漂移区结构，从而增加了有效N型漂移区的面积和有效金属栅电极的宽度。

5、经仿真实验，将本发明器件与一般具有延伸栅电极完全覆盖漂移区表面的折叠硅LDMOS器件在相同漂移区长度下的击穿特性相比，当额外电极上所加电压为30V时，本发明结构的击穿电压相比于一般结构击穿电压提升约72.1％。

6、本发明提供的一种具有额外电极的折叠硅LDMOS的制作方法，制作简单，快速且高效。

7、本发明提供的一种具有额外电极的折叠硅LDMOS的制作方法，采用等离子体刻蚀工艺对P型衬底进行刻蚀，其污染小、刻蚀残存物少、工艺兼容性好，还可以实现各向异性刻蚀。

附图说明

图1为本发明一种具有额外电极的折叠硅LDMOS实施例的立体结构示意图；

图2为本发明一种具有额外电极的折叠硅LDMOS实施例的结构示意图；

图3为本发明中场氧化层与P型衬底上的N型漂移区的结构示意图；

图4为本发明器件与一般具有延伸栅电极完全覆盖漂移区表面的折叠硅LDMOS器件在相同漂移区长度下的击穿特性曲线对比图；

图5为本发明器件与一般具有延伸栅电极完全覆盖漂移区表面的折叠硅LDMOS器件在相同漂移区长度下的导通特性曲线对比图。

具体附图标记如下：

1-第一漂移区；2-第二漂移区；3-P型阱区；4-N型源区；5-P型源区；6-N型漏区；7-第一N型环；8-第二N型环；9-栅氧化层；10-场氧化层；11-源极电极；12-金属栅电极；13-额外电极；14-漏极电极；801-P型衬底。

具体实施方式

下面结合附图以N沟道LDMOS为例介绍本发明，如图1-图3所示，一种具有额外电极的折叠硅LDMOS，包括：

硅材料的P型衬底801，P型衬底801的掺杂浓度取值范围为1.0×10

如图4所示，经仿真实验，将本发明器件与一般具有延伸栅电极完全覆盖漂移区表面的折叠硅LDMOS器件在相同漂移区长度下的击穿特性相比，当额外电极上所加电压为10V时，本发明结构的击穿电压相比于一般结构击穿电压提升约30.2％；当额外电极上所加电压为20V时，本发明结构的击穿电压相比于一般结构击穿电压提升约57.8％；当额外电极上所加电压为30V时，本发明结构的击穿电压相比于一般结构击穿电压提升约72.1％。综上，可以看出，当LDMOS处于阻断状态时，随着额外电极上所加电压的增加，本发明结构的击穿电压相比于一般具有延伸栅电极完全覆盖漂移区表面的折叠硅LDMOS器件的击穿电压明显提升。

当LDMOS处于导通状态时，额外电极上加有一定的正压，以及部分延伸在N型漂移区表面的金属栅电极，使得在N型漂移区表面形成多数载流子积累层，并与较高掺杂浓度的第一N型环和第二N型环相接，形成额外的低阻导通路径，再结合折叠硅结构带来的器件有效漂移区面积和有效栅极宽度的增加，极大的改善了器件的导通特性，如图5所示，本发明结构的比导通电阻相比于一般具有延伸栅电极完全覆盖漂移区表面的折叠硅LDMOS器件的比导通电阻也略有减小，使得器件的整体性能得以提升。

本发明还提供了具有额外电极的折叠硅LDMOS的制作方法，以N沟道LDMOS为例，具体可以通过以下步骤进行制备：

步骤1：准备P型硅材料作为P型衬底801；

步骤2：在P型衬底801上部右侧掺杂一定浓度的磷离子，形成N型漂移区；

步骤3：通过干法刻蚀中的等离子体刻蚀工艺形成在P型衬底801上部且沿左右方向延伸的沟道以及位于沟道前后两侧的沟槽，以沟槽底面为界将N型漂移区划分为第一漂移区1和第二漂移区2；

步骤4：通过离子注入工艺，在第一漂移区1和第二漂移区2结构的左侧区域形成轻掺杂的P型阱区3；

步骤5：在第一漂移区1和第二漂移区2结构上部掺杂形成第一N型环7和第二N型环8；

步骤6：在沟道前后侧壁和上表面以及沟槽底面通过热氧化形成二氧化硅材料的场氧化层10；

步骤7：在沟道前后侧壁和上表面以及沟槽底面，紧挨着场氧化层10的左侧边界，形成二氧化硅材料的栅氧化层9；

步骤8：通过注入磷离子，在P型阱区3内形成重掺杂的N型源区4以及在场氧化层10的右侧形成重掺杂的N型漏区6；

步骤9：通过注入硼离子，在P型阱区3内形成重掺杂的P型源区5，注入完成后进行快速退火处理；

步骤10：在N型源区4和P型源区5交界处上表面刻蚀形成第一接触孔，在N型漏区6上表面刻蚀形成第二接触孔；在第一接触孔处淀积金属材料形成源极电极11，在第二接触孔处淀积金属材料形成漏极电极14；

步骤11：在栅氧化层9和场氧化层10交界处上表面淀积金属材料形成延伸的金属栅电极12，使其部分覆盖于N型漂移区的表面左侧；

步骤12：在金属栅电极12的右侧位于场氧化层10的上表面淀积金属材料形成额外电极13，并使额外电极13与金属栅电极12之间间隔有第一间隙，使额外电极13和漏极电极14之间间隔有第二间隙。

本发明中的LDMOS器件也可以为P型沟道，其结构与N沟道LDMOS器件等同，此外衬底也可使用SOI基衬底，也将其视为属于本申请权利要求的保护范围，在此不再赘述。

本发明中所使用材料主要为硅半导体材料，应作广义理解，即锗等元素半导体材料或碳化硅、氮化镓等宽带隙半导体材料形成的LDMOS器件与本发明阐述的LDMOS器件等同，也应当视为属于本申请权利要求的保护范围，在此不再赘述。