一种PN倒置芯片及制备方法

技术领域

本发明涉及光电子制造技术领域，尤其涉及一种PN倒置芯片及制备方法。

背景技术

随着LED(发光二极管)光效的不断提高，在某些领域，如液晶背光、汽车照明光源等，己逐渐显露出LED代替荧光灯、白炽灯的趋势。在通用照明领域，大功率LED也同样具有取代传统光源的巨大潜力。但是，随着LED芯片单位面积功率的增大和芯片集成度的提高，出光效率逐渐成为影响LED稳定性的重要因素。

在现有的LED芯片中，正极性的LED都是P面在上、N面在下，由于P面在上、N面在下的LED的出光面与焊盘面是方向相同的两个面，会导致LED芯片的发光面积减小的问题。

发明内容

有鉴于此，本发明实施例提供一种PN倒置芯片及制备方法，以解决现有LED芯片中因P面在上、N面在下导致发光面积减少的问题。

为实现上述目的，本发明实施例提供如下技术方案：

本发明实施例第一方面公开了一种PN倒置芯片的制备方法，所述方法包括：

提供一P型GaAs衬底；

采用气相MOCVD在所述P型GaAs衬底上沉积外延层，所述外延层包括DBR层、P型窗口层、MQW量子阱有源层、N型窗口层和N型GaAs欧姆接触层；

薄化处理所述P型GaAs衬底未沉积外延层的一面，在薄化面上蒸镀第一金属层形成第一欧姆接触，并对所述第一欧姆接触进行蚀刻得到P电极；

在所述N型GaAs欧姆接触层上蒸镀第二金属层，并进行中心电极光刻和合金处理，得到由所述第二金属层构建的中心电极和由所述第二金属层与所述N型GaAs欧姆接触层形成第二欧姆接触；

蚀刻所述第二欧姆接触，得到N电极。

优选的，所述薄化处理包括：利用GaAs砂轮研磨机台对所述P型GaAs衬底进行减薄处理。

优选的，在薄化面上蒸镀第一金属层形成第一欧姆接触，并对所述第一欧姆接触进行蚀刻得到P电极包括：

在470℃的温度和合金20分钟的条件下，在薄化面上蒸镀AuAuBeAu，使AuAuBeAu中的AuBe与所述P型GaAs衬底形成第一欧姆接触，并对所述第一欧姆接触进行蚀刻得到AuBe的P电极。

优选的，在薄化面上蒸镀第一金属层形成第一欧姆接触，并对所述第一欧姆接触进行蚀刻得到P电极，包括：

在470℃的温度和合金20分钟的条件下，在薄化面上蒸镀AuAuZnAu，使AuAuZnAu中的AuZn与所述P型GaAs衬底形成第一欧姆接触，并对所述第一欧姆接触进行蚀刻得到AuZn的P电极。

优选的，在所述N型GaAs欧姆接触层上蒸镀第二金属层，并进行中心电极光刻和合金处理，得到由所述第二金属层构建的中心电极和由所述第二金属层与所述N型GaAs欧姆接触层形成第二欧姆接触包括：

在320℃的温度和合金10分钟的条件下，在所述N型GaAs欧姆接触层上蒸镀AuAuGeNiAuPtAu，并对AuAuGeNiAuPtAu进行中心电极光刻和合金处理，得到AuAuGeNiAuPtAu的中心电极和由AuAuGeNiAuPtAu中的AuGeNi与所述N型GaAs欧姆接触层形成第二欧姆接触。

优选的，在得到N电极之后，还包括：采用ICP干法蚀刻N电极外围多余的GaAs。

本发明实施例第二方面提供了一种PN倒置芯片，所述PN倒置芯片根据本发明实施例第一方面提供的PN倒置芯片的制备方法制备，所述PN倒置芯片包括：

P型GaAs衬底；

沉积在所述P型GaAs衬底上的外延层；其中，所述外延层包括：DBR层、P型窗口层、MQW量子阱有源层、N型窗口层和N型GaAs欧姆接触层；

蒸镀于所述P型GaAs衬底未沉积外延层的一面的第一金属层；

基于蚀刻所述第一金属层得到的P电极；

蒸镀于所述N型GaAs欧姆接触层背离所述N型窗口层的一侧的第二金属层；

基于蚀刻所述第二金属层得到的中心电极；

基于蚀刻所述N型GaAs欧姆接触层和所述第二金属层得到的N电极。

优选的，所述P电极包括AuBe的P电极或AuZn的P电极。

优选的，所述中心电极包括AuAuGeNiAuPtAu的中心电极。

优选的，所述N电极包括AuGeNi的N电极。

基于上述本发明实施例提供的一种PN倒置芯片及制备方法，所述PN倒置芯片的制备方法包括：提供一P型GaAs衬底；采用气相MOCVD在所述P型GaAs衬底上沉积外延层，所述外延层包括DBR层、P型窗口层、MQW量子阱有源层、N型窗口层和N型GaAs欧姆接触层；薄化处理所述P型GaAs衬底未沉积外延层的一面，在薄化面上蒸镀第一金属层形成第一欧姆接触，并对所述第一欧姆接触进行蚀刻得到P电极；在所述N型GaAs欧姆接触层上蒸镀第二金属层，并进行中心电极光刻和合金处理，得到由所述第二金属层构建的中心电极和由所述第二金属层与所述N型GaAs欧姆接触层形成第二欧姆接触；蚀刻所述第二欧姆接触，得到N电极。在本发明实施例中，在P型GaAs衬底上利用气相MOCVD制备生成新的外延结构，并在外延片下线后在其两面分别作P面和N面，使出光面与焊盘面是方向相反的，形成P面在下、N面在上的PN倒置芯片，实现更大的发光面积，提高发光效率的目的。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的一种PN倒置芯片的制备方法的流程图；

图2为本发明实施例提供的又一种PN倒置芯片的制备方法的流程图；

图3为本发明实施例提供的一种PN倒置芯片的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

如图1所示为本发明实施例提供的一种PN倒置芯片的制备方法的流程图，所述制备方法包括：

S11：提供一P型GaAs衬底。

S12：采用气相MOCVD在所述P型GaAs衬底上沉积外延层。

在S12中，该外延层包括DBR层、P型窗口层、MQW量子阱有源层、N型窗口层和N型GaAs欧姆接触层。

具体采用气相MOCVD实现在所述P型GaAs衬底上沉积外延层的过程包括：

首先，在P型GaAs衬底上沉积DBR层。

其次，在DBR层背离所述P型GaAs衬底的一侧沉积P型窗口层。

其次，在P型窗口层背离所述DBR层的一侧沉积MQW量子阱有源层。

其次，在MQW量子阱有源层背离所述P型窗口层的一侧沉积N型窗口层。

最后，在N型窗口层背离所述MQW量子阱有源层的一侧沉积N型GaAs欧姆接触层。

S13：薄化处理所述P型GaAs衬底未沉积外延层的一面，在薄化面上蒸镀第一金属层形成第一欧姆接触，并对所述第一欧姆接触进行蚀刻得到P电极。

在具体实现S13的过程中，对所述P型GaAs衬底未沉积外延层的一面进行减薄处理，在得到的薄化面上镀第一金属层，从而形成第一欧姆接触，并对该第一欧姆接触进行蚀刻得到P电极。

在本发明的一个实施例中，利用GaAs砂轮研磨机台对所述P型GaAs衬底进行减薄处理，在减薄处理后再进行有机清洗，从而得到薄化面。

在薄化面上所蒸镀的第一金属层包括但不限于AuAuBeAu或AuAuZnAu。

所述第一金属层可以由导电性能良好的一种金属或多种金属组成。

在本发明的一个实施例中，当所述第一金属层选择AuAuBeAu时，具体蒸镀第一金属层形成第一欧姆接触，并对所述第一欧姆接触进行蚀刻得到P电极的过程包括：

在470℃的温度和合金20分钟的条件下，在所述P型GaAs衬底的薄化面上蒸镀AuAuBeAu，使AuAuBeAu中的AuBe与所述P型GaAs衬底形成第一欧姆接触，并对所述第一欧姆接触进行蚀刻得到AuBe的P电极。

在本发明的一个实施例中，当所述第一金属层选择AuAuZnAu时，具体蒸镀第一金属层形成第一欧姆接触，并对所述第一欧姆接触进行蚀刻得到P电极的过程包括：

在470℃的温度和合金20分钟的条件下，在薄化面上蒸镀AuAuZnAu，使AuAuZnAu中的AuZn与所述P型GaAs衬底形成第一欧姆接触，并对所述第一欧姆接触进行蚀刻得到AuZn的P电极。

S14：在所述N型GaAs欧姆接触层上蒸镀第二金属层，并进行中心电极光刻和合金处理，得到由所述第二金属层构建的中心电极和由所述第二金属层与所述N型GaAs欧姆接触层形成第二欧姆接触。

在具体执行S14的过程中，在所述N型GaAs欧姆接触层背离N型窗口层的一面蒸镀第二金属层。

该第二金属层包括但不限于AuAuGeNiAuPtAu。

所述第二金属层可以由导电性能良好的一种金属或多种金属组成。

在本发明的一个实施例中，当所述第二金属层选择AuAuGeNiAuPtAu时，在所述N型GaAs欧姆接触层上蒸镀第二金属层，并进行中心电极光刻和合金处理，得到由所述第二金属层构建的中心电极和由所述第二金属层与所述N型GaAs欧姆接触层形成第二欧姆接触的过程包括：

在320℃的温度和合金10分钟的条件下，在所述N型GaAs欧姆接触层背离N型窗口层的一面蒸镀AuAuGeNiAuPtAu，并对AuAuGeNiAuPtAu进行中心电极光刻，得到AuAuGeNiAuPtAu的中心电极，以及进行合金处理，使AuAuGeNiAuPtAu中的AuGeNi与所述N型GaAs欧姆接触层形成第二欧姆接触。

S15：蚀刻所述第二欧姆接触，得到N电极。

在S15中，所述第二欧姆接触由第二金属层与N型GaAs欧姆接触层在合金条件下形成，通过蚀刻所述第二金属层与所述N型GaAs欧姆接触层即可得到N电极。

在执行完上述S11至S15之后，再执行最后一刀，测试，二刀，分选，目检和入库流程。

在本发明实施例中，通过采用气相MOCVD在一P型GaAs衬底上沉积包括DBR层、P型窗口层、MQW量子阱有源层、N型窗口层和N型GaAs欧姆接触层的外延层，在经过薄化处理的P型GaAs衬底未沉积外延层的一面蒸镀第一金属层形成第一欧姆接触，并对所述第一欧姆接触蚀刻得到P电极，在N型GaAs欧姆接触层上蒸镀第二金属层，并进行中心电极光刻和合金处理，得到中心电极和形成第二欧姆接触，蚀刻所述第二欧姆接触，得到N电极。在本发明实施例中，在P型GaAs衬底上利用气相MOCVD制备生成新的外延结构，并在外延片下线后在其两面分别作P面和N面，使出光面与焊盘面是方向相反的，形成P面在下、N面在上的PN倒置芯片，实现更大的发光面积，提高发光效率的目的。进一步的在本发明实施例中，外延下线后，在P面，先薄化P型GaAs衬底未沉积外延层的一面，再做P面欧姆接触，其与现有工艺相比，工艺更优。

基于上述本发明实施例提供的PN倒置芯片的制备方法，本发明实施例还提供了一种PN倒置芯片的制备方法，如图2所示，所述PN倒置芯片的制备方法包括：

S21：提供一P型GaAs衬底。

S22：采用气相MOCVD在所述P型GaAs衬底上沉积外延层。

S23：薄化处理所述P型GaAs衬底未沉积外延层的一面，在薄化面上蒸镀第一金属层形成第一欧姆接触，并对所述第一欧姆接触进行蚀刻得到P电极。

S24：在所述N型GaAs欧姆接触层上蒸镀第二金属层，并进行中心电极光刻和合金处理，得到由所述第二金属层构建的中心电极和由所述第二金属层与所述N型GaAs欧姆接触层形成第二欧姆接触。

S25：蚀刻所述第二欧姆接触，得到N电极。

其中，所述S21至S25的具体执行过程与图1示出的S11至S15的具体执行过程相同，详细参照上述内容，在此不再赘述。

S26：采用ICP干法蚀刻N电极外围多余的GaAs。

在S26中，通过ICP干法蚀刻N电极外围多余的GaAs。

蚀刻N电极外围多余的GaAs包括蚀刻N电极外围多余的N型GaAs欧姆接触层。

在执行完上述S21至S26之后，再执行最后一刀，测试，二刀，分选，目检和入库流程。

在本发明实施例中，通过采用气相MOCVD在一P型GaAs衬底上沉积包括DBR层、P型窗口层、MQW量子阱有源层、N型窗口层和N型GaAs欧姆接触层的外延层，在经过薄化处理的P型GaAs衬底未沉积外延层的一面蒸镀第一金属层形成第一欧姆接触，并对所述第一欧姆接触蚀刻得到P电极，在N型GaAs欧姆接触层上蒸镀第二金属层，并进行中心电极光刻和合金处理，得到中心电极和形成第二欧姆接触，蚀刻所述第二欧姆接触，得到N电极，并采用ICP干法蚀刻N电极外围多余的GaAs。在本发明实施例中，在P型GaAs衬底上利用气相MOCVD制备生成新的外延结构，并在外延片下线后在其两面分别作P面和N面，使出光面与焊盘面是方向相反的，形成P面在下、N面在上的PN倒置芯片，实现更大的发光面积，提高发光效率的目的。进一步的在本发明实施例中，外延下线后，在P面，先薄化P型GaAs衬底未沉积外延层的一面，再做P面欧姆接触，其与现有工艺相比，工艺更优。在N面采用干法蚀刻的方式去除N面GaAs，能够防止湿法过度腐蚀，相较于现有工艺更为优越。

基于上述本发明实施例提供的PN倒置芯片的制备方法，本发明实施例还对应提供了一种PN倒置芯片，所述PN倒置芯片由上述本发明实施例提供的任意一种PN倒置芯片的制备方法制备得到，如图3所示，所述PN倒置芯片包括：

P型GaAs衬底301。

沉积在所述P型GaAs衬底301上的外延层。

其中，所述外延层包括：DBR层302、P型窗口层303、MQW量子阱有源层304、N型窗口层305和N型GaAs欧姆接触层306。

所述DBR层302、P型窗口层303、MQW量子阱有源层304、N型窗口层305的材料可以选择晶格常数比较接近的材料，以减少在外延生长过程中的晶格失配。

蒸镀于所述P型GaAs衬底301未沉积外延层的一面的第一金属层307。

其中，所述第一金属层307包括但不限于AuAuBeAu或AuAuZnAu。

基于蚀刻所述第一金属层307得到的P电极308。

当所述第一金属层307包括AuAuBeAu时，基于蚀刻所述第一金属层307得到的P电极308包括AuBe的P电极。

当所述第一金属层307包括AuAuZnAu时，基于蚀刻所述第一金属层307得到的P电极308包括AuZn的P电极。

蒸镀于所述N型GaAs欧姆接触层306背离所述N型窗口层305的一侧的第二金属层309。

所述第二金属层309包括但不限于AuAuGeNiAuPtAu。

基于蚀刻所述第二金属层309得到的中心电极310。

所述中心电极310通过对所述第二金属层309进行中心电极光刻得到，即所述中心电极310由所述第二金属层309构建。

则所述第二金属层309为AuAuGeNiAuPtAu时，基于蚀刻所述第二金属层309得到的中心电极310包括AuAuGeNiAuPtAu的中心电极。

基于蚀刻所述N型GaAs欧姆接触层306和所述第二金属层309得到的N电极311。

当所述第二金属层309包括AuAuGeNiAuPtAu时，所述N电极311包括AuGeNi的N电极。

在本发明实施例中，通过在P型GaAs衬底上沉积的包括DBR层、P型窗口层、MQW量子阱有源层、N型窗口层和N型GaAs欧姆接触层的外延层、基于蚀刻所述P型GaAs衬底未沉积外延层的一面的第一金属层得到的P电极、基于蚀刻所述N型GaAs欧姆接触层背离所述N型窗口层的一侧的第二金属层得到的中心电极、以及基于蚀刻所述N型GaAs欧姆接触层背离所述N型窗口层的一侧的第二金属层和所述N型GaAs欧姆接触层得到的N电极，得到出光面与焊盘面方向相反，形成P面在下、N面在上的PN倒置芯片，从而实现更大的发光面积，提高发光效率的目的。

需要说明的是，在本申请的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。