存储器件、存储设备和存储器件制备方法

技术领域

本公开涉及存储技术领域，更具体地，涉及一种存储器件、存储设备和存储器件制备方法。

背景技术

随着信息技术的快速发展，对数据存储在速度、功耗、容量、可靠性等层面上提出了更高要求，存储技术也在不断地面临着新的挑战。在一些存储器件或设备中，存在集成度低、功耗大以及制造成本高的问题。因此，存在对存储器件或设备进行改进的需求。

发明内容

本公开旨在提供一种存储器件、存储设备和存储器件制备方法，通过增大存储器件的有效面积，使其能够储存更多的极化电荷，从而提升存储器件的性能。

根据本公开的第一方面，提供了一种存储器件，包括：

支撑部，其中，所述支撑部包括筒状侧壁；

第一电极部，其中，所述第一电极部的一部分覆盖于所述筒状侧壁的表面上；

存储材料部，覆盖于所述第一电极部的表面上；以及

第二电极部，覆盖于所述存储材料部的表面上；

其中，所述支撑部、所述第一电极部、所述存储材料部和所述第二电极部依次堆叠。

在一些实施例中，所述筒状侧壁呈空心圆柱状。

在一些实施例中，所述筒状侧壁的内直径大于所述第一电极部、所述存储材料部与所述第二电极部的厚度之和的两倍。

在一些实施例中，所述筒状侧壁的至少一个侧表面与所述筒状侧壁的底表面之间的夹角小于或等于90°。

在一些实施例中，所述支撑部包括多个筒状侧壁，其中：所述多个筒状侧壁中的一个筒状侧壁位于另一个筒状侧壁之内；和/或所述多个筒状侧壁中的一个筒状侧壁位于另一个筒状侧壁之外。

在一些实施例中，所述支撑部由绝缘材料和导电材料中的至少一者形成。

在一些实施例中，所述第一电极部的厚度与所述第二电极部的厚度一致。

在一些实施例中，所述存储材料部包括相变材料。

在一些实施例中，所述存储材料部包括铁电材料。

在一些实施例中，所述存储器件的所述第一电极部被配置为经由位于电介质部内部的第一导电通孔电连接至第一金属布线层；以及

所述存储器件的所述第二电极部被配置为经由位于所述电介质部内部的第二导电通孔电连接至第二金属布线层，其中，所述第一金属布线层和所述第二金属布线层分别位于所述电介质部的相对两侧上。

在一些实施例中，多个存储器件的多个第一电极部被配置为经由同一个第一导电通孔电连接至第一金属布线层；和/或

多个存储器件的多个第二电极部被配置为经由同一个第二导电通孔电连接至第二金属布线层。

根据本公开的第二方面，提供了一种存储器件，包括：

第一电极部，其中，所述第一电极部的至少一部分形成为筒状侧壁；

存储材料部，覆盖于所述第一电极部的表面上；以及

第二电极部，覆盖于所述存储材料部的表面上；

其中，所述第一电极部、所述存储材料部和所述第二电极部依次堆叠。

在一些实施例中，所述筒状侧壁呈空心圆柱状。

在一些实施例中，所述筒状侧壁的内直径大于所述存储材料部与所述第二电极部的厚度之和的两倍。

在一些实施例中，所述筒状侧壁的至少一个侧表面与所述筒状侧壁的底表面之间的夹角小于或等于90°。

在一些实施例中，所述第一电极部包括多个筒状侧壁，其中：所述多个筒状侧壁中的一个筒状侧壁位于另一个筒状侧壁之内；和/或所述多个筒状侧壁中的一个筒状侧壁位于另一个筒状侧壁之外。

在一些实施例中，所述第一电极部还包括未形成为所述筒状侧壁的、呈层状设置的层状部，且所述第一电极部的层状部的厚度与所述第二电极部的厚度一致。

在一些实施例中，所述存储材料部包括相变材料。

在一些实施例中，所述存储材料部包括铁电材料。

在一些实施例中，所述存储器件的所述第一电极部被配置为经由位于电介质部内部的第一导电通孔电连接至第一金属布线层；以及

所述存储器件的所述第二电极部被配置为经由位于所述电介质部内部的第二导电通孔电连接至第二金属布线层，其中，所述第一金属布线层和所述第二金属布线层分别位于所述电介质部的相对两侧上。

在一些实施例中，多个存储器件的多个第一电极部被配置为经由同一个第一导电通孔电连接至第一金属布线层；和/或

多个存储器件的多个第二电极部被配置为经由同一个第二导电通孔电连接至第二金属布线层。

根据本公开的第三方面，提供了一种存储设备，所述存储设备包括如上所述的存储器件。

根据本公开的第四方面，提供了一种存储器件制备方法，包括：

提供基底；

在所述基底上形成支撑部，其中，所述支撑部包括筒状侧壁，且所述筒状侧壁相对于所述基底向上延伸；

形成第一电极部，其中，所述第一电极部至少覆盖于所述筒状侧壁的暴露表面上；

在所述第一电极部上形成存储材料部；以及

在所述存储材料部上形成第二电极部。

在一些实施例中，通过原子层沉积形成以下中的至少一者：所述第一电极部；所述第一电极部的与所述存储材料部直接接触的部分；所述第二电极部；所述第二电极部的与所述存储材料部直接接触的部分；以及所述存储材料部的至少一部分。

在一些实施例中，通过物理气相沉积形成以下中的至少一者：所述第一电极部；所述第一电极部的不与所述存储材料部直接接触的部分；所述第二电极部；所述第二电极部的不与所述存储材料部直接接触的部分；以及所述存储材料部的至少一部分。

根据本公开的第四方面，提供了一种存储器件制备方法，包括：

提供基底；

在所述基底上形成第一电极部，其中，所述第一电极部的至少一部分形成为筒状侧壁，且所述筒状侧壁相对于所述基底向上延伸；

在所述第一电极部上形成存储材料部；以及

在所述存储材料部上形成第二电极部。

在一些实施例中，通过原子层沉积形成以下中的至少一者：所述第一电极部的与所述存储材料部直接接触的部分；所述第二电极部；所述第二电极部的与所述存储材料部直接接触的部分；以及所述存储材料部的至少一部分。

在一些实施例中，通过物理气相沉积形成以下中的至少一者：所述第一电极部；所述第一电极部的不与所述存储材料部直接接触的部分；所述第二电极部；所述第二电极部的不与所述存储材料部直接接触的部分；以及所述存储材料部的至少一部分。

通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其他特征及其优点将会变得更为清楚。

附图说明

构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：

图1示出了一种存储器件的截面示意图；

图2示出了根据本公开的一示例性实施例的存储器件的截面示意图；

图3(a)和图3(b)分别示出了本公开的一具体实施例中包括多个筒状侧壁的存储器件的截面示意图和俯视示意图；

图3(c)示出了本公开的另一具体实施例中包括多个筒状侧壁的存储器件的俯视示意图；

图4示出了根据本公开的另一示例性实施例的存储器件的截面示意图；

图5示出了根据本公开的一具体实施例的多个存储器件的截面示意图；

图6示出了根据本公开的另一具体实施例的多个存储器件的截面示意图；

图7示出了根据本公开的一示例性实施例的存储器件制备方法的流程示意图；

图8(a)至图8(d)、图8(f)和图8(h)至图8(l)示出了根据本公开的一具体实施例的存储器件的部分制备过程图，图8(e)和图8(g)分别为对应于图8(d)和图8(f)的俯视示意图；

图9示出了根据本公开的另一示例性实施例的存储器件制备方法的流程示意图；

图10(a)和图10(b)示出了根据本公开的另一具体实施例的存储器件的部分制备过程图。

注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的发明并不限于附图等所公开的位置、尺寸及范围等。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。

具体实施方式

现在将参照附图来详细描述本公开的各种示例性实施例。应当注意，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。本领域的技术人员将会理解，它们仅仅说明可以用来实施本公开的示例性方式，而不是穷尽的方式。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

图1示意性地示出了一种具有平面结构的存储器件(存储单元)的截面示意图，在图1中省略了用于将存储器件与外部电路电连接的部件等。如图1所示，存储器件120可以包括在基底110上依次沉积的第一电极部121、存储材料部122和第二电极部123，其中，第一电极部121、存储材料部122和第二电极部123都呈平面膜层状布置。相应地，存储器件120的器件性能与由第一电极部121、存储材料部122和第二电极部123所决定的有效面积成正相关或成正比。换句话说，存储器件120的器件性能与第一电极部121、存储材料部122和第二电极部123三者的重叠区域的面积有关，重叠区域的面积越大，即存储器件120的有效面积越大，其极化面积也就越大，在相同电压下就能够存储更多的极化电荷，因而使得存储器件120的灵敏度、稳定性和可靠性更好，且有助于延长存储器件120的寿命。然而，在平面结构的存储器件中，如果增大其有效面积，必然导致整个存储器件所占用的平面面积增大，不利于存储器件或包含该存储器件的存储设备的小型化和集成化，也可能使存储器件中的布线设计等较为困难，还可能导致成本的增加。

为了解决上述问题，本公开提出了一种存储器件，通过设置用于支撑的筒状侧壁来增加存储器件中第一电极部、存储材料部和第二电极部三者的重叠区域的面积，即增加存储器件的有效面积，从而改善存储器件的性能。

在本公开的一示例性实施例中，可以设置专门的支撑部来形成筒状侧壁。参照图2，存储器件200可以包括支撑部210、第一电极部220、存储材料部230以及第二电极部240。其中，支撑部210、第一电极部220、存储材料部230和第二电极部240可以依次堆叠，即支撑部210支撑在第一电极部220的至少一部分的下方，存储材料部230位于第一电极部220和第二电极部240之间，通过第一电极部220和第二电极部240向其间的存储材料部230施加相应的电压，可以根据需要改变存储材料部230的电学状态，从而实现数据的存储。

具体而言，支撑部210可以包括筒状侧壁211。在一些实施例中，筒状侧壁211可以呈空心圆柱状，或者说筒状侧壁211的横截面可以呈圆环状。空心圆柱状的筒状侧壁211易于制备，且可以根据需要方便地计算和调整其尺寸参数。此外，在后续步骤中继续在筒状侧壁211上沉积存储器件的其他部件时，由于筒状侧壁211的表面是基本上平滑的曲面，因此有助于改善后续沉积的其他部件的质量，避免了过于尖锐的表面所带来的继续沉积的困难。然而，在其他一些实施例中，根据需要，筒状侧壁的横截面也可以是其他的形状，例如可以是凸多边形环状、凹多边形环状或其他不规则的环状等。

在图2所示的具体实施例中，支撑部210可以仅由筒状侧壁211组成，这样，支撑部210整体将呈现为上下两端开口的筒状，从而可以露出基底的被支撑部210围合起来的部分。在另一些具体实施例中，支撑部210还可以包括呈平面层状设置的层状部。例如，层状部可以位于筒状侧壁211的筒内区域中，从而形成支撑部的底部部分，层状部可以完全覆盖或仅部分地覆盖基底的被支撑部210的筒状侧壁围合起来的部分。或者，层状部也可以位于筒状侧壁211的筒外区域中，从而形成从筒状侧壁211向外延伸的部分。又或者，根据需要，层状部的一部分可以位于筒内区域中，而层状部的另一部分可以位于筒外区域中，在此不作限制。

在一些实施例中，筒状侧壁的至少一个侧表面与筒状侧壁的底表面之间的夹角可以小于或等于90度。参照图2，筒状侧壁211的外侧表面与筒状侧壁211的底表面之间的夹角α1可以小于或等于90度。类似地，筒状侧壁211的内侧表面与筒状侧壁211的底表面之间的夹角α2可以小于或等于90度。在筒状侧壁的侧表面与底表面之间的夹角等于90°的情况下，可以在尽可能保持后续的膜层沉积的质量的同时减小筒状侧壁所占用的平面面积，从而有助于减小存储器件所占用的平面面积。而在筒状侧壁的侧表面与底表面之间的夹角小于90°的情况下，可以帮助形成支撑部210的筒状侧壁211和可能存在的层状部之间的更可靠的连接，还可以帮助避免在采用例如物理气相沉积等方法进行后续的膜层的沉积时，产生其他膜层与支撑部210之间的空隙或产生膜层之间的空隙，从而可以在支撑部210上更高质量地形成一个或多个膜层。

在一些实施例中，支撑部210可以由绝缘材料形成。例如，支撑部210可以由绝缘氧化物(例如氧化硅等)、绝缘氮化物(例如氮化硅等)等任何合适的绝缘材料形成。在另一些实施例中，支撑部210可以由导电材料形成，例如可以由金属(例如铝、铜、银等)等任何合适的导电材料形成。在支撑部210导电的情况下，第一电极部220的接触支撑部210的各个部分还可以经由支撑部210相互电连接，这在一定程度上可以弥补由于第一电极部220在支撑部210上的不理想沉积所可能引入的缺陷所带来的问题。例如，如果在第一电极部220的沉积在支撑部210或筒状侧壁211的部分上存在断点，那么断点可能会影响第一电极部220的导电连续性，进而导致存储器件的有效面积的一定减小。但是，在支撑部210或筒状侧壁211导电的情况下，仍然可以通过支撑部210或筒状侧壁211实现电连接，因而最终存储器件的有效面积相比于不存在断点时的变化很小或几乎没有变化。在又一些实施例中，支撑部210也可以由绝缘材料和导电材料两者形成。例如，在一具体示例中，导电材料可以包覆在绝缘材料的外表面以形成支撑部。或者根据需要，也可以采用其他方式来设置绝缘材料和导电材料在支撑部中的分布，在此不作限制。

参照图2，存储器件200的第一电极部220的一部分可以覆盖于筒状侧壁211的表面上。具体而言，第一电极部220可以覆盖在筒状侧壁211的除了底表面之外的其他表面上，包括筒状侧壁的外表面211a、内表面211b和顶表面211c。在一些示例中，第一电极部220还可以包括覆盖在筒状侧壁211的筒内区域的一部分，这一部分可以直接覆盖在基底上，或者覆盖在支撑部210的位于筒内区域的层状部上。此外，第一电极部220还可以包括覆盖在筒状侧壁211的筒外区域的一部分，这一部分也可以直接覆盖在基底上，或者覆盖在支撑部210的位于筒外区域的层状部上。同一个存储器件200中的第一电极部220整体可以形成为连续的膜层状结构，以便通过施加在第一电极部220上的电压来整体地控制该存储器件的存储状态。在一些实施例中，存储器件中的第一电极部220的各个部分的厚度可以是一致的，以简化第一电极部220的制备。此外，当存在多个存储器件的情况下，这些存储器件的第一电极部也可以被连接在一起从而形成整体的膜层状结构，以简化电路，如后文中还将详细描述的。

参照图2，存储材料部230可以覆盖于第一电极部220的表面上，具体而言，存储材料部230可以覆盖在第一电极部220的平行于基底延伸的顶表面上和沿筒状侧壁211延伸的侧表面上，或者说存储材料部230可以适形地覆盖在第一电极部220上。在不同存储器件中的存储材料部230彼此物理地或电气地隔离，这样，每个存储器件中的存储材料部230的电学状态可以被单独地控制，或者说各个存储器件中的存储材料部230的电学状态可以是不同的，因而这些存储器件能够各自存储相应的数据。而在同一存储器件中的存储材料部230可以彼此物理地连接形成连续的膜层状结构，这样，这个存储器件中的存储材料部230的不同部分的电学状态将保持一致，从而存储数据。在一些实施例中，一个存储器件中的存储材料部230的各个部分的厚度也可以是一致的，以方便在制备过程中进行存储材料部230的沉积。

在一些实施例中，存储材料部230可以包括相变存储材料，相应的存储器件为相变存储器件(Phase Change Memory，PCM)。相变存储器件作为一种非易失存储器件，其利用材料在晶态和非晶态之间相互转化时所表现出来的导电性差异来存储数据，具有掉电不丢失数据、低功耗、高读写速度、高集成度等优秀特性，并且能够与互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)工艺兼容，有望取代静态随机存取存储器(Static Random Access Memory，SRAM)、动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)和闪存(Flash)等当今主流产品而成为未来商用主流产品。在一些具体示例中，存储材料部230可以包括铁电材料。铁电材料具有铁电性，铁电性是指在一定温度范围内材料会产生自发极化，而当温度高于某一临界值时，自发极化消失。因此，利用铁电材料的这种相变可以实现数据的存储。在一些具体示例中，可以采用氧化锆、氧化铪、氧化钛、氧化铝、氧化镍和氧化铁中的至少一者作为存储材料部230的材料。

继续参照图2，第二电极部240可以覆盖于存储材料部230的表面上，具体而言，第二电极部240可以覆盖在存储材料部230的平行于基底延伸的顶表面和沿第一电极部220的侧表面延伸的侧表面上。在一些情况下，第二电极部240可以适形地覆盖在存储材料部230上，其中位于筒内区域的第二电极部240也呈空心环状，即筒状侧壁的筒内区域中可以留有一定的空隙，如图2中所示。在另一些情况下，位于筒内区域的第二电极部240也可以呈实心柱状，即筒状侧壁的筒内区域的中心部分可以被第二电极部240填满。在同一个存储器件中，第二电极部240整体可以形成为连续的膜层状结构，以便通过施加在第二电极部240上的电压来整体地控制该存储器件的存储状态。在一些实施例中，存储器件中的第二电极部240的各个部分的厚度可以是一致的，以方便在制备过程中进行第二电极部240的沉积。此外，当存在多个存储器件的情况下，这些存储器件的第二电极部也可以被连接在一起从而形成整体的膜层状结构，以简化电路，如后文中还将详细描述的。

在一些实施例中，第一电极部220和第二电极部240可以由相同的电极材料形成。在另一些实施例中，第一电极部220和第二电极部240可以由不同的电极材料形成。其中，电极材料为导电材料，例如可以为导电金属或导电化合物等。此外，在支撑部210也是由导电材料形成的情况下，第一电极部220的导电材料可以与支撑部210的导电材料不同。在一具体示例中，导电材料可以包括钛、氮化钛、氮化钛硅、氮化钛铝、碳氮化钛、氮化钽、氮化钽硅、氮化钽铝、氮化钨、硅化钨、掺杂多晶硅和透明导电氧化物中的至少一者。

在图2所示的存储器件中，第一电极部220、存储材料部230和第二电极部240三者的厚度可以是相等或不等的，例如通常可以在几十埃至几百埃的数量级，在此不作限制。可以理解的是，如果第一电极部220和第二电极部240的材料和/或厚度一致，那么可以帮助简化器件的制备。

在一些实施例中，为了方便和可靠地制备具有如上所述结构的存储器件，在筒状侧壁呈空心圆柱状的情况下，筒状侧壁的内直径可以大于第一电极部220、存储材料部230和第二电极部240的厚度之和的两倍，尤其是大于第一电极部220、存储材料部230和第二电极部240的位于筒状侧壁的内表面上的相应部分的厚度之和的两倍，以给予这部分第一电极部220、存储材料部230和第二电极部240足够的制备空间，避免沉积在筒状侧壁的内表面的关于该筒状侧壁的中心轴相对的两部分上的第一电极部220、存储材料部230或第二电极部240发生不期望的连接或短路。类似地，在筒状侧壁呈其他形状的情况下，筒状侧壁的内部空心部分的尺寸也应足够大，以使得第一电极部220、存储材料部230和第二电极部240可以按照期望的结构或方式生长在筒状侧壁的内部，避免发生不期望的连接或短路。

在图2所示的存储器件200中，由于设置有支撑部210，且存储器件200的第一电极部220、存储材料部230和第二电极部240的一部分沿支撑部210的筒状侧壁211的内外侧表面设置，因此相比于图1所示的存储器件100，存储器件200的有效面积更大，具体而言，至少新增了筒状侧壁211的内侧表面面积和外侧表面面积之和作为存储器件200的有效面积，因而在相同电压下能够存储更多的极化电荷，使得存储器件的灵敏度、稳定性和可靠性更好，且有助于延长存储器件的寿命。

在一些实施例中，支撑部还可以包括多个筒状侧壁，以进一步增加存储器件的有效面积，从而改善存储器件的性能。可以以多种方式来布置存储器件的支撑部中的多个筒状侧壁。例如，多个筒状侧壁中的一个筒状侧壁可以位于另一个筒状侧壁之外。具体而言，如图3(a)和图3(b)所示，存储器件300可以包括支撑部310、第一电极部320、存储材料部330和第二电极部340。其中，支撑部310可以包括第一筒状侧壁311、第二筒状侧壁312和第三筒状侧壁313。作为非限制性示例，图3(a)和图3(b)虽然仅示出了三个彼此相隔一定距离的筒状侧壁311、312和313，但在其他示例中，支撑部310也可以包括两个或多于三个筒状侧壁。或者，多个筒状侧壁中的一个筒状侧壁可以位于另一个筒状侧壁之内。具体而言，参照图3(c)，支撑部310可以包括第一筒状侧壁311、第二筒状侧壁312和第三筒状侧壁313，其中，第一筒状侧壁311可以位于第二筒状侧壁312之内，例如第一筒状侧壁311可以与第二筒状侧壁312同心设置。在这种情况下，支撑部所包含的筒状侧壁的数量增加，从而可以进一步增大存储器件的有效面积，同时第一筒状侧壁311和第二筒状侧壁312所占据的平面面积可以保持不变或仅有较小幅度的增大，从而可以使存储器件的性能被提高的同时仍然保持占据较小的平面面积。又或者，多个筒状侧壁中的部分筒状侧壁可以位于其他筒状侧壁之内，而另一部分筒状侧壁可以位于其他筒状侧壁之外。例如，在图3(c)所示的具体示例中，第一筒状侧壁311可以位于第二筒状侧壁312之内，而第三筒状侧壁313可以位于第二筒状侧壁312之外，以避免过多的筒状侧壁嵌套设置所带来的制备难度的增大。另外，同一个存储器件中的多个筒状侧壁可以具有相同或不同的尺寸参数，例如图3(b)中的筒状侧壁311、312和313可以具有相同的尺寸参数，而图3(c)中的筒状侧壁311的尺寸参数可以与筒状侧壁312和313的尺寸参数不同，其中筒状侧壁311具有较小的内直径。在实际应用中，可以根据所需的器件性能来适当地选择每个存储器件中的筒状侧壁的数目和各个筒状侧壁的尺寸参数，在此不作限制。

在本公开的另一示例性实施例中，也可以利用第一电极部来实现支撑作用，从而省去设置单独的支撑部。参照图4，存储器件400可以包括第一电极部410、存储材料部420和第二电极部430，其中，第一电极部410、存储材料部420和第二电极部430依次堆叠。与图2所示的存储器件200不同的是，在存储器件400中，第一电极部410的至少一部分形成为筒状侧壁411。

类似地，在一些实施例中，筒状侧壁411可以呈空心圆柱状，或者说筒状侧壁411的横截面可以呈圆环状。空心圆柱状的筒状侧壁411易于制备，且可以根据需要方便地计算和调整其尺寸参数。此外，在后续步骤中继续在筒状侧壁411上沉积存储器件的其他部件时，由于筒状侧壁411的表面是基本上平滑的曲面，因此有助于改善后续沉积的其他部件的质量，避免了过于尖锐的表面所带来的继续沉积的困难。然而，在其他一些实施例中，根据需要，筒状侧壁的横截面也可以是其他的形状，例如可以是凸多边形环状、凹多边形环状或其他不规则的环状等。

在图4所示的具体实施例中，第一电极部410还可以包括呈平面层状设置的层状部412。例如，层状部412可以位于筒状侧壁411的筒内区域中，层状部412可以完全覆盖或仅部分地覆盖基底的被第一电极部410的筒状侧壁411围合起来的部分。或者，层状部412也可以位于筒状侧壁411的筒外区域中，从而形成从筒状侧壁411向外延伸的部分。又或者，根据需要，层状部412的一部分可以位于筒内区域中，而层状部412的另一部分可以位于筒外区域中，如图4的具体示例中所示的，在此不作限制。此外，在其他一些实施例中，第一电极部410也可以仅由筒状侧壁411组成，这样，第一电极部410整体将呈现为上下两端开口的筒状，从而可以露出基底的被第一电极部410围合起来的部分。

与图2中所示的存储器件类似，筒状侧壁411的至少一个侧表面与筒状侧壁411的底表面之间的夹角可以小于或等于90度。具体而言，筒状侧壁411的外侧表面与筒状侧壁411的底表面之间的夹角可以小于或等于90度，筒状侧壁411的内侧表面与筒状侧壁211的底表面之间的夹角也可以小于或等于90度。

存储器件400中的存储材料部420和第二电极部430的设置方式分别与存储器件200中的存储材料部230和第二电极部240的设置方式类似，在此不再赘述。此外，在存储器件400中，第一电极部410的未形成为筒状侧壁411的层状部412的厚度可以与第二电极部430的厚度一致。

在一些实施例中，为了方便和可靠地制备具有如上所述结构的存储器件，在筒状侧壁呈空心圆柱状的情况下，筒状侧壁的内直径可以大于存储材料部420和第二电极部430的厚度之和的两倍，尤其是大于存储材料部420和第二电极部430的位于第一电极部410的筒状侧壁411的内表面上的相应部分的厚度之和的两倍，以给予这部分存储材料部420和第二电极部430足够的制备空间，避免沉积在筒状侧壁的内表面的关于该筒状侧壁的中心轴相对的两部分上的存储材料部420或第二电极部430发生不期望的连接或短路。类似地，在筒状侧壁具有其他形状的情况下，筒状侧壁的内部空心部分的尺寸也应足够大，以使得存储材料部420和第二电极部430可以按照期望的结构或方式生长在筒状侧壁的内部，避免发生不期望的连接或短路。

在图4所示的存储器件400中，由于第一电极部410的至少一部分形成为用于支撑的筒状侧壁411，且存储器件400的存储材料部420和第二电极部430的至少一部分沿筒状侧壁411的内外侧表面设置，因此相比于图1所示的存储器件100，存储器件400的有效面积更大，具体而言，至少新增了筒状侧壁411的内侧表面面积和外侧表面面积之和作为存储器件400的有效面积，因而在相同电压下能够存储更多的极化电荷，使得存储器件的灵敏度、稳定性和可靠性更好，且有助于延长存储器件的寿命。

类似地，第一电极部也可以包括个筒状侧壁，以进一步增加存储器件的有效面积，从而改善存储器件的性能。可以以多种方式来布置存储器件的第一电极部中的多个筒状侧壁。例如，多个筒状侧壁中的一个筒状侧壁可以位于另一个筒状侧壁之外。或者，多个筒状侧壁中的一个筒状侧壁可以位于另一个筒状侧壁之内。又或者，多个筒状侧壁中的部分筒状侧壁可以位于其他筒状侧壁之内，而另一部分筒状侧壁可以位于其他筒状侧壁之外。同样，同一个存储器件中的多个筒状侧壁可以具有相同或不同的尺寸参数。在实际应用中，可以根据所需的器件性能来适当地选择每个存储器件中的筒状侧壁的数目和各个筒状侧壁的尺寸参数，在此不作限制。

如上文所述的多个存储器件可以被设置在一起以形成存储设备或存储设备的一部分。例如，存储设备可以包括呈阵列状排布的多个存储器件，从而实现对大量数据的存储。在一具体示例中，存储设备可以是用在计算机中的非易失性存储器等。在一些实施例中，如图5所示，多个存储器件200可以被设置在一起。可以理解的是，例如存储器件300、400等其他存储器件也可以按照图5所示的方式被设置在一起。在图5所示的具体示例中，存储器件200的第一电极部220可以被配置为经由位于电介质部612内部的第一导电通孔604电连接至第一金属布线层603，以及存储器件200的第二电极部240可以被配置为经由位于电介质部612内部的第二导电通孔613电连接至第二金属布线层614，以实现与外部电路的连接。这里，电介质部612可以由位于存储器件下方的第一电介质部分和覆盖存储器件的、且与第一电介质部分相连的第二电介质部分共同地形成。其中，位于存储器件下方的第一电介质部分、第一导电通孔604和第一金属布线层603等部件可以是在形成存储器件之前预先形成的，存储器件本身可以是通过后道工序(BEOL)形成的，并在形成存储器件之后，继续形成第二电介质部分、第二导电通孔613和第二金属布线层614等部件。这里，第一金属布线层603和第二金属布线层614可以分别位于电介质部200的相对两侧上。然而，可以理解的是，在其他一些实施例中，本文所述的存储器件也可以是通过前道工序(FEOL)形成的，在此不作限制。电介质部612由绝缘材料形成，例如由绝缘氧化物、绝缘氮化物等形成，包括氧化硅、氧化铝、氮化硅、氮化铝等。导电通孔和金属布线层可以由导电材料形成，例如铜、钨等金属材料或者其他导电化合物材料等。

在一些实施例中，如图5所示，每个存储器件的第一电极部可以经由单独的第一导电通孔电连接至相应的第一金属布线层。类似地，每个存储器件的第二电极部可以经由单独的第二导电通孔电连接至相应的第二金属布线层。通过在相应的第一金属布线层和第二金属布线层上施加电信号，可以单独地控制各个存储器件的存储状态。

在另一些实施例中，为了进一步简化电路，尤其是简化多个存储器件与外部电路之间的连接，如图6所示，多个存储器件的多个第一电极部可以被配置为经由同一个第一导电通孔604电连接至第一金属布线层603。另外，每个存储器件的第二电极部可以各自经由相应的第二导电通孔613电连接至相应的第二金属布线层614。这样，这些存储器件的第一电极部将被施加相同的电信号，但仍然可以通过控制施加到各个存储器件的第二电极部上的电信号来单独地控制各个存储器件的存储状态。

类似地，多个存储器件的多个第二电极部可以被配置为经由同一个第二导电通孔电连接至第二金属布线层，以简化多个存储器件与外部电路的连接。另外，每个存储器件的第一电极部可以各自经由相应的第一导电通孔电连接至相应的第一金属布线层。这样，这些存储器件的第二电极部将被施加相同的电信号，但仍然可以通过控制施加到各个存储器件的第一电极部上的电信号来单独地控制各个存储器件的存储状态。

本公开还提出了一种存储器件制备方法，该存储器件制备方法可以用于制备如上所述的包括支撑部的存储器件或存储设备。在一示例性实施例中，如图7所示，存储器件制备方法可以包括：

步骤S710，提供基底。

在一具体示例中，如图8(a)和图8(b)所示，用于承载存储器件的基底可以包括如上文所述的第一电介质部分601、第一金属布线层603和第一导电通孔604。具体而言，如图8(a)所示，可以通过光刻和刻蚀等工艺在第一电介质部分601中形成可能需要的导电通孔602和第一金属布线层603，其中第一金属布线层603与相应的导电通孔602电连接。然后，如图8(b)所示，可以继续在第一电介质部分601的相应位置处通过光刻和刻蚀等工艺形成通孔，然后用例如金属钨来填充所形成的通孔，进而形成与第一金属布线层603电连接的第一导电通孔604。在需要的情况下，还可以对基底的顶表面进行化学机械抛光(CMP)等，以使其平整，从而帮助改善后续步骤中形成的存储器件的质量。

返回图7，存储器件制备方法还可以包括：

步骤S720，在基底上形成支撑部。

其中，支撑部可以包括相对于基底凸出的筒状侧壁。如图8(c)和图8(d)所示，在形成支撑部210的过程中，可以首先在第一电介质部分601上沉积支撑部材料210a，如上文所述，该支撑部材料210a可以包括导电材料和绝缘材料中的至少一者。然后通过光刻和刻蚀等工艺形成具有筒状侧壁的支撑部210。图8(e)示出了与图8(d)对应的俯视图，其中支撑部210的筒状侧壁内部中空，从而露出了第一电介质部分601的一部分顶表面和第一导电通孔604的顶表面。

返回图7，存储器件制备方法还可以包括：

步骤S730，形成第一电极部。

在一具体示例中，如图8(f)和图8(g)所示，第一电极部220可以适形地生长在支撑部210的暴露表面和第一电介质部分601的暴露表面上，从而覆盖于由筒状侧壁围合形成的筒内区域的至少一部分和筒状侧壁的暴露表面上。在一些实施例中，可以采用ALD方法来生长第一电极部220，以获得质量较高的第一电极部220。或者，可以采用PVD方法来沉积第一电极部220，以提高器件的制备效率。又或者，可以采用ALD方法来沉积第一电极部220的与存储材料部230直接接触的部分，而采用PVD方法来沉积第一电极部220的不与存储材料部230直接接触的部分，以兼顾器件质量和制备效率，且可以避免不同材料之间的污染。用于形成第一电极部的第一电极材料可以是钛、氮化钛、氮化钛硅、氮化钛铝、碳氮化钛、氮化钽、氮化钽硅、氮化钽铝、氮化钨、硅化钨、掺杂多晶硅和透明导电氧化物中的至少一者。此外，在必要的情况下，还可以通过光刻和刻蚀等工艺，或者通过光刻、沉积和剥离等工艺形成图案化的第一电极部220，以满足器件的需求。

返回图7，存储器件制备方法还可以包括：

步骤S740，在第一电极部上形成存储材料部。

在一具体示例中，如图8(h)所示，存储材料部230可以适形地生长在第一电极部220的表面上。在一些实施例中，可以采用ALD方法来生长存储材料部230，以获得质量较高的存储材料部230，避免引入过多的缺陷，进而改善存储器件的性能。然而，可以理解的是，在其他一些实施例中，也可以采用例如PVD等方法来沉积存储材料部230。这里，用于形成存储材料部的存储材料可以是相变材料或铁电材料，例如氧化锆、氧化铪、氧化钛、氧化铝、氧化镍和氧化铁等。在必要的情况下，还可以通过光刻和刻蚀等工艺，或者通过光刻、沉积和剥离等工艺形成图案化的存储材料部230，以满足器件的需求。

返回图7，存储器件制备方法还可以包括：

步骤S750，在存储材料部上形成第二电极部

在一具体示例中，如图8(i)所示，第二电极部240可以适形地生长在存储材料部230上。类似地，可以采用ALD方法来生长第二电极部240，以获得质量较高的第二电极部240。或者，可以采用PVD方法来沉积第二电极部240，以提高器件的制备效率。又或者，可以采用ALD方法来沉积第二电极部240的与存储材料部230直接接触的部分，而采用PVD方法来沉积第二电极部240的不与存储材料部230直接接触的部分，以兼顾器件质量和制备效率，且可以避免不同材料之间的污染。用于形成第二电极部的第二电极材料可以与第一电极材料相同或不同。在一具体示例中，第二电极材料可以是钛、氮化钛、氮化钛硅、氮化钛铝、碳氮化钛、氮化钽、氮化钽硅、氮化钽铝、氮化钨、硅化钨、掺杂多晶硅和透明导电氧化物中的至少一者。此外，在必要的情况下，还可以通过光刻和刻蚀等工艺，或者通过光刻、沉积和剥离等工艺形成图案化的第二电极部240，以满足器件的需求。

在图8(a)至图8(i)所示的具体示例中，多个存储器件的对应部分可以在相同的工艺步骤中形成，以提高器件的制备效率。进一步地，为了使相邻的存储器件分隔开，从而能够被单独地控制，如图8(j)所示，可以将相邻两个存储器件之间的第一电极部220的至少一部分、存储材料部230的至少一部分和第二电极部240的至少一部分刻蚀掉。在图8(j)所示的具体示例中，可以在同一刻蚀步骤中去除掉第一电极部220、存储材料部230和第二电极部240的相应部分。然而可以理解的是，如果受到第一电极部220、存储材料部230和第二电极部240的材料限制，它们不能在同一刻蚀步骤中被去除掉，也可以分别在不同的刻蚀步骤中去除掉第一电极部220、存储材料部230和第二电极部240的相应部分。

进一步地，如图8(k)所示，在完成存储器件的制备后，可以在存储器件上形成第二电介质部分611，该第二电介质部分611覆盖在存储器件的暴露表面上，其可以避免空气中的水、氧等物质直接与存储器件接触，从而有助于保护存储器件，延长存储器件的使用寿命。此外，第二电介质部分611还可以作为后续形成的第二导电通孔和第二金属布线层等部件的载体。

如图8(l)所示，上文所述的第一电介质部分和第二电介质部分可以共同形成电介质部612。进一步地，通过在第二电介质部分的相应位置处进行刻蚀可以形成通孔，然后在通孔中填充例如钨等金属可以形成第二导电通孔613，该第二导电通孔613与存储器件的第二电极部240电连接，以将外部电路的信号施加到第二电极部240。此外，可以理解的是，在需要的时候，也可以进行CMP处理，以使得电介质部612和第二导电通孔613的上表面平整，从而改善后续工艺的质量。

进一步地，可以在电介质部612的相应位置处通过光刻和刻蚀等工艺，或者通过光刻、沉积和剥离等工艺形成图案化的第二金属布线层614，该第二金属布线层614与第二导电通孔613电连接，以形成如图5所示的多个存储器件和相应的连接部件。

在本公开的另一示例性实施例中，为了制备如上所述的由第一电极部作为支撑的存储器件，如图9所示，存储器件制备方法可以包括：

步骤S910，提供基底。

基底的准备方式可以类似于如上文关于图8(a)和图8(b)所具体描述的，在此不再重复。

进一步地，存储器件制备方法可以包括：

步骤S920，在基底上形成第一电极部。

其中，第一电极部的至少一部分形成为筒状侧壁，且筒状侧壁相对于基底向上延伸。此外，在一些实施例中，存储器件的第一电极部还可以包括如上文所述的层状部。

在一具体示例中，如图10(a)所示，在形成第一电极部410的过程中，可以预先在基底上沉积第一电极材料，然后通过光刻和刻蚀等工艺形成位于基底的期望位置处的第一电极部410，其中第一电极部410可以通过其层状部(如图10(a)中所示)或筒状侧壁的底表面与下方的第一导电通孔电连接。在另一具体示例中，也可以通过光刻、沉积和剥离等工艺在基底的期望位置处形成第一电极部410，在此不作限制。

在第一电极部410包括层状部的情况下，相对于形成仅包括筒状侧壁111的第一电极部的刻蚀时间或刻蚀强度，可以适当减少形成包括层状部的第一电极部410的刻蚀时间和刻蚀强度中的至少一者，以保留一部分第一电极材料作为层状部。或者，也可以在形成第一电极部的筒状侧壁后，另外沉积一层第一电极材料以形成层状部。

另外，第一电极材料可以是钛、氮化钛、氮化钛硅、氮化钛铝、碳氮化钛、氮化钽、氮化钽硅、氮化钽铝、氮化钨、硅化钨、掺杂多晶硅和透明导电氧化物等导电材料。在一些实施例中，可以采用PVD方法来沉积第一电极材料或第一电极部。或者，可以采用ALD方法来沉积第一电极材料或第一电极部，以改善沉积质量。然而，由于ALD方法的沉积速率较慢，尤其是在沉积筒状侧壁时，可能导致较低的制备效率和较高的制备成本。又或者，可以采用ALD方法来沉积第一电极部410的与存储材料部直接接触的部分，而采用PVD方法来沉积第一电极部410的不与存储材料部直接接触的部分，以兼顾器件质量和制备效率，且可以避免不同材料之间的污染。

如图9和图10(b)所示，存储器件制备方法还可以包括：

步骤S930，在第一电极部410上形成存储材料部420；以及

步骤S940，在存储材料部420上形成第二电极部430。

存储材料部和第二电极部的制备方式与上文关于图8(h)和图8(i)具体描述的类似，在此不再重复。进一步地，在形成了存储器件后，可以参照如图8(j)至图8(l)和图5所示的类似方式将多个存储器件分隔开，并形成用于保护存储器件的电介质部以及将存储器件连接到外部电路的第二导电通孔613和第二金属布线层614等部件。

在本公开的技术方案中，通过形成包括筒状侧壁的支撑部或者形成具有筒状侧壁的电极部，使得存储器件中存储材料与电极材料的重叠区域的面积增大，使得在相同平面面积下能够具有更大的极化面积，因而在相同电压下能够储存更多的极化电荷，使得存储器件的灵敏度、稳定性及可靠性大大提高，使用寿命更长。

说明书及权利要求中的词语“左”、“右”、“前”、“后”、“顶”、“底”、“上”、“下”、“高”、“低”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。例如，在附图中的装置倒转时，原先描述为在其他特征“之上”的特征，此时可以描述为在其他特征“之下”。装置还可以以其他方式定向(旋转90度或在其他方位)，此时将相应地解释相对空间关系。

在说明书及权利要求中，称一个元件位于另一元件“之上”、“附接”至另一元件、“连接”至另一元件、“耦接”至另一元件、或“接触”另一元件等时，该元件可以直接位于另一元件之上、直接附接至另一元件、直接连接至另一元件、直接耦接至另一元件或直接接触另一元件，或者可以存在一个或多个中间元件。相对照的是，称一个元件“直接”位于另一元件“之上”、“直接附接”至另一元件、“直接连接”至另一元件、“直接耦接”至另一元件或“直接接触”另一元件时，将不存在中间元件。在说明书及权利要求中，一个特征布置成与另一特征“相邻”，可以指一个特征具有与相邻特征重叠的部分或者位于相邻特征上方或下方的部分。

如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其他实现方式优选的或有利的。而且，本公开不受在技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。

如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其他因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪声以及可能存在于实际的实现方式中的其他实际考虑因素所致的与完美的或理想的情形之间的差异。

另外，仅仅为了参考的目的，还可以在本文中使用“第一”、“第二”等类似术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语“第一”、“第二”和其他此类数字词语并没有暗示顺序或次序。

还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其他特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。

在本公开中，术语“提供”从广义上用于涵盖获得对象的所有方式，因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。

如本文所使用的，术语“和/或”包括相关联的列出项目中的一个或多个的任何和所有组合。本文中使用的术语只是出于描述特定实施例的目的，并不旨在限制本公开。如本文中使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文另外清楚指示。

本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其他各种实施例中可以改变操作顺序。但是，其他的修改、变化和替换同样是可能的。可以以任何方式和/或与其他实施例的方面或元件相结合地组合以上公开的所有实施例的方面和元件，以提供多个附加实施例。因此，本说明书和附图应当被看作是说明性的，而非限制性的。

虽然已通过示例对本公开的一些特定实施例进行了详细说明，但本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。