一种微环谐振腔时延带宽积最大化方法及系统

技术领域

本发明涉及微纳光学技术领域，尤其涉及一种微环谐振腔时延带宽积最大化方法。

背景技术

集成光子学有助于减少占地面积，重量和功耗，提高稳定性和性能。微环谐振腔(MRR)作为一种重要的光子学元件，其具有大时延、高Q值、高精细度、极易加工、适合大规模集成等优点，因此非常适合蓄水池网络的搭建。微环谐振腔一个很重要的参数——时延带宽积(Delay-Bandwidth Product，DBP)，其定义为：具有一定带宽的光信号通过微环谐振腔后，可从其群时延－频率谱上观察到谐振波长(即中心频率)处比非谐振波长处群时延更大，随着波长逐渐远离中心波长，群时延也逐渐降低，可以计算出群时延降低到原来一半时对应的频率宽度，用该频率带宽乘以中心频率处的最大群时延值即为时延带宽积。在微环谐振腔(MRR)应用于光纤通信时，当群时延确定，则需要考虑其能承载的信号带宽，因此获取最大时延带宽积具有重要意义。现有的解决办法是利用电磁诱导透明(EIT)效应计算谐振腔的时延带宽积，但EIT效应所计算获得的时延带宽积并不是微环谐振腔系统的最大时延带宽积；还可以采用遗传算法(GA)优化单微环形谐振腔结构计算最大时延带宽积，但遗传算法优化时间长，且容易得到局部最优解，并非全局最优解。此外，双微环谐振腔和多微环谐振腔具有更大的时延带宽积，但针对双微环谐振腔的时延带宽积并未被研究过。

因此，现有技术还有待改进。

发明内容

本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种微环谐振腔时延带宽积最大化方法及系统，旨在解决现有技术中无法快速获得微环谐振腔的最大时延带宽积的问题。

本发明解决问题所采用的技术方案如下：

第一方面：本发明实施例提供一种微环谐振腔时延带宽积最大化方法，其中，所述方法包括：

获取微环谐振腔模型，根据所述微环谐振腔模型获取所述微环谐振腔的系统参数；

将所述微环谐振腔的系统参数输入DRRs-A3C算法模型并运行所述DRRs-A3C算法模型；

根据所述DRRs-A3C算法模型获得所述微环谐振腔的最大时延带宽积及所述最大时延带宽积所对应的优化参数值。

在一种实现方式中，所述获取微环谐振腔模型，根据所述微环谐振腔模型获取所述微环谐振腔的系统参数包括：

根据耦合模理论通过有限元仿真软件和数值计算软件建立微环谐振腔模型；

运行所述微环谐振腔模型获取所述微环谐振腔模型的系统参数。

在一种实现方式中，所述DRRs-A3C算法模型的运行过程具体为：

初始化所述DRRs-A3C算法模型的全局神经网络参数和工人神经网络参数；

将状态值S输入所述DRRs-A3C算法模型的工人神经网络，获得所述工人神经网络中Actor神经网络的动作值A，将所述动作值A输入环境，获取奖励R和新的状态值S’，得到训练集(S，A，R，S’)；

将所述训练集中的状态值S和新的状态值S’输入至所述工人神经网络中的Critic神经网络，获得所述状态值S对应的评价值V(S)和所述新的状态值S’对应的新的评价值V(S’)，并计算TD误差δ＝R+γ·V(S’)-V(S)；

迭代所述工人神经网络中的参数；

当迭代至预设次数时停止，并更新全局神经网络参数；

根据所述全局神经网络参数更新所述工人神经网络参数；

重复迭代训练所述工人神经网络和所述全局神经网络；

当所述全局神经网络收敛，输出所述DRRs-A3C算法模型；

其中，所述δ为TD误差，所述R为Critic神经网络对奖励的估计，所述γ为衰减因子；

所述全局神经网络和所述工人神经网络均包括Actor网络和Critic网络，所述全局神经网络与所述工人神经网络结构一致，所述全局神经网络和所述工人神经网络均为全连接神经网络。

在一种实现方式中，所述DRRs-A3C算法模型中环境为微环谐振腔系统，所述状态值为微环谐振腔系统的耦合系数，所述动作为微环谐振腔系统的耦合系数改变量，所述奖励为微环谐振腔的时延带宽积和正则化项。

在一种实现方式中，所述根据所述DRRs-A3C算法模型获得所述微环谐振腔的最大时延带宽积及所述最大时延带宽积所对应的优化参数值包括：

根据所述微环谐振腔的系统参数初始化所述DRRs-A3C算法模型参数；

输入状态值至所述DRRs-A3C算法模型的工人神经网络，所述工人神经网络输出新的状态值；

根据所述工人神经网络参数更新所述DRRs-A3C算法模型的全局神经网络参数，所述全局神经网络训练所述新的状态值，并获得所述微环谐振腔的最大时延带宽积及所述最大时延带宽积所对应的优化参数。

在一种实现方式中，所述根据所述工人神经网络参数更新全局神经网络参数，所述全局神经网络训练获得所述微环谐振腔的最大时延带宽积和对应的优化参数包括：

将所述工人神经网络参数同步至所述全局神经网络；

所述全局神经网络训练获得时延带宽积和所述时延带宽积所对应的优化参数；

判断所述全局神经网络是否收敛；

若所述全局神经网络收敛，则输出所述微环谐振腔的最大时延带宽积和所述最大时延带宽积所对应的优化参数。

在一种实现方式中，所述微环谐振腔为单环形谐振腔、级联式双环形谐振腔、平行式双环形谐振腔、嵌套式双环形谐振腔、3×3耦合式双环形谐振腔或单双环形谐振腔拓扑组成的多环形谐振腔其中的一种或多种。

在一种实现方式中，所述DRRs-A3C算法模型中并行worker数为12个。

在一种实现方式中，所述DRRs-A3C算法模型中Actor网络的损失函数为loss＝logπ

在一种实现方式中，所述DRRs-A3C算法模型中Actor网络权重参数更新公式为

第二方面，本发明实施例还提供一种微环谐振腔时延带宽积最大化系统，其中，所述系统包括：

获取模块，用于获取微环谐振腔模型，根据所述微环谐振腔模型获取所述微环谐振腔的系统参数；

训练模块，用于将所述微环谐振腔的系统参数输入DRRs-A3C算法模型并运行所述DRRs-A3C算法模型；

输出模块，用于根据所述DRRs-A3C算法模型获得所述微环谐振腔的最大时延带宽积及所述最大时延带宽积所对应的优化参数值。

第三方面，本发明实施例还提供一种终端设备，其特征在于，所述终端设备包括存储器、处理器以及存储在存储器中并可在处理器上运行的微环谐振腔时延带宽积最大化程序，所述处理器执行所述微环谐振腔时延带宽积最大化程序时，实现上述方案中任一项的微环谐振腔时延带宽积最大化方法的步骤。

第四方面，本发明实施例还提供一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有微环谐振腔时延带宽积最大化方法的程序，所述微环谐振腔时延带宽积最大化方法的程序被处理器执行时，实现上述方案中任一项所述的微环谐振腔时延带宽积最大化方法的步骤。

本发明的有益效果：与现有技术相比，本发明提供一种最大化微环谐振腔时延带宽积的方法，本发明首先获取微环谐振腔模型，根据所述微环谐振腔模型获取所述微环谐振腔的系统参数；然后将所述微环谐振腔的系统参数输入DRRs-A3C算法模型并运行所述DRRs-A3C算法模型；最后根据所述DRRs-A3C算法模型获得所述微环谐振腔的最大时延带宽积及所述最大时延带宽积所对应的优化参数值。本发明通过DRRs-A3C算法模型实现微环谐振腔时延带宽积的最大化，并获得最大时延带宽积所对应的耦合参数值，获得最大化时延带宽积可以提高微环谐振腔在光信号处理方面的能力，通过DRRs-A3C算法模型可以快速收敛获得参数的优化结果，同时降低了收敛误差。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的微环谐振腔的时延带宽积最大化方法的流程示意图。

图2是本发明实施例提供的微环谐振腔的物理模型。

图3是本发明实施例提供的DRRs-A3C算法模型图。

图4是本发明实施例提供的微环谐振腔的时延带宽积最大化方法的算法流程图。

图5是本发明实施例提供的微环谐振腔的时延带宽积最大化方法优化后的双级联微环谐振腔的时延-频率谱。

图6是本发明实施例提供的不同优化算法对级联式双微环谐振腔结构最大时延带宽积的推理时间比较图。

图7是本发明实施例提供的微环谐振腔的时延带宽积最大化系统的原理框图。

图8是本发明实施例提供的微环谐振腔的时延带宽积最大化的终端设备的内部结构原理图。

具体实施方式

为使本发明的目的、技术方案及优点更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本实施例提供一种微环谐振腔时延带宽积最大化方法，通过所述方法可以实现微环谐振腔时延带宽积的最大化。在具体实施时，首先获取微环谐振腔模型，根据所述微环谐振腔模型获取所述微环谐振腔的系统参数；然后，将所述微环谐振腔的系统参数输入DRRs-A3C算法模型并运行所述DRRs-A3C算法模型；最后，根据所述DRRs-A3C算法模型获得所述微环谐振腔的最大时延带宽积及所述最大时延带宽积所对应的优化参数值。本发明通过获取到微环谐振腔的系统参数后，将其输入至DRRs-A3C算法模型进行优化，从而快速得到微环谐振腔的最大时延带宽积，并获得最大时延带宽积所对应的耦合参数值，获得微环谐振腔的最大时延带宽积可以提高微环谐振腔在光信号处理方面的能力，通过DRRs-A3C算法模型可以快速收敛获得参数优化结果，同时可以降低收敛误差。

举例说明，如图2(a)所示为一个级联式双微环谐振腔系统，想要获得其最大时延带宽积，并获得对应的耦合系数值。首先，通过仿真软件建立级联式双微环谐振腔系统模型并运行，获得级联式双微环谐振腔的系统参数，也就是获得微环谐振腔的耦合系数，中心波长处的时延，中心波长处时延包络的半高全宽以及时延带宽积。然后将得到的系统参数输入至DRRs-A3C算法模型中进行时延带宽积的优化，经过300次epoch达到最大时延带宽积，所获得的最大时延带宽积为1395ps·GHz，对应的耦合系数分别为t

示例性方法

本实施例提供一种微环谐振腔时延带宽积最大化的方法，该方法可以应用于终端设备。具体如图1所示，所述方法包括：

步骤S100、获取微环谐振腔模型，根据所述微环谐振腔模型获取所述微环谐振腔的系统参数。

在本实施例中，所述微环谐振腔是指一条直波导和环形波导构成的光学器件，如图2中所示，微环谐振腔可以实现对光信号的延迟、储能等，微环谐振腔利用光波导构成光学回路形成反馈，从而对某些特定波长的光的输出产生影响，相比传统的光学结构微环谐振腔具有结构简单、集成度高的特点，以绝缘衬底上的硅材料为平台制作微环器件，工艺与CMOS工艺相兼容，大规模生产可以极大地降低光电器件的成本。所述系统参数包括微环谐振腔的耦合系数，中心波长处的时延，中心波长处时延包络的半高全宽以及时延带宽积。所述时延为进入微环谐振腔后的光信号与未进入微环谐振腔的光信号的输出时间差。所述半高全宽指透射-频率谱或时延-频率谱中透射率或时延从最高值(中心频率处)下降到最高值的一半时的频率宽度(又称带宽，FWHM)。所述时延带宽积指时延和带宽的乘积，用FWHM乘以中心频率处的最大群时延值即为时延带宽积。

在一种实现方式中，所述微环谐振腔模型是根据耦合模理论通过有限元仿真软件和数值计算软件建立微环谐振腔模型，并初始化所述微环谐振腔的耦合系数；然后运行所述微环谐振腔模型获取所述微环谐振腔模型的系统参数。如图2所示，为微环谐振腔的物理模型。在图2中，直线为直波导，环形为微环谐振腔。光从直波导输入经微环谐振腔进行耦合后输出。

在一种实现方式中，所述微环谐振腔包括单环形谐振腔、级联式双环形谐振腔(如图2(a)所示)、平行式双环形谐振腔(如图2(b)所示)、嵌套式双环形谐振腔(如图2(c)所示)、3×3耦合式双环形谐振腔(如图2(d)所示)或单双环形谐振腔拓扑组成的多环形谐振腔其中的一种或多种。

步骤S200、将所述微环谐振腔的系统参数输入DRRs-A3C算法模型并运行所述DRRs-A3C算法模型。

在本实施例中，所述DRRs-A3C算法模型的训练过程具体为图3/4所示：首先初始化所述DRRs-A3C算法模型的全局神经网络参数θ和工人神经网络参数θ’；其中，全局神经网络中的Actor中网络参数为θ，Critic网络参数为θ

在一种实现方式中，所述DRRs-A3C算法模型中环境为微环谐振腔系统，所述状态值为微环谐振腔系统的耦合系数，所述动作为微环谐振腔系统的耦合系数改变量，所述奖励为微环谐振腔的时延带宽积和正则化项。本申请中具体设置环境为微环谐振腔系统，应用了model-based策略，使得本申请中的DRRs-A3C算法能够快速收敛。同时将微环谐振腔的耦合系数设置为状态值，将微环谐振腔系统的耦合系数改变量设置为动作，将所述微环谐振腔的时延带宽积和正则化项设置为奖励，即R＝DBP+λS。

在一种实现方式中，所述DRRs-A3C算法模型中并行worker数为12个。具体的，本申请中设置worker数为12个，由于workers个数影响算法的收敛误差精度和收敛时长，两者存在trade-off效应，因此，在本申请中选择设置12个worker时性能达到最优。

在一种实现方式中，所述DRRs-A3C算法模型中Actor网络的损失函数为loss＝logπ

在一种实现方式中，所述DRRs-A3C算法模型中Actor网络权重参数更新公式为

步骤S300、根据所述DRRs-A3C算法模型获得所述微环谐振腔的最大时延带宽积及所述最大时延带宽积所对应的优化参数值。

在本实施例中，根据所述微环谐振腔的系统参数初始化所述DRRs-A3C算法模型参数；输入状态值至所述DRRs-A3C算法模型的工人神经网络，所述工人神经网络输出新的状态值；根据所述工人神经网络参数更新所述DRRs-A3C算法模型的全局神经网络参数，所述全局神经网络训练所述新的状态值，并获得所述微环谐振腔的最大时延带宽积及所述最大时延带宽积所对应的优化参数。

在一种实现方式中，所述根据所述工人神经网络参数更新全局神经网络参数，所述全局神经网络训练获得所述微环谐振腔的最大时延带宽积和对应的优化参数包括：将所述工人神经网络参数同步至所述全局神经网络；所述全局神经网络训练获得时延带宽积和所述时延带宽积所对应的优化参数；判断所述全局神经网络是否收敛；若所述全局神经网络收敛，则输出所述微环谐振腔的最大时延带宽积和所述最大时延带宽积所对应的优化参数。

在一种实现方式中，使用DRRs-A3C算法对单微环谐振腔系统进行参数优化。微环谐振腔的物理结构参数如表1所示：所述微环谐振腔采用稳态模型进行建模(yariv模型)。

表1微环谐振腔物理结构参数

首先使用所述DRRs-A3C算法对单微环形谐振腔结构进行参数优化，经过100次epoch达到最大时延带宽积为605ps·GHz，所对应的时延为12.91ps，带宽为49.9GHz。

在另一种实现方式中，使用DRRs-A3C算法对级联式双微环谐振腔系统进行参数优化。经过300次epoch左右达到最大时延带宽积为1395ps·GHz，所对应的时延为27.5ps，带宽为50.6GHz，所对应的三个耦合系数分别为t

表2级连式双微环结构耦合系数的鲁棒性验证

在一种实现方式中，使用所述DRRs-A3C算法对平行式双微环谐振腔系统进行参数优化，经过300次epoch左右达到最大时延带宽积，为1384ps·GHz，所对应的时延为24.8ps，带宽为55.8GHz；对应的四个耦合系数分别为t

表3平行式双微环结构耦合系数的鲁棒性验证

在一种实现方式中，使用DRRs-A3C算法对于嵌套式双微环谐振腔系统进行参数优化。经过300次epoch左右达到最大时延带宽积为1390ps·GHz，对应的时延为14.3ps，带宽为97.1GHz；所对应的四个耦合系数分别为t

表4嵌套式双微环结构耦合系数的鲁棒性验证

在一种实现方式中，使用DRRs-A3C算法对3×3耦合式双微环谐振腔系统进行参数优化，经过300次epoch左右达到最大时延带宽积为624ps·GHz，对应的时延为18.9ps，带宽为33.1GHz；对应的三个耦合系数分别为t

表5 3×3耦合器式双微环结构耦合系数的鲁棒性验证

在一种实现方式中，通过所述DRRs-A3C算法优化，双微环结构的最大时延带宽积(DBP)以及对应的耦合系数取值如表6所示。级连式双微环谐振腔结构、平行式双微环谐振腔结构和嵌套式双微环谐振腔结构的最大DBP均达到了1380ps·GHz以上，即这三种结构的DBP相当，但多次优化结果均是级连式双微环谐振腔结构略大于其他两种结构。3×3耦合器式双微环谐振腔结构的最大DBP只能达到624ps·GHz和单微环谐振腔的最大DBP相当。

表6四种双微环谐振腔结构的DBP最大时参数取值和最优值

在一种实现方式中，图6所示为不同优化算法对级连式双微环谐振腔结构最大时延带宽积的推理时间比较(优化后)，异步优势演员-评论家算法(DRRs-A3C)与简单遗传算法(SGA)、多种群遗传算法(MPGA)、粒子群算法(PSO)相比，在推理任务上时间更快，仅仅需要约5分钟即可完成，而MPGA算法至少需要20分钟；同时DRRs-A3C算法的收敛误差要远小于、PSO、SGA等算法，更容易寻找出全局最优解。

示例性设备

基于上述实施例，本发明还提供一种微环谐振腔时延带宽积最大化系统，如图7所示，本实施例中的系统包括获取模块S10、训练模块S20、输出模块S30。具体地，所述获取模块用于获取微环谐振腔模型，根据所述微环谐振腔模型获取所述微环谐振腔的系统参数。所述训练模块用于将所述微环谐振腔的系统参数输入DRRs-A3C算法模型，训练所述DRRs-A3C算法模型。所述输出模块用于根据所述DRRs-A3C算法模型获得所述微环谐振腔的最大时延带宽积及所述最大时延带宽积所对应的优化参数值。

在一种实现方式中，所述系统包括获取模块，所述获取模块包括：

模型建立单元，用于根据耦合模理论通过有限元仿真软件和数值计算软件建立微环谐振腔模型；

模型运行单元，用于运行所述微环谐振腔模型获取所述微环谐振腔模型的系统参数。

在一种实现方式中，所述系统包括训练模块，所述训练模块包括：

初始化所述DRRs-A3C算法模型的全局神经网络参数和工人神经网络参数；

将状态值S输入所述DRRs-A3C算法模型的工人神经网络，获得所述工人神经网络中Actor神经网络的动作值A，将所述动作值A输入环境，获取奖励R和新的状态值S’，得到训练集(S，A，R，S’)；

将所述训练集中的状态值S和新的状态值S’输入至所述工人神经网络中的Critic神经网络，获得所述状态值S对应的评价值V(S)和所述新的状态值S’对应的新的评价值V(S’)，并计算TD误差δ＝R+γ·V(S’)-V(S)；

迭代所述工人神经网络的参数；

当迭代至预设次数时停止，并更新全局神经网络参数；

根据所述全局神经网络参数更新所述工人神经网络参数；

重复迭代训练所述工人神经网络和所述全局神经网络；

当所述全局神经网络收敛，输出所述DRRs-A3C算法模型；

其中，所述δ为TD误差，所述R为Critic神经网络对奖励的估计，所述γ为衰减因子；

所述全局神经网络和所述工人神经网络均包括Actor网络和Critic网络，所述全局神经网络与所述工人神经网络结构一致，所述全局神经网络和所述工人神经网络均为全连接神经网络。

在一种实现方式中，所述训练模块还包括：

所述DRRs-A3C算法模型中环境为微环谐振腔系统，所述状态值为微环谐振腔系统的耦合系数，所述动作为微环谐振腔系统的耦合系数改变量，所述奖励为微环谐振腔的时延带宽积和正则化项。

在一种实现方式中，所述系统包括输出模块，所述输出模块包括：

初始化单元，用于根据所述微环谐振腔的系统参数初始化所述DRRs-A3C算法模型参数；

状态输出单元，用于输入状态值至所述DRRs-A3C算法模型的工人神经网络，所述工人神经网络输出新的状态值；

参数更新单元，用于根据所述工人神经网络参数更新所述DRRs-A3C算法模型的全局神经网络参数，所述全局神经网络训练所述新的状态值，并获得所述微环谐振腔的最大时延带宽积及所述最大时延带宽积所对应的优化参数。

在一种实现方式中，所述参数更新单元包括：

参数同步子单元，用于将所述工人神经网络参数同步至所述全局神经网络；

参数优化子单元，用于所述全局神经网络训练获得时延带宽积和所述时延带宽积所对应的优化参数；

收敛判断子单元，用于判断所述全局神经网络是否收敛；

结果输出子单元，用于若所述全局神经网络收敛，则输出所述微环谐振腔的最大时延带宽积和所述最大时延带宽积所对应的优化参数。

在一种实现方式中，所述系统还包括：

所述微环谐振腔为单环形谐振腔、级联式双环形谐振腔、平行式双环形谐振腔、嵌套式双环形谐振腔、3×3耦合式双环形谐振腔或单双环形谐振腔拓扑组成的多环形谐振腔其中的一种或多种。

在一种实现方式中，所述训练模块中还包括：

所述DRRs-A3C算法模型中并行worker数为12个。

在一种实现方式中，所述训练模块中还包括：

所述DRRs-A3C算法模型中Actor网络的损失函数为loss＝logπ

其中，所述loss为Actor网络的损失函数，π

在一种实现方式中，所述训练模块中还包括：

所述DRRs-A3C算法模型中Actor网络权重参数更新公式为

其中，所述

本实施例终端设备的保养系统中的各个模块的工作原理与上述方法实施例中各个步骤的原理相同，此处不再赘述。

基于上述实施例，本发明还提供了一种终端设备，所述终端设备的原理框图可以如8所示。终端设备可以包括一个或多个处理器100(图8中仅示出一个)，存储器101以及存储在存储器101中并可在一个或多个处理器100上运行的计算机程序102。一个或多个处理器100执行计算机程序102时可以实现实施例中的各个步骤。或者，一个或多个处理器100执行计算机程序102时可以实现装置实施例中各模块/单元的功能，此处不作限制。

在一个实施例中，所称处理器100可以是中央处理单元(Central ProcessingUnit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

在一个实施例中，存储器101可以是电子设备的内部存储单元，例如电子设备的硬盘或内存。存储器101也可以是电子设备的外部存储设备，例如电子设备上配备的插接式硬盘，智能存储卡(smart media card，SMC)，安全数字(secure digital，SD)卡，闪存卡(flash card)等。进一步地，存储器101还可以既包括电子设备的内部存储单元也包括外部存储设备。存储器101用于存储计算机程序以及终端设备所需的其他程序和数据。存储器101还可以用于暂时的存储已经输出或者将要输出的数据。

本领域技术人员可以理解，图8中示出的原理框图，仅仅是与本发明方案相关的部分结构的框图，并不构成对本发明方案所应用于其上的终端设备的限定，具体的终端设备以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本发明所提供的各实施例中所使用的对存储器、存储、运营数据库或其他介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双运营数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)，以及存储器总线动态RAM(RDRAM)等。

综上所述，本发明公开了一种微环谐振腔时延带宽积最大化方法、系统、终端设备及存储介质，所述方法包括：获取微环谐振腔模型，根据所述微环谐振腔模型获取所述微环谐振腔的系统参数；将所述微环谐振腔的系统参数输入DRRs-A3C算法模型并运行所述DRRs-A3C算法模型；根据所述DRRs-A3C算法模型获得所述微环谐振腔的最大时延带宽积及所述最大时延带宽积所对应的优化参数值。本发明在获取到微环谐振腔的系统参数后，将其输入至DRRs-A3C算法模型，从而快速对微环谐振腔进行参数优化得到最大时延带宽积，并获得最大时延带宽积所对应的耦合参数值，最大化时延带宽积可以提高微环谐振腔在光信号处理方面的能力，DRRs-A3C算法模型可以快速收敛获得参数优化结果，同时降低了收敛误差。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。